JPH04199672A - 電荷蓄積装置 - Google Patents

電荷蓄積装置

Info

Publication number
JPH04199672A
JPH04199672A JP2331483A JP33148390A JPH04199672A JP H04199672 A JPH04199672 A JP H04199672A JP 2331483 A JP2331483 A JP 2331483A JP 33148390 A JP33148390 A JP 33148390A JP H04199672 A JPH04199672 A JP H04199672A
Authority
JP
Japan
Prior art keywords
film
dielectric film
charge storage
substrate
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2331483A
Other languages
English (en)
Inventor
Akira Uchiyama
章 内山
Hisashi Fukuda
永 福田
Toshiyuki Iwabuchi
岩渕 俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2331483A priority Critical patent/JPH04199672A/ja
Publication of JPH04199672A publication Critical patent/JPH04199672A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、電荷蓄積装置に関するもので、特にD R
A M (Dynamic Random Acces
s Menory)の各メモリセルのキャパシタ部とし
て好適な1!荷記憶装冨に間するものである。
(従来の技術) DRAMは、電子機器構築のうえて不可欠な半導体デバ
イスとなっている。
第8図は、このようなりRAMの1つのメモリセル部分
の最も一般的な構造を概略的に示した断面図である。
このメモリセルは、第1導電型(この場合はp型。)の
シリコン基板101と、この基板101上に形成された
電界効果トランジスタ(MOSFET)103及び電荷
記憶装置jl105で主に構成されている。なお、図中
107は素子分離のためのフィールド酸化膜である。
ここて、MO3FET103は、基板に形成されたソー
ス領域103a及びトレイン領域103bと、ゲート絶
縁膜103cと、このゲート締縛[103c上に形成さ
れたゲート電極103dとて構成されている。
また、電荷記憶装置105は、一方の電極としてかつ電
荷蓄積部としで機能する第2導電型領域(この場合口型
領ti)105a及び他方の電極となるプレート電極1
05bと、これらの間に設けられた誘電体膜105c 
(以下、キャパシタ絶縁膜105Cと称することもある
。)とて構成されている。
ゲート絶縁膜103C及びキャパシタ絶縁膜105Gい
ずれも、基板101を酸素雰囲気中で]00o″C程度
の温度で熱処理することで形成される。
上述のメモリセルては、MO3FETI○3のゲート電
極103dにバイアスか加えられて当該トランジスタの
チャネル109かオンされると、ソース領域103aか
ら「1」または「O」の情報かトレイン領域103bに
転送されさらに1!荷蓄積装!105に転送される。電
荷蓄積部105は、この情報を保持する。これにより情
報書き込みかなされる。また、電荷蓄積部105て保持
されでいる情報は、MO3FET103のチャネル10
9がオンされるとトレイン領域103b、チャネル10
9を経てソース領ti103aから取り出される。
この電荷蓄積部[105ての電荷蓄積部105のキャパ
シタ容量は、n型領域105a、キャパシタ絶縁膜10
5C及びプレート電極]05b各々か重なっている部分
の平面積と、キャパシタ絶縁膜105cの膜厚と、キャ
パシタ絶縁膜105Cの誘電率とにより決まる。
しかし、DRAMの高と層化に伴い半導体基板での電荷
蓄積装置の平面的な形成面積は小ざくせざるをえない。
このため、電荷蓄積装置の静電容量か小さくなるので信
号電荷量は減少し、情報の安定記憶が出来なくなる。
そこで、静電容量を維持するための対策の一つとして、
半導体基板の上側空間や、半導体基板内部領域を利用し
てキャパシタ絶縁膜の実効的な面積を増大させた電荷記
憶装置か提案されでいる。
前者はスタック型キャパシタと称され、後者はトレンチ
キャパシタと称されでいる。第9図はスタックドキャパ
シタを概略的に示した断面図、第10図はトレンチキャ
パシタを概略的に示した断面図である。いずれの図にお
いても、第8図に示した構成成分と同様な機能を有する
構成成分については第8図で用いた番号と同一の番号を
付しである。但し、第9図において第8図のn型領域1
05aに相当する構成成分はn型ポリシリコン層で構成
されている。ざらに第9図において、111は絶縁膜で
ある。
また、静電容量を維持するための他の対策として、キャ
パシタ誘電体膜105cの膜厚を薄くすることかなされ
でいる。
(発明が解決しようとする課題) しかしながら、キャパシタ誘電体膜を薄くした場合この
膜に加わる電界は増大するのでキャパシタ誘電体膜は破
壊し易くなる。このため、電荷蓄積装置の寿命か低下し
易くなる。
この発明は、このような点に鑑みなされたものであり、
従って、この発明の目的は、キャパシタ誘電体膜を薄膜
化した場合も従来の電荷蓄積装置に比へ長寿命な電荷蓄
積装置を提供することにある。
(課題を解決するための手段) この目的の達成を図るため、この出願の第一発明によれ
ば、2つの電極及びこれら電極間に設けられた誘電体膜
を具える電荷蓄積装置において、誘電体膜は、シ1ノコ
ンを少なくとも亜酸化窒素(N20)ガスで酸化及び窒
化し形成した膜で構成しであることを特徴とする。
この第一発明の笑施に当つ、前述のシリコンを、シリコ
ン基板の表面部分またはポリシリコン層の表面部分とす
るのが好適である。
また、この出願の第二発明によれば、2つの電極及びこ
れら電極間に設けられた誘電体膜を具える電荷蓄積装置
においで、 誘電体膜を、その膜厚方向における水素原子濃度が該膜
の表面近傍を除いた1囲で最大で53×1020個7.
/cm’であり、かつ、該膜の膜厚方向における窒素原
子濃度の最大値か最小でも1×IQ21個/ c m 
3であるシリコン酸化膜で構成したことを特徴とする。
なお、ここで、シリコン基板とは、シリコン基板そのも
の、シリコン基板上にシリコンエピタキシャル層を具え
たもの、これら基板に拡散層や素子等か作り込まれた中
間物等であることが出来る。
また、第一発明でいう少なくとも(N20)ガスでの意
味は、シリコンから自然酸化膜を除去するために還元性
ガスを用いたつ、酸素ガスを用いシリコンに予め酸化膜
を形成したりというような他の処理を含め得ることであ
る。
また、上述の第二発明の実施に当り、当該誘電体膜は、
基板を少なくとも亜酸化窒素(N20)ガスを用い酸化
及び窒化することにより容易に得られるが、これ以外の
方法で形成したものでも勿論良い。
(作用) この出願の第一発明の誘電体膜は、水素を含まないガス
により窒化されたものであるため、窒素原子を所望の濃
度で含占かつ電子捕獲の原因となる水素の含有量の少い
誘電体膜である。
また、この出願の第二発明の誘電体膜は、後述する実験
結果から明らかなように、誘電体膜とこれにWtする電
極(例えば半導体基板の不純物拡散層)との界面の未結
合ポンドを埋めるに充分な窒素を含みかつ電子捕獲の原
因となる水素の含有量の少い誘電体膜である。
(実施例) 以下、図面78参照して第−及び第二発明の実施例につ
いで説明する。なお、以下の説明では第−及び第2発明
の実施例を併せて説明する。ここで以下の説明で用いる
各図は、この発明を理解出来る程度に各構成成分の寸法
、形状、配置関係を概略的に示しである。また、以下の
説明中で述べる使用材料、使用製画及び温度、時間、膜
厚等の数埴的条件はこの出願の各発明の範囲内の好適例
にすぎないことは理解されたい。
く誘電体膜形成装置の説明〉 この実施例では菓−発明の電荷蓄積装置の誘電体膜(ま
たは第二発明の電荷蓄積装置の誘電体膜、以下、これら
を実施例の誘電体膜という。)を以下に説明するように
形成する。第5図は、そのために用いた誘電体膜形成装
置の主要部を概略的に示す断面図である。なお、第5図
では反応炉内に基板18を設置した状態を示す。また第
6図はこの誘電体膜形成装置の全体構成を概略的に示す
図である。
第5図にも示すようにこの装置は反応炉(チャ、  ン
バー)10を具える。この反応炉1oは、本体10a、
蓋部材10b及び昇降部材10cで構成しである。本体
10a及び昇降部材10cは例えばステンレスで、また
蓋部材10b及び後述の支持体20は石英で構成しであ
る。
また反応炉10の本体]○a及び昇降部材10Cは分離
可能に一体となっで凹部aを形成するものである。また
、昇降部材10cの凹部aの側には基板18を載せるた
めの支持体20を設けて昇降部材10cの昇降によって
支持体20をのせた基板18を反応炉]0内へ入れ或は
反応炉10外へ取り出せるようにしである。この場合、
昇降部材10c%例えば機械的に昇降させるための昇降
装M22と連結させている。
また蓋部材10bは本体10aに着脱自在なものとしで
ある。本体10aと蓋部材10b及び昇降部材10cと
の間には気叱保持部材24例えばパイトンパツキンを設
けてあり、従って反応炉]0内の真空引きを行なった際
に反応炉10内に電光状態が形成できる。
また凹部aの基板近傍位言に基板18の表面温度を測定
するための温度測定手段26例えばオプティカルパイロ
メータを設けである。
ざらにこの実施例では加熱部]6を任意好適な構成の赤
外線照射手段、例えば赤外線ランプ16aと、この赤外
線ランプ16at支持するための支持部材161)とを
以って構成しである。赤外線ランプ16aとしではタン
グステンハロゲンランプその他の任意好適なランプを用
いる。好ましくは、複数個の赤外線ランプ16aを反応
炉10内の加熱を均一に行なえるように配置する。赤外
線ランプ16aは、反応炉10外に配置する。この実施
例ては、蓋部材10bを既に説明したように石英で構成
しであるので赤外線の透過が可能である。
このような構成の反応炉10は、ガス供給管28を介し
ガス供給部14(第6図参照)と接続してありまた、排
気管30を介し排気手段12(第6図参照)と接続しで
ある。
排気手段12は、この場合、ターボ分子ポンプ12aと
このポンプ12aと接続されたロータリーポンプ12b
とを具える。さらに、所定の位置に、真空計32a〜3
2dV具える。これら真空ポンプ及び真空計は、配管3
o及びバルブ34.36a 〜36f、38.40によ
って接続しである。
カス供給部14は、この場合、還元性ガス源14a、N
20ガス源14b、02ガス源14c及び不活性ガス限
14d%具える。場合によっては他のガス源例えば反応
性ガス源(例えば塩化水素等)を具えることも出来る。
これらガス源14a〜14dと反応炉10とは、配管2
8及びバルブ46a〜46d、48a、48bによって
接続しである。また、系の途中にはガスの流量を調整す
るためのガス流量コントローラ50a、50bか設けで
ある。
このガス供給系14では各バルブを揉作することにより
、反応炉10に所望のガス源からのガスを供給できる。
なお、菓5図及び第6図を用いて説明した装置は、この
出願の出願人に係る例えば特願平1−299546号、
特願平2−42203号に詳細に説明されている。
〈電荷蓄積装置の形成説明〉 夫庭應 次に、上述の装置を用いこの実施例の場合p型シリコン
基板18(基板]8と略称することもある。)に実施例
の誘電体膜を以下の手順で形成する。次いて、公知の方
法によりこの誘電体膜主にプレート電極を形成して実施
例のI!電荷蓄積装置形成する。第7図(A)〜(C)
はその説明に供する工程図である。いずれも断面図によ
り示しである。
■・・・前処理 先ず、従来から行なわれている如く化学薬品及び純水等
を用いてp型シリコン基板18の前洗浄を行なう。
次に、反応炉]O内で基板18に自然酸化膜か形成され
るのを防止するため、反応炉10内にパージ用のガスと
して例えば窒素ガス或いはアルゴンガス等のような不活
性ガスを予め導入してあく。ここでは、還元性ガス及び
02ガスは未だ導入しない。このようにガス供給を行な
うには、ノ\ルブ44.48b及び46dを開け、バル
ブ48a、46a〜46cを閉しれば良い。
次に、基板18を反応炉10内に投雪する。これは、基
板%18昇降部材10の支持体20上に固定することで
行なえる。
■・・・自然酸化膜の除去 シリコン基板は、上述の如く極力自然酸化膜か形成され
ないように配慮された状態で反応炉10内に設置するか
、このように取り扱いを慎重にしたとしても不可避的に
自然酸化膜が表面に形成されることか多い。このためこ
の実施例では、この自然酸化膜を以下に説明するように
除去する。
まず、反応炉10内への不活性ガスの供給を停止する。
次に、排気手段12によって反応炉]○内を例  。
えばlx 10−6To r rの真空度となるように
排気し反応炉10内を清浄化する。
次に、反応炉10内に還元性ガス例えば水素ガスを導入
する。この際、反応炉10内を減圧状態に維持する。こ
れは、不活性ガスの流量及び排気系の排気速度を調整す
ることで行なえる。
次に、還元性ガス雰囲気下において加熱部16により基
板を加熱する。これにより基板の自然酸化膜を還元出来
、自然酸化膜を基板から除去出来る。自然酸化膜の除去
の際には、シリコン基板表面に付着していた不純物等も
除去出来る。なお、この実施例では、反応炉10内を減
圧状態に維持しながら加熱処理を行なっているので、自
然酸化膜の還元による反応生成物が反応炉1o外へ排気
され、その結果、反応生成物によって基板及び反応炉]
0内が汚染される度合を低減出来る。
また、加熱処理の際は、基板の表面温度を温度測定手段
26で測定しながら例えば基板の表面温度を50℃/秒
〜200℃/秒の間の適当な割合で好ましくは約り00
℃/秒で上昇させて、約1000℃となったら約10〜
30秒間100o℃の状態を保持するように基板の加熱
を制御する。
次に、基板の加熱を停止すると共に還元性ガスの供給を
停止し、そして基板の表面温度か室温例えば約25℃と
なるまで基板が冷却するのを待つ。この冷却は強制的に
冷却するよう(こしても良い。強制冷却は、例えば不活
性ガスを反応炉lo内に大量に導入することにより行な
える。
次に、反応炉1o内を例えば1xlO−6Torrの高
真空に排気し、反応炉]0内を清浄化する。
■・・・誘電体膜の成膜 ■−■第1ステップ 次に、反応炉10内に02ガスを供給する。この場合も
誘電体膜形成時の反応性生成物を反応炉]0外に排気す
るため、反応炉]O内を例えば100〜1O−2TOr
「の低真空の減圧状態に維持する。この、状態で加熱部
16による加熱処理によって基板18を加熱する。具体
的には、基板18の表面温度を温度測定手段26で測定
しながら、基板18の温度を例えば50℃/秒〜200
℃/秒の間の適当な割合で、好ましくは昇温速度約10
0″C/秒で上昇させた復、所定時間、1100℃に保
持するように行なう。この場合、温度の上昇割合か一定
となるように加熱を行なうのが好適であるが、それは第
1の絶縁膜の成長度合を一定にして品質の良い誘電体膜
を形成するためである。このようにして基板表面に膜厚
か2〜15nm程度のSi○2膜20膜性01する(第
7図(A))。この実施例では膜厚か7膜mの8102
膜を形成した。
なお、5102膜201の膜厚制御は、例えば、酸化温
度、酸化時間及び02ガスの流量を調整することによっ
て行なえる。
■−〇第2ステップ 次に、02ガスの供給を停止した後、反応炉10内を一
旦真空排気する。また、基板の冷却を行なう。その後、
反応炉10内にN20ガスを供給する。
次に、例えば02ガスを用いでいた場合と同様な加熱条
件でN20ガス雰囲気での基板の加熱を行なう。これに
より、SiO2膜20膜中01中原子が導入されると共
にこの5iO7膜201が酸窒化され、酸窒化S i 
O2膜(実施例の誘電体膜)203が形成出来る(第7
図(B))。この実施例では酸窒化SiO□膜203の
膜厚1!]ち実施例の誘電体膜の最終的な膜厚は10n
mとしている。なお、ガス交換時に基板を冷却するのは
、ガス交換時に基板温度か高いと基板に所望としない誘
電体膜が形成されてしまう恐れがあるのでこれを防ぐた
めである。
次に、酸窒化5102膜203形成済みの基板18を冷
却後反応炉10がら取り出す。
■・・・プレート電極の形成 次に、酸窒化5102膜203形成済みの基板]8上に
公知の方法によりプレート電極205を形成する。これ
により実施例の電荷蓄積装置が得られる(第7図(C)
)。
■■■ また、第7図(A)を用い説明した酸素ガス及び赤外線
ランプによる酸化法でp型シリコン基板を酸化し膜厚か
10nmのS x O2膜を形成する。即ち、N20ガ
スを用いず酸素ガスのみを用いて実施例に準した方法で
膜厚10nmのSi○膜を形成する。次に、このS i
 02 H上にプレート電極を形成して比較例1の電荷
蓄積装置を形成する。
比1江2 また、第7図(A)を用い説明した方法でSi○2膜2
01%形成した後この膜に対しアンモニアガスを用い酸
窒化を行ない、膜厚10nmの酸窒化5102膜を形成
する。次に、この酸窒化S i O2膜上にプレート電
極を形成して比較例2の電荷蓄積装置を形成する。
〈電荷蓄積装置の評価結果〉 上述のように形成した実施例、比較例1及び比較例2の
各電荷蓄積装置に定電流注入試験を行ない、各試料の寿
命特性を評価する。なお、この試験は電流密度が10m
A/cm2どなるような条件て行なっている。
第1図にこの試験結果を示した。ここで、縦軸は定電流
を維持するためにプレート電極に印加する電圧を変化さ
せた際の変化jl (V)であり、横軸は注入電荷量(
C’、/cm2)である。
第1図から明らかなように、実施例の電荷蓄積装置は、
絶縁膜破壊を起す注入電荷量が比較例のものに比べ約1
.7〜2.6倍大きくなることか分つ、比較例のものに
比へ長寿命であることか理解出来る。
従って、この発明の電荷蓄積装置を第8図、第9図及び
第10図を用いで説明した各DRAMのメモリセルのキ
ャパシタに適用することにより、従来より長寿命なりR
AMの実現が可能になる。
なお、この発明の電荷蓄積装Nを第9図のDRAMに組
み込む場合はボ1ノシリコン層105aを形成後このポ
リシリコン層105aに第7図(A)及び(8)を用い
て説明した酸窒化処理を行なえば良い。また、第10図
のD日AMにこの発明の電荷蓄積装Mを組み込む場合は
基板にトレンチを形成後この基板に第7図(A)及び(
B)を用いて説明した酸窒化処理を行なえば良い。
また、実施例の電荷蓄積装置は、プレート電極に印加す
る電圧の増加具合か一番受いことか分る。プレート電極
に印加する電圧が変化するのは、誘電体膜中に電子トラ
ップか生しているためであることを考えると、実施例の
電荷蓄積装置は電子トラップの発生か一番受いことが理
解できる。
〈誘電体膜の分析結果〉 また、実施例、比較例1及び比較例2の各電荷蓄積装置
の各誘電体膜を形成した手順と同様な手順でシリコン基
板に各誘電体膜を別途に形成し、これら誘電体膜各々の
、窒素原子濃度及び水素原子濃度をそれぞれS工MS(
二次イオン質量分析)により測定する。
第2図に実施例の誘電体膜の分析結果を、第3図に比較
例1の誘電体膜の分析結果を、第4図に比較例2の誘電
体膜の分析結果をそれぞれ示す。
いずれの図も、横軸に誘電体膜表面から基板方向への深
さ(nm)をとり、縦軸に原子濃度(atoms/cm
’ )をとって示しである。
■・・・第2図から明らかなように、実施例の誘電体膜
は、誘電体膜の膜厚方向における水素原子濃度か当該誘
電体膜の表面近傍を除いた範囲で最大でも3X10”個
/cm3 (aち3×1020個/cm3以下)であり
、かつ、該誘電体膜の膜厚方向における案素原子濃度の
最大値か最小でも1×1021個/cm3 (この場合
は4×1021個/cm3)であることが分る。そして
、誘電体膜の膜厚方向における窒素原子濃度の分布か該
膜の表面側においで最低濃度(3〜4xlO18個/c
m3)となり前記基板との界面近傍(この場合は界面か
ら2nm程度誘電体膜側)において最大濃度となってい
ることが分る。
■また、第3図から明らかなように、比較例1の誘電体
膜は比較例2のものに比べ窒素や水素の濃度は非常に低
い。これは、比較例1の誘電体膜が水素や窒素を導入せ
ずに形成したものであるからである。水素や窒素を導入
しないにもかかわらす検出された窒素や水素は、酸化雰
囲気の残留空気に起因するものと考えられる。
■また、第1図〜第3図を比較することで明らかなよう
に、実施例の誘電体膜は、稟素原子濃度が比較例2のそ
れの約半分どなっているかある程度(上述のようにピー
ク濃度か少なくとも1×1021個/cm3以上)は含
有されており、−方、水素原子J度は比較例2のそれの
約115となっていることか分る。そして、水素原子濃
度プロファイルに関しては比較例1のものと笑質的に同
しであることから、実施例の誘電体膜は水素原子濃度が
パックグラウントレヘルまで低減されていると考えるこ
とが出来る。
〈考察〉 第1図の寿命特性及び第2〜第4図の分析結果から、以
下のようなことか考えられる。
実施例の電荷蓄積装置か長寿命となる原因は、キャパシ
タ誘電体膜としで用いた実施例の誘電体膜中の窒素か誘
電体膜/シリコン基板界面の未結合ボンディングを埋め
るようになる(ターミネイトする)ためと考えられる。
アンモニアガスを用いた比較例2の誘電体膜も膜中に窒
素を含んでいるがこの膜は水素含有率か実施例のものよ
り高い(菓2図及び第4図参照)。このため、比較例2
の電荷蓄積装置では電子捕獲による基板電圧増加か生し
これか窒素の作用を相殺し当該装置の寿命を低下しでい
ると考えられる。
上述においでは、この出願の各発明の実施例について説
明したが、これら発明は上述の実施例のみに限られるも
のではなく以下に説明するような変更を加えることが出
来る。
実施例の電荷蓄積装置の誘電体膜はその窒素及び水素濃
度プロファイルか第2図のようなものであったか、当該
誘電体膜は第2図の濃度ファイルのもののみに限られる
ものではない。特に窒素濃度のピーク値はもつと高くで
も良いと考えられる。その上限は窒素添加量が増加する
ことによる誘電体膜の応力が素子特性に与える影響等で
決定されると考えられる。
(発明の効果) 上述した説明からも明らかなように、この出願の第−及
び第二発明の電荷蓄積装置によれば、キャパシタ誘電体
膜か該誘電体膜及び電極界面の未結合ボンドを埋めるに
充分な窒素を含有しかつ電子捕獲の原因となる水素の含
有量の少い誘電体膜であるので、従来より界面準位発生
、電子捕獲共に生しにくい。
このため、DRAMの高配層化に伴うキャパシタ面積の
減少による静電容量低下を防止するためキャパシタ誘電
体膜の薄膜化が行なわれても、酸化膜のみでキャパシタ
絶縁膜が構成された従来の電′vI蓄積装置より長寿命
な電荷蓄積装置になる。
【図面の簡単な説明】
第1図は、実施例及び比較例の電荷蓄積装置の寿命特性
を示す図、 菓2図は、SIMSにより測定した実施例の装置の誘電
体膜の窒素及び水素濃度プロファイル、第3図は、SI
MSにより測定した比較例1の装置の誘電体膜の窒素及
び水素濃度プロファイル、 第4図は、SIMSにより測定した比較例2の装置の誘
電体膜の窒素及び水素濃度プロファイル、 第5図及び第6図は、実施例の説明に供する図であり、
実施例の誘電体膜形成時に使用した装置の説明に供する
図、 第7図(A)〜(C)は、実施例の電荷蓄積装置の製造
説明に供する図、 第8図〜第10図は、従来技術の説明に供する図である
。 ]8・・・基板(p型シリコン基板) 201−3i○2膜 203・・・酸窟化5102膜 205・・・プレート電極。 特許出願人   沖電気工業株式会社 代理人 弁理士    大 垣  孝g3プレート電極
電圧の変化量(V) 深さ(nm) 英施例の装置の誘電体膜のSIMS測定結果第2図 深さ(nm) 比較例1の製画の誘電体膜のSIMS測定結果第3図 0        5         l015;j
さ(nm) 比較例2の製画の誘電体膜のSIMS測定結果第4図 18二基板(p型シリコン基板) 201 : S i 02腹 203:酸璽化Si○2111 205ニブレート電極 爽施例の説明に供する工程図 第7図 +(131(15 従来技術の説明に供する図 従来技術の説明に供する図 笛9図 +03           105 従来技術の説明に供する図 第1O図

Claims (3)

    【特許請求の範囲】
  1. (1)2つの電極及びこれら電極間に設けられた誘電体
    膜を具える電荷蓄積装置において、 誘電体膜を、シリコンを少なくとも亜酸化窒素(N_2
    O)ガスで酸化及び窒化し形成した膜で構成したこと を特徴とする電荷記憶装置。
  2. (2)請求項1に記載の電荷記憶装置において、前記シ
    リコンを、シリコン基板の表面部分またはポリシリコン
    層の表面部分としたこと を特徴とする電荷蓄積装置。
  3. (3)2つの電極及びこれら電極間に設けられた誘電体
    膜を具える電荷蓄積装置において、 誘電体膜を、その膜厚方向における水素原子濃度が該膜
    の表面近傍を除いた範囲で最大でも3×10^2^0個
    /cm^3であり、かつ、該膜の膜厚方向における窒素
    原子濃度の最大値が最小でも1×10^2^1個/cm
    ^3であるシリコン酸化膜で構成したことを特徴とする
    電荷蓄積装置。
JP2331483A 1990-11-29 1990-11-29 電荷蓄積装置 Pending JPH04199672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2331483A JPH04199672A (ja) 1990-11-29 1990-11-29 電荷蓄積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2331483A JPH04199672A (ja) 1990-11-29 1990-11-29 電荷蓄積装置

Publications (1)

Publication Number Publication Date
JPH04199672A true JPH04199672A (ja) 1992-07-20

Family

ID=18244152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2331483A Pending JPH04199672A (ja) 1990-11-29 1990-11-29 電荷蓄積装置

Country Status (1)

Country Link
JP (1) JPH04199672A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075139B2 (en) 1996-12-26 2006-07-11 Hitachi, Ltd. Method of manufacturing semiconductor device
JP2017174988A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075139B2 (en) 1996-12-26 2006-07-11 Hitachi, Ltd. Method of manufacturing semiconductor device
JP2017174988A (ja) * 2016-03-24 2017-09-28 豊田合成株式会社 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US5629043A (en) Silicon nitride film formation method
US6821566B2 (en) Method and apparatus for forming insulating film containing silicon oxy-nitride
JPH0786271A (ja) シリコン酸化膜の作製方法
TWI420601B (zh) 製造一氮化閘極介電層之方法
JP3914362B2 (ja) タンタル酸化膜を備えたキャパシタ製造方法
US20070077759A1 (en) Method for forming dielectric film and method for manufacturing semiconductor device by using the same
US5296412A (en) Method of heat treating semiconductor wafers by varying the pressure and temperature
JPH04199672A (ja) 電荷蓄積装置
JP2006203038A (ja) 窒化膜の形成方法、半導体装置の製造方法、キャパシタの製造方法及び窒化膜形成装置
JPH03160720A (ja) 絶縁膜形成方法
JPH05251357A (ja) 成膜方法
JP2793416B2 (ja) 絶縁膜形成方法
JP2793441B2 (ja) 絶縁膜形成方法
JP2001148381A (ja) 絶縁膜の形成方法及びその装置
JPH04119631A (ja) 半導体装置の製造方法
JPH0327565A (ja) 容量絶縁膜の形成方法
JPH11135492A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP3250996B2 (ja) 表面に絶縁膜を有するシリコン基板およびその製造方法および装置
JPH11186257A (ja) 半導体装置の製造方法
JPH03244125A (ja) 絶縁膜形成方法
JPH04199683A (ja) 誘電体膜並びにこれを用いたmos電界効果トランジスタ及びmos型不揮発性メモリ
JP3173698B2 (ja) 熱処理方法及びその装置
JPH11121449A (ja) シリコン酸化膜の形成方法
JPH03134153A (ja) 酸化膜形成方法及びその装置
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법