JPH04199445A - Microprogram load control system - Google Patents

Abstract

PURPOSE:To shorten the microprogram loading time and the system starting time by providing an address bus to designate a group address where the processors of the same kind are set in a group and performing the simultaneous loading and checking operations of the microprogram to the processors of the same group. CONSTITUTION:A service processor 1 is provided as a controller that controls the microprogram loading operations to the processors 2-1 to 2-n. Then an interface control circuit 3 is added together with a control storage 4 which stores the microprogram, an address register 5, and a comparator 6 which compares the data given from the processor 1 with the data stored in the storage 4. The comparator 6 also checks the microprogram. In such a constitution, the processors 2-1 to 2-n of the same kind are set in a group and the same address is set. Then the microprograms can be simultaneously loaded to the processors 2-1 to 2-n requiring the microprograms of the same kind through a data bus since each group is designated through an address bus.

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は、特にシステム初期化時におけるローディン
グを改善したプログラムロード制御方式に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a program load control method that improves loading particularly during system initialization.

［従来の技術］ マイクロプログラムロードの制御方式としては、例えば
特開昭６２−４４８５８号公報あるいは特開昭６２−１
６３１４３号公報に示されているようなものが知られて
いる。第２図はこのような従来のマイクロプログラムロ
ード制御方式を示す構成図である。同図において、１は
サービスプロセッサ（ＳＶＰ）で、チャンネルＣＨＩ、
・・・・・・ＣＨｉ、・・・・・・ＣＨｎの複数の処理
装置２−１７・・・・・・２−１．・・・・・・２−ｎ
のマイクロプログラムロードを制御する機能を備えてい
る。[Prior Art] As a control method for microprogram loading, for example, Japanese Patent Application Laid-Open No. 62-44858 or Japanese Patent Application Laid-open No. 62-1
The one shown in Japanese Patent No. 63143 is known. FIG. 2 is a block diagram showing such a conventional microprogram load control system. In the figure, 1 is a service processor (SVP), which has channels CHI,
...CHi, ...CHn plural processing devices 2-17...2-1.・・・・・・2-n
It has a function to control microprogram loading.

３．４．５はそれぞれ各処理装置２−１〜２−ｎに備え
られたサービスプロセッサ１との間のインターフェース
制御回路、マイクロプログラムを格納する制御記憶（Ｗ
ＣＳ＞及びそのアドレスレジスタ（ＷＣＳＡ）である。3.4.5 is an interface control circuit with the service processor 1 provided in each processing device 2-1 to 2-n, and a control memory (W) that stores a microprogram.
CS> and its address register (WCSA).

また、７，８．９はアドレスバス、データバス及び制御
線である。Further, 7, 8, and 9 are address buses, data buses, and control lines.

次に動作について説明する。システム初期化時、サービ
スプロセッサ１は各処理装置２−１〜２−ｎに接続され
ているアドレスバス７にあるアドレスを出力する。この
時、そのアドレスに対応する処理装置が一つ定まり、そ
の処理装置にデータバス８を通してマイクロプログラム
がロードされる。その際、マイクロプログラムの比較エ
ラーは、サービスプロセッサ１のプログラムが検出する
。そして、この処理が各処理装置毎に行われる。Next, the operation will be explained. At the time of system initialization, the service processor 1 outputs addresses on the address bus 7 connected to each of the processing devices 2-1 to 2-n. At this time, one processing device corresponding to that address is determined, and the microprogram is loaded into that processing device through the data bus 8. At this time, the microprogram comparison error is detected by the program of the service processor 1. This process is then performed for each processing device.

［発明が解決しようとする課題］ 従来のデータ処理装置におけるマイクロプログラムロー
ド制御方式は以上のような制御方式となっており、マイ
クロプログラムを必要とする処理装置毎にアドレスを設
定し、そのアドレス毎に対してマイクロプログラムをロ
ードしているため、同種の処理装置かつ同一のマイクロ
プログラムであっても各処理装置毎にそのマイクロプロ
グラムをロードしなければならず、ロード時間が長くな
るという問題点があった。[Problems to be Solved by the Invention] The conventional microprogram load control method in data processing devices is as described above, in which an address is set for each processing device that requires a microprogram, and a Since the microprogram is loaded for each processing device, even if the microprogram is the same for the same type of processing device, the microprogram must be loaded for each processing device, which increases the loading time. there were.

この発明は、上記のような問題点を解消するためになさ
れたもので、マイクロプログラムのロード時間を短縮し
たマイクロプログラムロード制御方式を提供することを
目的としている。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a microprogram load control method that shortens the time required to load a microprogram.

［課題を解決するための手段］ この発明に係るマイクロプログラムロード制御方式は、
マイクロプログラムを格納する制御記憶を備えた複数の
処理装置と、これらの処理装置へのマイクロプログラム
ロードを制御する制御装置とを備えたデータ処理装置の
プログラムロード制御方式において、上記制御装置から
各処理装置に対して共通のアドレスバス、データバス及
び制御線を接続し、同種の処理装置をグループ化して同
一のアドレスを設定すると共に、各処理装置にマイクロ
プログラムのチェツキングを行うチェツキング手段を設
け、上記バスを用いて同一のマイクロプログラムを必要
とする処理装置に同時に該マイクロプログラムのローデ
ィング及びそのチェツキングを行うようにしたものであ
る。[Means for solving the problem] A microprogram load control method according to the present invention includes:
In a program load control method for a data processing device that includes a plurality of processing devices each having a control memory for storing microprograms and a control device that controls loading of microprograms to these processing devices, each processing A common address bus, data bus, and control line are connected to the devices, the same type of processing devices are grouped and the same address is set, and checking means for checking the microprogram is provided in each processing device, and the above-mentioned This system uses a bus to simultaneously load and check the same microprogram into processing devices that require the same microprogram.

〔作用］ この発明のマイクロプログラムロード制御方式において
は、同種の処理装置がグループ化されて同一のアドレス
が設定され、そのグループ毎のアドレスバスにより指定
されるので、同種かつ同一のマイクロプログラムを必要
とする処理装置にデータバスを通じて同時にマイクロプ
ログラムがロードされる。[Operation] In the microprogram load control method of the present invention, the same type of processing devices are grouped and the same address is set, and specified by the address bus for each group, so that the same type and the same microprograms are not required. The microprograms are simultaneously loaded into the processing unit through the data bus.

〔実施例〕〔Example〕

第１図はこの発明の一実施例を示す構成図であり、第２
図と同一符号は同一構成要素を示している。図において
、ｌは各処理装置２−１〜２−ｎへのマイクロプログラ
ムロードを制御する制御装置として設けられたサービス
プロセッサ、３゜４．５．６は各処理装置２−１．２−
ｎに設けられたインターフェース制御回路、マイクロプ
ログラムを格納する制御記憶、そのアドレスレジスタ及
びサービスプロセッサ１からのデータと制御記憶４に格
納されたデータとを比較する比較器で、比較器６はマイ
クロプログラムのチェツキングを行うチェツキング手段
として設けられている。FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
The same reference numerals as in the figures indicate the same components. In the figure, l is a service processor provided as a control device that controls microprogram loading to each processing device 2-1 to 2-n, and 3゜4.5.6 is a service processor provided as a control device for controlling microprogram loading to each processing device 2-1 to 2-n.
Comparator 6 is a comparator that compares the data from the interface control circuit provided in n, the control memory storing the microprogram, its address register, and the service processor 1 with the data stored in the control memory 4. It is provided as a checking means for checking.

７．８．９はサービスプロセッサ１から各処理装置２−
１〜２−ｎに対して接続された共通のアドレスバス、デ
ータバス及び各種制御用の制御線で、アドレスバス７は
同種でかつ同一のマイクロプログラムを必要とする処理
装置をグループ化して設定した同一のグループアドレス
を指定するために設けられており、このアドレスバス７
及びデータバス８を用いて同一のマイクロプログラムを
必要とする処理装置に同時に該マイクロプログラムのロ
ーディング及びそのチェツキングを行うようになってい
る。１ｏはマイクロプログラムの書込みと比較のモード
指定を行うためのモード線、１１は比較器６の出力側か
らサービスプロセッサ１に接続されたエラー線で、各処
理装置２−″１〜２−ｎで比較エラーが発生したことを
サービスプロセッサ１に知らせるために設けられている
。7.8.9 from the service processor 1 to each processing device 2-
A common address bus, data bus, and control lines for various controls are connected to 1 to 2-n, and the address bus 7 is set by grouping processing devices that are of the same type and require the same microprogram. This address bus 7 is provided to specify the same group address.
and data bus 8 are used to simultaneously load and check the same microprogram into processing devices that require the same microprogram. 1o is a mode line for specifying the microprogram writing and comparison mode; 11 is an error line connected from the output side of the comparator 6 to the service processor 1; It is provided to notify the service processor 1 that a comparison error has occurred.

上記のような構成のサービスプロセッサ１及び各処理装
置２−１〜２−ｎを備えたデータ処理装置においては、
システムの初期化時にサービスプロセッサ１からグルー
プ化された同種の処理装置に対してアドレスバス７を通
して同一のグループアドレスが指定され、これらの同種
の処理装置に同時にマイクロプログラムがロードされ、
またそのチェツキングが行われる。したがって、ロード
時間が短縮され、システムの立上げ時間が速（なるａ 次に、このシステム立上げ動作の詳細を実行手順に沿っ
て説明する。In the data processing device including the service processor 1 and each of the processing devices 2-1 to 2-n configured as described above,
When the system is initialized, the service processor 1 specifies the same group address through the address bus 7 to the grouped processing devices of the same type, and the microprograms are simultaneously loaded to these processing devices of the same type.
Checking will also be performed. Therefore, the loading time is shortened, and the system start-up time is fast.Next, the details of this system start-up operation will be explained along with the execution procedure.

（ａ）サービスプロセッサ１は書込みモードとなるよう
に制御線９に指令を出す。(a) Service processor 1 issues a command to control line 9 to enter write mode.

（ｂ）サービスプロセッサ１はアドレスバス７にグルー
プアドレスを出力し、データバス８にアドレスレジスタ
５に設定するアドレスを出力する。この時、グループア
ドレスで選択された処理装置のみアドレスレジスタ５に
アドレスがセットされる。(b) The service processor 1 outputs the group address to the address bus 7 and outputs the address to be set in the address register 5 to the data bus 8. At this time, an address is set in the address register 5 only for the processing device selected by the group address.

（Ｃ）サービスプロセッサ１はアドレスバス７にグルー
プアドレスを出力し、データバス８に制御記憶４に書込
むマイクロプログラムのデータを出力する。この時、グ
ループアドレスで選択された処理装置のみ制御記憶４に
データがセットされる。(C) The service processor 1 outputs a group address to the address bus 7 and outputs microprogram data to be written to the control memory 4 to the data bus 8. At this time, data is set in the control memory 4 only for the processing device selected by the group address.

（ｄ）アドレスレジスタ５がインクリメントされる。(d) Address register 5 is incremented.

（ｅ）サービスプロセッサ１はロード終了か否かを判定
し、終了でなければ（Ｃ）に戻る。(e) The service processor 1 determines whether or not the loading has ended, and if the loading has not ended, the process returns to (C).

（ｆ）サービスプロセッサ１は比較モードとなるように
制御線９に指令を出す。(f) The service processor 1 issues a command to the control line 9 to enter the comparison mode.

（ｇ）（ｂ）と同様にアドレスレジスタ５にアドレスを
セットする。(g) Set the address in the address register 5 in the same way as in (b).

（ｈ）サービスプロセッサ１は制御記憶４に書込んだデ
ータの原データをデータバス８上１こ出力する。(h) The service processor 1 outputs the original data written in the control memory 4 onto the data bus 8 once.

（ｆｉ）データバス８上の原データと制御記憶４から読
出されたデータが比較器６に入力されて比較される。(fi) The original data on the data bus 8 and the data read from the control memory 4 are input to the comparator 6 and compared.

（ｊ）比較エラーが発生した場合は、エラー線１１がア
クティブ状態となり、サービスプロセッサ１に通知され
る。この時、アドレスレジスタ５の内容もデータバス８
を通して通知される。そして、エラーが起こった処理装
置はその時点で除かれ、リトライ実行時１こエラーリセ
ットされるまで何も行われない。(j) If a comparison error occurs, the error line 11 becomes active and the service processor 1 is notified. At this time, the contents of address register 5 are also
be notified through. The processing device in which the error occurred is removed at that point, and nothing is done until the error is reset when a retry is executed.

（ｋ）アドレスレジスタ５がインクリメントされる。(k) Address register 5 is incremented.

（１）サービスプロセッサｌは比較終了か否かを判定し
、終了でなければ（ｈ）に戻る。(1) The service processor l determines whether the comparison has ended or not, and returns to (h) if the comparison has not ended.

（ｍ）エラーが起こった処理装置がある場合は、サービ
スプロセッサ１によりその処理装置のみリトライ実行さ
れる。(m) If there is a processing device in which an error has occurred, the service processor 1 retries only that processing device.

このように、ローディングの際にチェツキングが行われ
るので、エラーが発生した処理装置が直ちに検出され、
リトライ等の適切な処理が施される。In this way, since checking is performed during loading, the processing device in which an error has occurred is immediately detected, and
Appropriate processing such as retry is performed.

［発明の効果］ 以上のように、この発明によれば、同種の処理装置をグ
ループ化して設定したグループアドレスを指定するため
のアドレスバスを備え、同一グループの処理装置に同時
にマイクロプログラムのローディング及びそのチェツキ
ングを行うようにしたので、ロード時間が短縮され、シ
ステムの立上げ時間が速くなるという効果がある。[Effects of the Invention] As described above, according to the present invention, an address bus is provided for specifying a group address set by grouping processing devices of the same type, and it is possible to simultaneously load and load microprograms to the processing devices of the same group. Since this checking is performed, the loading time is shortened and the system start-up time is accelerated.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明の一実施例を示す構成図、第２図は従
来例を示す構成図である。 １・・・・・・サービスプロセッサ（制御袋ｆｌり２−
１〜２−ｎ・・・・・・処理装置 ４・・・・・・制御記憶 ６・・・・・・比較器（チェツキング手段）７・・・・
・アドレスバス ８・・・・・・データバス ９・・・・・・制御線 なお、図中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional example. 1... Service processor (control bag fl 2-
1 to 2-n...Processing device 4...Control memory 6...Comparator (checking means) 7...
-Address bus 8...Data bus 9...Control lines Note that the same reference numerals in the drawings indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラムを格納する制御記憶を備えた複数の
処理装置と、これらの処理装置へのマイクロプログラム
ロードを制御する制御装置とを備えたデータ処理装置の
プログラムロード制御方式において、上記制御装置から
各処理装置に対して共通のアドレスバス、データバス及
び制御線を接続し、同種の処理装置をグループ化して同
一のアドレスを設定すると共に、各処理装置にマイクロ
プログラムのチェッキングを行うチェッキング手段を設
け、上記バスを用いて同一のマイクロプログラムを必要
とする処理装置に同時に該マイクロプログラムのローデ
ィング及びそのチェッキングを行うことを特徴とするマ
イクロプログラムロード制御方式。In a program load control method for a data processing device that includes a plurality of processing devices each having a control memory for storing microprograms and a control device that controls loading of microprograms to these processing devices, each processing A common address bus, data bus, and control line are connected to the devices, the same type of processing devices are grouped and the same address is set, and each processing device is provided with a checking means for checking the microprogram. A microprogram load control method characterized in that the same microprogram is simultaneously loaded and checked into processing devices that require the same microprogram using the above-mentioned bus.