JPH04199217A - 入出力制御方法 - Google Patents

入出力制御方法

Info

Publication number
JPH04199217A
JPH04199217A JP2317776A JP31777690A JPH04199217A JP H04199217 A JPH04199217 A JP H04199217A JP 2317776 A JP2317776 A JP 2317776A JP 31777690 A JP31777690 A JP 31777690A JP H04199217 A JPH04199217 A JP H04199217A
Authority
JP
Japan
Prior art keywords
data
buffer area
buffer
input
external storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2317776A
Other languages
English (en)
Inventor
Mitsuo Nagasawa
長澤 光男
Kenji Ido
井戸 健嗣
Kimisaki Kanbayashi
神林 公咲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2317776A priority Critical patent/JPH04199217A/ja
Publication of JPH04199217A publication Critical patent/JPH04199217A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムの入出力制御方法に関し、特
にバッファ領域の空き待ち時間の有効利用に関する。
〔従来の技術〕
従来の技術には、特開昭57−146359号公報に記
載の様に上位処理装置と外部記憶装置との間にバッファ
手段を有する制御装置を設け、上位処理装置からだされ
た。目的のデータが格納されている位置へのヘッドの位
置付は命令の実行完了後、制御装置が上位処理装置と接
続できない場合、制御装置は、自己の判断で外部記憶装
置のデータをバッファ手段へ転送し、同時に位置付は完
了信号を上位処理装置に発信しつづけ接続をこころみ、
上位処理装置からリード命令がきたら、既にバッファ手
段にある転送済のデータを上位処理装置へ転送し、制御
装置が、上位処理装置と接続できなかったときに生ずる
回転待ち時間をなくすというものがある。
C発明が解決しようとする課題〕 上記従来技術は、上位処理装置が制御装置と接続できる
が、目的とするデータを受は取って格納するバッファ領
域に空きがなく使用できず、データを受は取ることが可
能になるまで時間がかかる場合について考慮していない
又、上記従来技術は、下位の制御装置の判断によりデー
タを転送するもので、上位の処理装置の判断によりデー
タを転送することについては考慮していない。
本発明の目的は、上位処理装置が制御装置と接続できる
が、データを受は取るバッファ領域の空きを待たなけれ
ばならない時間を有効利用することにより、入出力処理
にかかる時間を削減することにある。
〔課題を解決するための手段〕
上記目的を達成するために、上位処理装置と制御装置は
接続できるが、バッファ領域に空きがなく使用できない
場合、上位処理装置の判断により、制御装置に、外部記
憶装置上の目的とするデータを、高速にアクセス可能な
バッファ手段に転送させておき、バッファ領域を確保で
きたら、バッファ手段にある転送済みのデータをバッフ
ァ領域に転送する。
なお、接続できるとは、制御信号のやりとりができると
いうことである。
〔作用〕
上位処理装置は、外部記憶装置上にある目的とするデー
タを受は取るバッファ領域に空きがなく使用できない場
合、制御装置に命令して、例えば磁気ディスク装置のよ
うな低速な外部記憶装置上のデータを、例えばキャッシ
ュメモリのような高速なバッファ手段上に転送させる。
そして、バッファ領域に空きができ、確保した後は、バ
ッファ手段上のデータをバッファ領域に転送するので、
データの入出力処理にかかる時間が削減できる。
〔実施例〕
以下、本発明の一実施例を図面により詳細に説明する。
第1図は、本発明の入出力制御方法を用いた計算機シス
テムの構成の一例である。第2図は、動作の一例を詳明
するタイミングチャートである。
第1図に示す様に、本実施例は、中央処理装置2(以下
CPUと呼ぶ。)と、入出力装置をCPU2の処理と独
立して行なうことを可能にするバッファエリア4を有す
る主記憶装置3(以下MSと呼ぶ。)と、CPU2から
の指示によりデータの転送を制御するチャネル装置5,
6を有する上位処理装置1と、各々接続された磁気ディ
スク装置11.12 (以下DKUと呼ぶ。)のデータ
の一部を複写して格納し、バッファエリアと磁気ディス
ク装置の動作速度の違いを調整する為に設けられたキャ
ッシュメモリ9.10を有する磁気ディスク制御装置7
,8(以下DKCと呼ぶ。)から構成されている。
次に第2図を用いて、実際のデータの入出力がどの様に
行なわれるかを説明する。本実施例は。
プログラムP1とP2が並列で実行されている場合であ
る。図上のA、B、A’ 、A’ 、B’は時刻を表わ
し左から右へ時間が経過している。
プログラムP1で必要なデータがMSa上になく、DK
UIIにある場合、CPU2は空きがあるので、バッフ
ァエリア4の使用権利を確保しようとする。バッファエ
リア4を確保できたら(時刻A) 、CPU2は、チャ
ネル装置5に目的のデータの入力要求を指示し、チャネ
ル装W5との接続を切って他の処理を続ける。
なお、バッファエリア4を使用するためには使用権利の
確保を行なう。それは、例えば、バッファエリア4の所
定位置へ、使用中のプログラムがそのプログラムの固有
のコードを書き込むことにより行なわれる。使用終了後
は、使用権利の開放を行なう。それは、使用終了ととも
にその使用コードを消去することにより行なわれる。し
たがって、既に別のプログラムの固有のコードが書き込
まれているときは、その固有コードを持ったプログラム
がバッファエリア4を使用中のため、その固有コートが
消去されるまで、使用権利の確保はできない。
人力要求を指示されたチャネル装置5は、DKC7に対
して、目的とするデータが存在する位置へのヘッドの位
置付はコマンドを発行する。DKC7はDKUl1にヘ
ットの位置付けを指示する。
DKUIIはヘットの位置付は動作を行なった後、DK
C7八位置は完了報告を行なう、DKC7は受けた完了
報告をチャネル族W5へ報告する。
完了報告を受けたチャネル装置5は、T) K C7に
目的のデータのリードコマンドを発行する。リードコマ
ンドを受けたDKC7は、DKUIIにある目的のデー
タを読出し、チャネル装置5へ転送し、チャネル装置は
バッファエリア4へ格納する。
データ転送が完!したら、DKC7はチャネル装置5へ
、データ転送完了を報告する。完了報告を受けたチャネ
ル装置5は、CP U2にデータ転送完了を報告する。
報告を受けたC P ’U 2は目的とするデータを参
照して、プログラムP]のバッファエリア4の使用権利
を開放しく時刻B)、CP IJ 2は処理登続ける。
次に並列処理されているプログラムP2の場合を考えて
みる。プログラムP2で必要なデータがMg3上になく
、DKUl2にあるとき、CP U 2はバッファエリ
ア4の使用権利を確保しようとする(時刻A’)。しか
し、バッファエリア4は、既にプログラムP1の処理で
使用権利が確保されてしまっているので、CPU2はチ
ャネル装置6へ、データの先読みを指示する。データ先
読指示を受けたチャネル装置6は、DKC8へ位置付は
コマンドを発行する。位置付はコマンドを受けたDKC
8は、DK、U12に位置付けを指示する。DK LJ
 1.2は位置付は動作を行なった後、II’) K 
C8へ完了報告を行なう。DKC8は受けた完了報告を
、チャネル族W6へ報告する。
完了報告を受けたチャネル装置6は、DKC8に目的と
するデータの先読みコマンドを発行する。
DKC8は目的とするデータを読み出し、キャッシュメ
モリ格納する。格納終了後、I) K C8はチャネル
装置6に格納完了を報告する。完了報告を受けたチャネ
ル装置8はCPU2に完Yを報告する。
完了報告を受けたCPU2は再びバッファエリア4の使
用権利を確保しようとする(時刻A″)。
この時、バッファエリア4が使用中であれば開放される
のを待つが、この図では、プログラムP ]−によるバ
ッファエリア4の使用が終わっているので、バッファエ
リア4の使用権利を確保する。そして、CPU2はDK
Ul、2に格納されている目的のデータの入力要求を、
チャネル族W6へ指示し、チャネル装置との接続を切っ
て他の処理を行なう。
入力要求を指示されたチャネル装置6は、DKC8に対
して位置付はコマンドを発行する。DKC8は目的とす
るデータが既にキャッシュメモリ10」二にあることか
ら、DK、U12に位置付は指示を行なわず、即座にチ
ャネル装置6へ位置付は完了報告を行なう。
位置付は完了報告を受けたチャネル装置は、DKC8に
目的のデータのリードコマンドを発行する。リードコマ
ンドを受けたDKC8は、キャッシュメモリ10上の目
的のデータを読み出し、チャネル装置6へ転送し、チャ
ネル装置5はバッファエリア4へ格納する。
データ転送が完了したら、DKC8はチャネル装置6へ
、データ転送完了を報告する。完了報告を受けたチャネ
ル族W6は、CPU2にデータ転送完了を報告する。報
告を受けたCPU2は目的とするデータを参照【1、で
、プログラムP2のバッファエリア4の使用権利を開放
しく時刻B′)。
CP U 2は処理を続ける。
尚、本実施例は、バッファエリア4を1つとした場合の
例であるが、バッファエリア4は複数あっても良い。
又、本実施例ではDKClつにDKUが1つ接続されて
いるが複数のDKtJが1つのDKCに接続されていて
も良い。
又5本実施例ではチャネル装置はDKCと1対1で対応
しているが、複数のチャネル装置が複数のDKCに接続
され、DKCは、使用中でない空いているチャネル装置
と接続されることにしても良い。
又1本実施例では1つのDKCが1つのキャッシュメモ
リを持つが、複数のDKCがキャッシュメモリを共用し
ても良い。
又5本実施例は、複数のプログラムで並列で動かしてい
るが、一つのプログラムでも良い。
本実施例によれば、回転待ち時間が必要ないので、入出
力処理の時間が短縮される。
〔発明の効果〕
本発明によれば、バッファ領域が他の入出力処理により
使用中のため、使用可能になるまで待たなければならな
かった時間に、必要なデータのある低速の外部記憶装置
から、高速にアクセス可能なバッファ手段にあらかじめ
データを転送して格納おくことにより、バッファ領域確
保後のデータ転送は、バッファ手段とバッファ領域の間
で行なえばよいので、ヘッドの位置付けの時間が削減さ
れ入出力処理の時間が短縮されるという効果がある。又
、その際、バッファ領域を確保している時間が減少する
ので、入出力処理の時間が短縮されるという効果がある
【図面の簡単な説明】
第1図は、本発明の入出力制御方法を適用した計算機シ
ステムの構成の一例を示すブロック図、第2図は、入出
力の動作の一例を示すタイミングチャートを示す図であ
る。 1・・・上位処理装置、  2・・・中央処理装置、3
・・・主記憶装置、    4・・・バッファエリア、
5.6・・・チャネル装置、 7.8・・・磁気ディスク制御装置、 9.10・・・キャッシュメモリ、 11、12・・・磁気ディスク記憶装置。 隼 l 聞 纂 212I

Claims (1)

    【特許請求の範囲】
  1. 1、中央処理装置とデータ転送の際に入出力用のバッフ
    ァ領域として用いる記憶手段と入出力処理を中央処理装
    置の処理と独立して行なうチャネル手段を有する上位処
    理装置と、データを記憶する外部記憶装置と、前記外部
    記憶装置と前記上位処理装置との間のデータ転送を制御
    する制御装置を持つ計算機システムであって、前記上位
    処理装置と前記外部記憶装置との間にバッファ手段を設
    け、前記中央処理装置の必要とするデータが前記外部記
    憶装置上にあり、前記中央処理装置が、前記バッファ領
    域を確保できない場合に、前記中央処理装置は前記チャ
    ネル手段に、前記外部記憶装置にある目的のデータを前
    記バッファ手段に転送するように指示し、指示を受けた
    前記チャネル手段は前記制御装置に前記外部記憶装置上
    の目的のデータを前記バッファ手段に転送するよう指示
    し、指示を受けた前記制御装置は目的のデータを前記バ
    ッファ手段に転送し、前記中央処理装置が前記バッファ
    領域を確保したら、前記制御装置が前記バッファ手段上
    の目的のデータを前記バッファ領域に転送することを特
    徴とする入出力制御方法。
JP2317776A 1990-11-26 1990-11-26 入出力制御方法 Pending JPH04199217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2317776A JPH04199217A (ja) 1990-11-26 1990-11-26 入出力制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2317776A JPH04199217A (ja) 1990-11-26 1990-11-26 入出力制御方法

Publications (1)

Publication Number Publication Date
JPH04199217A true JPH04199217A (ja) 1992-07-20

Family

ID=18091926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2317776A Pending JPH04199217A (ja) 1990-11-26 1990-11-26 入出力制御方法

Country Status (1)

Country Link
JP (1) JPH04199217A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191983A (ja) * 2010-04-12 2010-09-02 Renesas Electronics Corp 記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191983A (ja) * 2010-04-12 2010-09-02 Renesas Electronics Corp 記憶装置

Similar Documents

Publication Publication Date Title
KR100234525B1 (ko) 직접 메모리 액세스 기능의 시뮬레이트 방법 및 컴퓨터시스템
JPS5943456A (ja) 情報処理装置
JPH10187359A (ja) データ記憶システム及び同システムに適用するデータ転送方法
JP2550311B2 (ja) 磁気デイスクの多重制御方式
JPH04199217A (ja) 入出力制御方法
KR920007949B1 (ko) 컴퓨터 주변장치 제어기
JP2755103B2 (ja) 記憶装置のアクセス方法
JPH02132515A (ja) 先読み制御方式
JPS623455B2 (ja)
JPH05334012A (ja) 大容量化ディスク制御装置
JPH08195030A (ja) ディスク装置のデータ転送方法
JPH04346123A (ja) データ転送装置
JPH01201754A (ja) 外部記憶装置におけるデータ転送方式
JPH01292451A (ja) 情報処理装置
JPS6024663A (ja) メモリ・アクセス制御方式
JPS59186023A (ja) デ−タ処理装置
JPH02176950A (ja) ディスクキャッシュ制御方式
JPH0644012A (ja) 擬似磁気ディスク装置を用いたデータ転送方式
JPS6243726A (ja) 外部記憶装置間のデ−タ転送方式
JPS62168246A (ja) メモリ書込み制御方式
JPH02255927A (ja) 周辺装置制御方式
JPH0352041A (ja) ローカルメモリ制御回路
JPS6235957A (ja) バツフア制御方式
JPS63296155A (ja) 周辺制御装置
JPS59202555A (ja) デイスクキヤツシユ制御方式