JPH04196461A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH04196461A
JPH04196461A JP2328052A JP32805290A JPH04196461A JP H04196461 A JPH04196461 A JP H04196461A JP 2328052 A JP2328052 A JP 2328052A JP 32805290 A JP32805290 A JP 32805290A JP H04196461 A JPH04196461 A JP H04196461A
Authority
JP
Japan
Prior art keywords
metal wiring
layer
opening
wiring layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2328052A
Other languages
English (en)
Other versions
JP3038904B2 (ja
Inventor
Kunio Katsuno
勝野 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32805290A priority Critical patent/JP3038904B2/ja
Publication of JPH04196461A publication Critical patent/JPH04196461A/ja
Application granted granted Critical
Publication of JP3038904B2 publication Critical patent/JP3038904B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体集積回路における、スクライブ領域上の
TEG (Test  ElementGroup: 
特性評価素子)パターンに関する。
[従来の技術] 従来の半導体集積回路においては、TEGのパッド部の
複数の金属配線層間を接続するために設けられた層間絶
縁層の開口部は、はぼパッド開口部と同じ大きさであり
、そのため金属配線層のスリット開口部と重なっていた
第1図及び第2図は従来例である。第1図は平面図であ
り、第2図は第1図のAA線において切断した場合の断
面図である。101は第一層目の金属配線層であり、1
02は第二層目の金属配線層である。103は最終保護
膜の開口部エツジであり、104は第一層目の金属配線
層(101)と第二層目の金属配線層(102)の層間
絶縁層である。105は金属配線層に設けられたスリッ
ト開口部である。層間絶縁層の開口部(104)が、最
終保護膜の開口部(103)とほぼ同じ大きさで開いて
おり、その結果、金属配線層のスリット部は層間絶縁層
の開口部と重なっている。
[発明が解決しようとするyA1fll前述の従来技術
では、金属配線層間の層間絶縁層の開口部がパッド開口
部とほぼ同じ大きさで開いているため、複数の金属配線
層のスリット開口部が重なった場合、基板表面近くまで
達する深い穴となり、パッド穴開口時の基板とのショー
トあるいは、バンプ形成時の残留空気の膨張によるレジ
スト破壊に起因するバンプ部の異状形成等の問題点を有
する。そこで本発明はこのような問題点を解決するもの
で、その目的とするところは、チップサイズ及びデータ
作成工数に影響を及ぼさず、スクライブ上に配置される
TEGの安定した形成を可能にするパターン形状を提供
するところにある。
[課題を解決するための手段] 本発明の集積回路は、スクライブ領域上に配置されたT
EGのパッド部の金属配線層のスリット開口部と前記金
属配線層の上または下に位置する他の金属配線層を接続
するために設けられた層間絶縁層の開口部が重なってい
ないことを特徴とする。
[作用コ 本発明の上記の構成によれば、パッド部の複数の金属配
線層のスリット開口部が重なった場合でも、層間絶縁層
の開口部が上記金属配線層のスリットと重ならないため
、上層部から基板表面近くまで達する深い穴は生じず、
パッド穴開口時の基板とのショートあるいは、バンプ形
成時の残留空気の膨張によるレジスト破壊に起因するバ
ンプ部の異状形成等の発生を抑える事が可能となる。
[実施例] 以下、本発明について、実施例に基づいて説明する。
第3図及び第4図は本発明の実施例である。第3図は平
面図であり、第4図は第3図のAA線において切断した
場合の断面図である。101は第一層目の金属配線層で
あり、102は第二層目の金属配線層である。103は
最終保護膜の開口部エツジであり、104は第一層目の
金属配線層(101)と第二層目の金属配線層(102
)の層間絶縁層である。105は金属配線層に設けられ
たスリット開口部である。層間絶縁層の開口部(104
)は、金属配線層のスリット開口部(105)とは完全
にずれている。
[発明の効果] 以上述べたように発明によれば、パッド部に設けられた
複数の金属配線層のスリット開口部と上記金属配線層間
の層間絶縁層の開口部が重ならないため、上層部から基
板表面近くまで達する深い穴は生じず、パッド穴開口時
の基板とのショートあるいは、バンプ形成時の残留空気
の膨張によるレジスト破壊に起因するバンプ部の異状形
成等の発生を抑える事が可能となる。
【図面の簡単な説明】
第1図及び第2図は従来の半導体集積回路のパッド部の
形状例を示す区。 第3図及び第4図は、本発明による半導体集積回路のパ
ッド部の形状例を示す図。 101・・・・・・第一層目の金属配線層102・・・
・・・第二層目の金属配線層103・・・・・・最終保
護膜の開口部104・・・・・・第一層目の金属配線層
(101)と第二層目の金属配線層 (102)の層間絶縁層 105・・・・・・金属配線層に設けられたスリット開
口部 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部(他1名)第1図 105     1o4 第3図

Claims (1)

    【特許請求の範囲】
  1.  半導体集積回路を各々のチップに分離するために設け
    られたスクライブ領域を有し、前記スクライブ領域上に
    配置されているTEGが、外部と信号を授受するための
    パッド部の金属配線層にスリット開口部を有し、かつ、
    前記パッド部の金属配線層が複数の層で構成されている
    半導体集積回路において、前記スクライブ領域上に配置
    されたTEGのパッド部の金属配線層のスリット開口部
    と前記金属配線層の上または下に位置する他の金属配線
    層を接続するために設けられた層間絶縁層の開口部が重
    なっていないことを特徴とする半導体集積回路。
JP32805290A 1990-11-28 1990-11-28 半導体集積回路 Expired - Fee Related JP3038904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32805290A JP3038904B2 (ja) 1990-11-28 1990-11-28 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32805290A JP3038904B2 (ja) 1990-11-28 1990-11-28 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH04196461A true JPH04196461A (ja) 1992-07-16
JP3038904B2 JP3038904B2 (ja) 2000-05-08

Family

ID=18205977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32805290A Expired - Fee Related JP3038904B2 (ja) 1990-11-28 1990-11-28 半導体集積回路

Country Status (1)

Country Link
JP (1) JP3038904B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235989B2 (en) * 2004-10-22 2007-06-26 Advanced Semiconductor Engineering, Inc. Electrical test device having isolation slot
JP2008135756A (ja) * 2007-12-03 2008-06-12 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235989B2 (en) * 2004-10-22 2007-06-26 Advanced Semiconductor Engineering, Inc. Electrical test device having isolation slot
JP2008135756A (ja) * 2007-12-03 2008-06-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4653799B2 (ja) * 2007-12-03 2011-03-16 Okiセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3038904B2 (ja) 2000-05-08

Similar Documents

Publication Publication Date Title
KR900005576A (ko) 반도체 집적회로 장치
JPH01280337A (ja) 半導体集積回路装置
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
TWI226691B (en) Selective C4 connection in IC packaging
JPH04196461A (ja) 半導体集積回路
JPH0576174B2 (ja)
EP1211723B1 (en) Optimized metal fuse process in semiconductor device
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
JPS5833705B2 (ja) タソウハイセンオ ユウスルハンドウタイソウチ
JP2778235B2 (ja) 半導体装置
JPS6325951A (ja) 半導体装置
JP3243913B2 (ja) 半導体装置のダミーパッド構造
KR930007752B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
JP2002076121A (ja) 半導体装置
JPS5929430A (ja) 半導体装置
JPS61110447A (ja) 半導体装置
JPS60109240A (ja) 半導体装置およびその製造法
JP2001007113A (ja) 半導体装置
JPH041731Y2 (ja)
JPH01248533A (ja) 半導体集積回路
JPH07106416A (ja) 半導体素子の配線構造
JPH0289321A (ja) 半導体装置
JPH05190554A (ja) フリップチップ型半導体装置及びその製造方法
JPH04162652A (ja) 半導体装置
JPH03180052A (ja) 半導体集積回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees