JPH04182858A - 共有メモリ管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、複数のプロセッサまたはタスクなどが共有
する共有データの更新に際して、それが終了するまでの
間、他のプロセッサ等からの当該共有データの参照や更
新をセマフォ制御によって排除する共有メモリ管理方式
に関するものである。

【従来の技術】

第４図は例えば特開昭６２−２００４４９号公報に示さ
れた従来の共有メモリ管理方式を示す構成図である。図
において、１１〜１□は複数のプロセッサ、２はこれら
各プロセッサ１１〜１７が接続されたメモリバスであり
、３はこのメモリバス２に接続されて前記各プロセッサ
ＩＩ〜１゜にて共有される共有メモリである。４１〜４
イはこの共有メモリ３内に格納され、前記各プロセッサ
１１〜１７にて共有される共有データであり、５Ｉ〜５
ｍは各共有データ４１〜４．に対応して設けられ、対応
付けられた共有データ４１〜４１へのアクセスを排他的
に制御するためのセマフォである。 次に動作について説明する。ここで、第５図はその動作
を説明するためのセマフォの内容の遷移図である。 今、プロセッサ１□が共有メモリ３内の共有データ４□
を更新しようとする場合、プロセッサ１□は当該共有デ
ータ４１に対応付けられたセマフォ５、の値を調べるた
めにまずその内容を読み出してくる。第５図（ａ）は読
み出されたセマフォ５□の内容を示している。 この時、そのセマフォ５．の排他制御ビットであるビッ
トＤ７が図示のように°“０′′であれば、第５図（ｂ
）に示すように、当該ビットＤ７を“１”に更新すると
ともに、ビットＤＯ〜Ｄ６にプロセッサまたはタスクを
識別するための値として、プロセッサ１□のプロセッサ
番号を付加してセマフォ５Ｉに書き込む。この場合には
、プロセッサが持っているセマフォ操作専用の命令（例
えばＴｅｓ　ｔ＆　Ｓｅｔ命令）が用いられる。第５図
（ｂ）、　（Ｃ）中で斜線を施した部分がこのプロセッ
サまたはタスクを識別するための値である。 プロセッサ１□はセマフォ５１に第５図（Ｃ）に示した
更新値を書き込んだ後、共有データ４１へのアクセスを
開始する。この共有データ４１へのアクセスが終了する
と、プロセッサ１□はセマフォ５Ｉの内容を、排他制御
ビットであるビットＤ７が０”の第５図（ａ）に示した
ものに戻す。 ここで、プロセッサ１□がセマフォの制御権を持ってい
る最中に、プロセッサ１７がプロセッサ１□のアクセス
している共有データ３Ｉにアクセスしようとした場合、
以下のようにして排他制御が行われる。即ち、プロセッ
サ１．ｌがセマフオ５゜の内容を読み出してその排他制
御ビットを調べると、その値はプロセッサ１□によって
“１″に更新されているため、それが“０”に戻される
までこのセマフォ５１の読み出し・チエツクの動作を継
続する。 プロセッサ１□による共有データ４１へのアクセスが終
了して、セマフォ５．の排他制御ビットが“０パになる
と、プロセッサ１．ｌはプロセッサ１、の場合と同様に
してセマフォ制御権を獲得し、共有データ４．へのアク
セスを開始する。

【発明が解決しようとする課題】

従来の共有メモリ管理方式は以上のように構成されてい
るので、１つのプロセッサ１．〜１７が共有メモリ３に
アクセス中に２つ以上のプロセッサ１□〜１７がその共
有メモリ３にアクセスしようとした状況下で、その共有
メモリ３をアクセスしていたプロセッサ１１〜ＩＲがア
クセスを終了した場合、共有メモリ３にアクセスしよう
としている複数のプロセッサＩＩ〜１．１中のどれが共
有メモリ３へのアクセスを許可されるかは、専らそのプ
ロセッサＩＩ〜１１．の動作タイミングに依存して予測
することができず、また、複数のプロセッサ１．〜１ｏ
が共有メモリ３へのアクセスを待つ場合、メモリバス２
へのアクセスが多発してメモリバス２が無用に占有され
てシステムの性能が低下するばかりか、共有メモリ３へ
のアクセスを待つプロセッサｌ＋〜１ゎは、共有メモリ
３へのアクセスを終了するまで他の処理が実行できず、
プロセッサｌ、〜ｌゎそのものの処理性能も低下するな
どの課題があった。 この発明は上記のような課題を解消するためになされた
もので、共有メモリへのアクセスを待っている複数のプ
ロセッサ中で、次にアクセスが許可されるものを判断す
ることができ、メモリバスへのアクセスが多発せず、待
ち合わせ中のプロセッサはアクセスが許可されるまで他
の処理を実行することのできる共有メモリ管理方式を得
ることを目的とする。

【課題を解決するための手段】

この発明に係る共有メモリ管理方式は、セマフォに共有
データへのアクセスの待ち合わせを管理するキュー領域
を付加し、各プロセッサに、バスロックした状態でセマ
フォの操作を行い、ハスロックを解除した状態で共有デ
ータへのアクセスを行う機能、および共有データへのア
クセス終了時にバスロックを行って、セマフォのキュー
領域の内容より次に共有メモリにアクセスすべきプロセ
ッサを決定し、当該プロセッサへの割り込みによって共
有メモリの解放を通知する機能を持たせたものである。

【作用】

この発明における各プロセッサは、ハスロックによって
共有メモリへの他のプロセッサからのアクセスを禁止し
た状態でセマフォの操作を行うとともに、バスロックを
解除した状態で前記共有データへのアクセスを行い、さ
らに、共有データへのアクセスが終了すると、再度バス
ロックを行ってセマフォのキュー領域を参照し、待ち合
わせているプロセッサあるいはタスクがある場合には、
当該キュー領域の内容に基づいて次に共有メモリにアク
セスすべきプロセッサを決定し、そのプロセッサに共有
メモリの解放を割り込みによって通知することにより、
共有メモリへのアクセスを待っている複数のプロセッサ
中の次にアクセスが許可されるものが判断でき、メモリ
バスへのアクセスが多発せず、待ち合わせ中のプロセッ
サはアクセスが許可されるまで他の処理を実行すること
が可能な共有メモリ管理方式を実現する。

【実施例】

以下、この発明の一実施例を図について説明する。第１
図において、１□〜１．、はプロセッサ、２はメモリバ
ス、３は共有メモリ、４１〜４．は共有データであり、
第４図に同−符月をイ」シた従来のそれらと同一、ある
いは相当部分であるため詳細な説明は省略する。 また、６１は共有データ４．〜４．．へのアクセスを排
他的に制御するための、従来のセマフォ５１〜５１に相
当する排他制御管理領域、６２は共有データ４１〜４□
へのアクセスの待ち合わせを管理するキュー領域であり
、６１〜６．はこのキュー領域６２も備えている点で従
来のセマフォ５１〜５．とは異なるセマフォである。７
は各プロセッサｌ、〜１．ｌが他のプロセッサ１□〜１
．、に対して割り込みの発生を通知する割り込み信号線
で、この場合、複数本で構成されている。 次に動作について説明する。ここで、第２図はその動作
を説明するためのセマフォの内容の遷移図であり、第３
図は処理の手順を示すフローチャートである。 今、あるプロセッサ、例えばプロセッサｌ、が共有メモ
リ３内の共有データ４２にアクセスしようとする場合、
プロセッサ１１はステップＳＴＩにおいてメモリバス２
にハスロックをかけて、他のプロセッサ１□〜１．、か
らの共有メモリ３に対するアクセスを禁止する。次に、
ステップＳＴ２にてアクセスしようとする共有データ４
□に対応付けられたセマフォ６□の排他制御管理領域６
１のデータを読み出し、ステップＳＴ３にてその排他制
御ビットＤ７の内容を判定する。 その結果、当該排他制御ビットＤわが第２図（ａ）に示
すように“′０パであれば、アクセス使用としている共
有データ４□が解放されていることを示しており、処理
はステップＳＴ４に渡される。ステップＳＴ４では共有
データ４２がアクセスされていることを示すため、第２
図（ｔ））に示すようにセマフォ６２の排他制御管理領
域６１の排他制御ビットに“ｌ“をセットする。その後
、プロセッサ１、はステップＳＴ５にてバスロックの解
放を行い、さらにステップＳＴ６で共有データ４□にア
クセスする。 一方、ステップＳＴ３による判定の結果、セマフォ６□
の排他制御ビットが第２図（ｔ））に示すように”′１
“′であった場合には、プロセンサ１１はステップ５Ｔ
１２において自身のプロセッサ番号とプライオリティを
セマフォ６□のキュー領域６２に追加する。この時、そ
の追加位置は第２図（Ｃ）および（ｄ）に示すように、
互いのプライオリティを比較してその順位に従って決定
される。なお、このキュー領域６２への追加の方式とし
ては、先に茄んだものが優先されるファーストイン・フ
ァーストアウト方式を採用してもよい。その場合、プラ
イオリティの書き込みは無用となる。 このキュー領域６２への追加の処理が終了すると、プロ
セッサＩＩはステップ５Ｔ１３にてバスロックしていた
メモリバス２を解放してリターンする。このようにして
リターンしたプロセッサ１１は、その後自由に他の処理
を実行することができる。 ステップＳＴ６にて共有データ４□にアクセスしたフ゛
ロセッサ１□は、そのアクセスが季冬了すると処理をス
テップＳＴ７に進めてメモリバス２を再度パスロックす
る。その後、ステップＳＴ８にて当該共有データ４□の
セマフォ６□のキュー領域６２を参照し、待ち合わせを
しているプロセッサまたはタスクの有無をチエツクする
。その結果、待ち合わせがなければ処理をステップ５Ｔ
１４に進めて、当該セマフォ６□の排他制御管理領域６
１の排他制御ビットＤ、、に０°′をセットしてリター
ンする。これによってセマフォ６□は共通データ４□が
アクセスされていないことを示す、第２図（ａ）に示し
た状態に戻る。 また、待ち合わせがあれば処理はステップＳＴ９に渡さ
れてキュー操作が実行され、セマフォ６□のキュー領域
６２の先頭よりプロセッサ番号等のプロセッサまたはタ
スクを識別するための値が取り出される。この時のセマ
フォ６□の状況を第２図（ｄ）および（ｅ）に示す。プ
ロセッサ１．は取り出した値に基づいて次に動作すべき
プロセッサ、例えば、プロセッサ１．、を識別し、当＝
亥プロセッサ１．。 に対して割り込みを発生させる。この割り込みは割り込
み信号線７を介してプロセッサ１□に送られ、共有メモ
リ３が解放されたことを当該プロセッサ１．ｌに伝える
。 その後、プロセッサ１１はステップ５Ｔ１１にてメモリ
バス２のハスロックを解除してリターン・する。一方、
割り込みを受けたプロセッサ１ｎはステップＳＴ６以降
の処理を実行することにより、共有データ４□へのアク
セスおよびセマフォの解放動作を行う。

【発明の効果】

以上のように、この発明によれば、セマフォに共有デー
タへのアクセスの待ち合わせを管理するキュー領域を持
たせ、ハスロックした状態でセマフォの操作を行うとと
もに、バスロックを解除した状態で共有データへのアク
セスを行い、さらに、共有データへのアクセスが終了す
ると、再度ハスロックを行ってセマフォのキュー領域を
参照し、待ち合わせているものがある場合には、当該キ
ュ？、Ｎ域の内容に基づいて次に共有メモリにアクセス
すべきプロセッサを決定して、当８亥プロセッサに共有
メモリの解放を割り込みによって通知するように構成し
たので、共有メモリへのアクセスを待っている複数のプ
ロセッサの中で、次にアクセスが許可されるものがどれ
であるかを判断でき、さらに、メモリバスの占有が防止
されてメモリバスへのアクセスが多発することもなくな
り、待ち合わせ中のプロセッサはアクセスが許可される
まで他の処理を実行することが可能となるため、システ
ムの性能を低下させることのない共有−メモリ管理方式
が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による共有メモリ管理方式
を示す構成図、第２図はその動作を説明するためのセマ
フォの内容の遷移図、第３図は処理の手順を示すフロー
チャート、第４図は従来の共有メモリ管理方式を示す構
成図、第５図はその動作を説明するためのセマフォの内
容の遷移図である。 １、〜１．．はプロセッサ、２はメモリバス、３は共有
メモリ、４１〜４□は共有データ、６Ｉ〜６、はセマフ
ォ、６１は排他制御管理領域、６２はキュー領域、７は
割り込み信号線。 なお、図中、同一符号は同一、又は相当部分を示す。 （外２名） ２：すｔリバス　６１・・・６ｍ：ｔマフオａｔ：８Ｍ
ｅ　’１？Ｉｔ！’ＩＩ　’ｆ！Ｗ　％＜６２、キュー
曾Ｉ威 ７・畜１り上Ｎき信号線 第６図 第４図

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサまたはタスクが共有する共有データ、
   および前記共有データ対応のセマフォが格納された共有
   メモリに、メモリバスを介して複数のプロセッサを接続
   し、前記各プロセッサの前記共有データへのアクセスを
   前記セマフォによって排他的に制御する共有メモリ管理
   方式において、前記セマフォに前記共有データへのアク
   セスの排他的制御のための排他制御管理領域と、前記共
   有データへのアクセスの待ち合わせを管理するキュー領
   域を持たせ、前記各プロセッサは、バスロックにより前
   記共有メモリへの他のプロセッサからのアクセスを禁止
   した状態で前記セマフォの操作を行うとともに、前記バ
   スロックを解除した状態で前記共有データへのアクセス
   を行い、前記共有データへのアクセスが終了すると、再
   度前記バスロックをした状態で、前記セマフォのキュー
   領域を参照し、持ち合わせているプロセッサあるいはタ
   スクがある場合には、当該キュー領域の内容に基づいて
   次に共有メモリにアクセスすべきプロセッサを決定し、
   そのプロセッサに共有メモリの解放を割り込みによって
   通知することを特徴とする共有メモリ管理方式。