JPH04180624A - パターンの形成方法 - Google Patents
パターンの形成方法Info
- Publication number
- JPH04180624A JPH04180624A JP30958890A JP30958890A JPH04180624A JP H04180624 A JPH04180624 A JP H04180624A JP 30958890 A JP30958890 A JP 30958890A JP 30958890 A JP30958890 A JP 30958890A JP H04180624 A JPH04180624 A JP H04180624A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- thin film
- pattern
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001678 irradiating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 25
- 239000012298 atmosphere Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 15
- 239000010453 quartz Substances 0.000 abstract description 10
- 239000011159 matrix material Substances 0.000 abstract description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 230000005284 excitation Effects 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパターンの形成方法に関する。
液晶デイスプレィ等の画素を駆動するのに薄膜トランジ
スタが用いられる。従来はこれを、プラズマCVD、ス
パッタ等による一括成膜後、フォトリソグラフィによる
パターニング、エツチング等の工程を経てパターンを形
成していた。この方法は多工程である上、レジストの塗
布、除去工程を通じて、素子自体に損傷を与える可能性
が高いため、デイスプレィが大面積化するのに伴って、
歩留が著しく低下する一可能性が懸念されている。
スタが用いられる。従来はこれを、プラズマCVD、ス
パッタ等による一括成膜後、フォトリソグラフィによる
パターニング、エツチング等の工程を経てパターンを形
成していた。この方法は多工程である上、レジストの塗
布、除去工程を通じて、素子自体に損傷を与える可能性
が高いため、デイスプレィが大面積化するのに伴って、
歩留が著しく低下する一可能性が懸念されている。
工程数短縮を実現する方法の一つとして、レジスト工程
を経ることなく、薄膜のパターン形成を可能とするレー
ザCVDをTFT形成に適用しようとする試みが第49
回応用物理学関係連合講演会講演番号5P−L−11に
樋浦らにより報告されている。しかし、この方法では、
−回の成膜で形成し得るTPTのパターン個数は、レー
ザ光のビーム面積で決まるため、工程数は削減されるも
のの、現状のレーザの出力では、1枚のパネルを作成す
るのに、多数回のレーザ照射が必要となり、スループッ
トは先に述べたレーザを用いない方法以下になってしま
う。
を経ることなく、薄膜のパターン形成を可能とするレー
ザCVDをTFT形成に適用しようとする試みが第49
回応用物理学関係連合講演会講演番号5P−L−11に
樋浦らにより報告されている。しかし、この方法では、
−回の成膜で形成し得るTPTのパターン個数は、レー
ザ光のビーム面積で決まるため、工程数は削減されるも
のの、現状のレーザの出力では、1枚のパネルを作成す
るのに、多数回のレーザ照射が必要となり、スループッ
トは先に述べたレーザを用いない方法以下になってしま
う。
このように従来のフォトリソグラフィを用いたパターン
の形成方法では、高歩留でデイスプレィパネルを製作す
ることが困難であり、また従来のレーザを用いた直接成
膜でのパターンの形成方法では、スループットの確保が
困難である。本発明の目的はこのような従来方法の問題
点を解決したパターンの形成方法を提供することにある
。
の形成方法では、高歩留でデイスプレィパネルを製作す
ることが困難であり、また従来のレーザを用いた直接成
膜でのパターンの形成方法では、スループットの確保が
困難である。本発明の目的はこのような従来方法の問題
点を解決したパターンの形成方法を提供することにある
。
第1の発明のパターンの形成方法は、基板上に形成され
た薄膜上にレーザ光を照射し、所望するパターン部分を
局所的に加熱して再結晶化した後、前記薄膜に対するエ
ツチング速度が再結晶化した前記パターン部分よりも大
きいエッチャントを用いて前記薄膜をエツチングするも
のである。
た薄膜上にレーザ光を照射し、所望するパターン部分を
局所的に加熱して再結晶化した後、前記薄膜に対するエ
ツチング速度が再結晶化した前記パターン部分よりも大
きいエッチャントを用いて前記薄膜をエツチングするも
のである。
第2の発明のパターンの形成方法は、薄膜が形成された
基板を、レーザ光照射により分解されて前記薄膜表面を
改質するガスの雰囲気中に置き、所望パターン部分にレ
ーザ光を走引して薄膜を改質した後、前記薄膜に対する
エツチング速度が改質した前記パターン部分よりも大き
いエッチャントを用いて前記薄膜をエツチングするもの
である。
基板を、レーザ光照射により分解されて前記薄膜表面を
改質するガスの雰囲気中に置き、所望パターン部分にレ
ーザ光を走引して薄膜を改質した後、前記薄膜に対する
エツチング速度が改質した前記パターン部分よりも大き
いエッチャントを用いて前記薄膜をエツチングするもの
である。
エツチング速度の異なる材料で構成された薄膜表面をエ
ツチングすると、エツチング速度の低い材料が十分な厚
みを有している場合にはエツチング速度が高い材料が完
全に除去された時点でもエツチング速度の低い材料は残
存している。また、水素化アモルファスシリコンは、加
熱により再結晶化し、ドライエツチングでのエツチング
速度が非晶質シリコンに比べて低いポリシリコンに改質
される。これらのことを利用して、水素化アモルファス
シリコン膜を基板全面に形成した後、レーザアニールに
よりこれを部分的にポリシリコンに改質し、その後ドラ
イエツチングすることによって、水素化アモルファスシ
リコンは除去されてポリシリコンのパターンを形成する
ことができる。
ツチングすると、エツチング速度の低い材料が十分な厚
みを有している場合にはエツチング速度が高い材料が完
全に除去された時点でもエツチング速度の低い材料は残
存している。また、水素化アモルファスシリコンは、加
熱により再結晶化し、ドライエツチングでのエツチング
速度が非晶質シリコンに比べて低いポリシリコンに改質
される。これらのことを利用して、水素化アモルファス
シリコン膜を基板全面に形成した後、レーザアニールに
よりこれを部分的にポリシリコンに改質し、その後ドラ
イエツチングすることによって、水素化アモルファスシ
リコンは除去されてポリシリコンのパターンを形成する
ことができる。
また同様に水素化アモルファスシリコンを一括成膜した
後、同様のレーザ照射を酸素ガス雰囲気で行った場合に
は、表面を酸化シリコンに、窒素ガス雰囲気で行った場
合には窒化シリコンにそれぞれ改質することができる。
後、同様のレーザ照射を酸素ガス雰囲気で行った場合に
は、表面を酸化シリコンに、窒素ガス雰囲気で行った場
合には窒化シリコンにそれぞれ改質することができる。
酸化シリコン及び窒化シリコンのドライエツチングでの
エツチング速度は、エッチャントを適正に選べば、非晶
質シリコンよりはるかに低くすることが可能なので、表
面に酸化シリコン、もしくは窒化シリコンを有するポリ
シリコンのパターン−を形成することが可能である0本
発明では、パターン形成にレジストを用いないので、半
導体素子に対する損傷が少ない。また、レーザによる再
結晶化、及びレーザによる酸化、窒化等の改質に要する
時間は、レーザによる成膜に要する時間に比べて、はる
かに短いので、レーザCVDでパターンを形成する場合
のようにスルーブツトの低下を招くこともない。
エツチング速度は、エッチャントを適正に選べば、非晶
質シリコンよりはるかに低くすることが可能なので、表
面に酸化シリコン、もしくは窒化シリコンを有するポリ
シリコンのパターン−を形成することが可能である0本
発明では、パターン形成にレジストを用いないので、半
導体素子に対する損傷が少ない。また、レーザによる再
結晶化、及びレーザによる酸化、窒化等の改質に要する
時間は、レーザによる成膜に要する時間に比べて、はる
かに短いので、レーザCVDでパターンを形成する場合
のようにスルーブツトの低下を招くこともない。
以下石英基板上にポリシリコン薄膜によるTPTマトリ
ックスのパターンを形成する場合に本発明による方法を
適用した実施例を図面を参照して詳細に説明する。
ックスのパターンを形成する場合に本発明による方法を
適用した実施例を図面を参照して詳細に説明する。
まず第1図に示すように、プラズマCVD装置のチャン
バ1の中のヒータ3上に、ドレイン及びソース電極とし
て、n“Si層を表面に有するCr膜のパターン5が設
けられた石英基板2を固定する。次で原料ガスとしてS
iH4を用い、プラズマCVD法により、石英基板2の
全面に水素化非晶質シリコン(a−3i:H)6膜を約
200 OAの厚さに形成する。
バ1の中のヒータ3上に、ドレイン及びソース電極とし
て、n“Si層を表面に有するCr膜のパターン5が設
けられた石英基板2を固定する。次で原料ガスとしてS
iH4を用い、プラズマCVD法により、石英基板2の
全面に水素化非晶質シリコン(a−3i:H)6膜を約
200 OAの厚さに形成する。
次に第2図に示すように、石英基板2をレーザ照射装置
のチャンバIAのXYステージ7の上に固定し、窒素雰
囲気中でXYステージ7を走引してTPT形成部分にレ
ンズ101石英窓8を通して、XeCル−ザ9の出射光
を照射し、非晶質シリコン膜を再結晶化してポリシリコ
ン膜6Aに改質する。
のチャンバIAのXYステージ7の上に固定し、窒素雰
囲気中でXYステージ7を走引してTPT形成部分にレ
ンズ101石英窓8を通して、XeCル−ザ9の出射光
を照射し、非晶質シリコン膜を再結晶化してポリシリコ
ン膜6Aに改質する。
次に第3図に示すように、石英基板2をドライエツチン
グ装置のチャンバIB内に入れ、エッチャントガスとし
てフレオンガスを流し、プラズマ電極4Aによるプラズ
マ放電でこれを励起することによって表面を数10秒間
エツチングする。ポリシリコン膜6Aのエツチング速度
は非晶質シリコンより小さいので、XeClレーザで再
結晶化されたポリシリコンパターンの部分だけが残り、
ポリシリコンアイランドのマトリックスが形成される。
グ装置のチャンバIB内に入れ、エッチャントガスとし
てフレオンガスを流し、プラズマ電極4Aによるプラズ
マ放電でこれを励起することによって表面を数10秒間
エツチングする。ポリシリコン膜6Aのエツチング速度
は非晶質シリコンより小さいので、XeClレーザで再
結晶化されたポリシリコンパターンの部分だけが残り、
ポリシリコンアイランドのマトリックスが形成される。
レーザ光照射を酸素雰囲気中で行えば、ポリシリコン膜
6Aの表面は酸化シリコン膜に改質される。酸化シリコ
ン膜の場合は、四塩化炭素をエッチャントとするドライ
エツチングによるエツチング速度が非晶質シリコンのエ
ツチング速度より著しく小さいので、表面に酸化シリコ
ン膜を有するポリシリコンパターンのアイランドを形成
でき、表面の酸化膜をゲート絶縁膜として利用すること
ができる。この場合、レーザ照射は必ずしも酸素雰囲気
中でなくとも構わない。亜酸北壁素中でArFレーザを
照射することによって亜酸化を素を光化学分解し、非晶
質シリコン膜表面と反応させることによっても表面を酸
化シリコンに改質することができる。
6Aの表面は酸化シリコン膜に改質される。酸化シリコ
ン膜の場合は、四塩化炭素をエッチャントとするドライ
エツチングによるエツチング速度が非晶質シリコンのエ
ツチング速度より著しく小さいので、表面に酸化シリコ
ン膜を有するポリシリコンパターンのアイランドを形成
でき、表面の酸化膜をゲート絶縁膜として利用すること
ができる。この場合、レーザ照射は必ずしも酸素雰囲気
中でなくとも構わない。亜酸北壁素中でArFレーザを
照射することによって亜酸化を素を光化学分解し、非晶
質シリコン膜表面と反応させることによっても表面を酸
化シリコンに改質することができる。
レーザ光照射を望素雰囲気で行えば、ポリシリコン膜の
表面は窒化シリコン膜に改質される。窒化シリコン膜の
場合も、酸化シリコン膜の場合と同様のドライエツチン
グにより、表面に窒化シリコン膜を有するポリシリコン
パターンのアイランドを形成でき、表面の窒化シリコン
膜をゲート絶縁膜として利用することができる。
表面は窒化シリコン膜に改質される。窒化シリコン膜の
場合も、酸化シリコン膜の場合と同様のドライエツチン
グにより、表面に窒化シリコン膜を有するポリシリコン
パターンのアイランドを形成でき、表面の窒化シリコン
膜をゲート絶縁膜として利用することができる。
このように本実施例においてはレジストを一切用いない
ので、工程数が少なくてすむ上、素子に損傷が加わるこ
ともないので、高歩留でTPTマトリックスを形成する
ことができる。またレーザによるアニールに要する時間
は、一つの素子当り0.1秒足らずと十分に短いので、
レーザCVDを使う方法のように著しくスループットを
下げることもない。
ので、工程数が少なくてすむ上、素子に損傷が加わるこ
ともないので、高歩留でTPTマトリックスを形成する
ことができる。またレーザによるアニールに要する時間
は、一つの素子当り0.1秒足らずと十分に短いので、
レーザCVDを使う方法のように著しくスループットを
下げることもない。
本発明においては必らずしも一括成膜をプラズマCVD
で行う必要はなく、スパッタ、熱CVD等の方法で行っ
ても構わない。またレーザは必ずしもエキシマレーザに
限定されるものではなく、本発明の主旨を逸脱しないも
のであれば、如何なるレーザでも構わない。またエツチ
ングの方法は必ずしもドライエツチング法に限定される
ものではなく、ウェットエツチング法でも構わない。但
しこの場合°、水水素化7ルルフアスシリコン膜選択的
にエツチングするエッチャントとして、水酸化カリウム
等のアルカリ溶液を用いるので、TPTの電気特性に劣
化が生じさせないためには十分な洗浄が必要となる。
で行う必要はなく、スパッタ、熱CVD等の方法で行っ
ても構わない。またレーザは必ずしもエキシマレーザに
限定されるものではなく、本発明の主旨を逸脱しないも
のであれば、如何なるレーザでも構わない。またエツチ
ングの方法は必ずしもドライエツチング法に限定される
ものではなく、ウェットエツチング法でも構わない。但
しこの場合°、水水素化7ルルフアスシリコン膜選択的
にエツチングするエッチャントとして、水酸化カリウム
等のアルカリ溶液を用いるので、TPTの電気特性に劣
化が生じさせないためには十分な洗浄が必要となる。
〔発明の効果〕
以上説明したように本発明の方法によれば、高歩留でス
ルーブツトを下げることなくデイスプレィデバイス等に
用いられるTPTマトリックスのパターンを形成するこ
とができる。
ルーブツトを下げることなくデイスプレィデバイス等に
用いられるTPTマトリックスのパターンを形成するこ
とができる。
第1図ないし第3図は本発明の実施例に用いられるCV
D装置、レーザ照射装置及びドライエツチング装置の模
式断面図である。 1〜IB・・・チャンバ、2・・・石英基板、3・・・
ヒータ、4,4A・・・プラズマ電極、5・・・Cr膜
パターン、6− a−Si:H膜、7−、 X Yス
テージ、8・・・石英窓、9・・・XeClレーザ、1
0・・・レンズ。
D装置、レーザ照射装置及びドライエツチング装置の模
式断面図である。 1〜IB・・・チャンバ、2・・・石英基板、3・・・
ヒータ、4,4A・・・プラズマ電極、5・・・Cr膜
パターン、6− a−Si:H膜、7−、 X Yス
テージ、8・・・石英窓、9・・・XeClレーザ、1
0・・・レンズ。
Claims (1)
- 【特許請求の範囲】 1、基板上に形成された薄膜上にレーザ光を照射し、所
望するパターン部分を局所的に加熱して再結晶化した後
、前記薄膜に対するエッチング速度が再結晶化した前記
パターン部分よりも大きいエッチャントを用いて前記薄
膜をエッチングすることを特徴とするパターンの形成方
法。 2、薄膜が形成された基板を、レーザ光照射により分解
されて前記薄膜表面を改質するガスの雰囲気中に置き、
所望パターン部分にレーザ光を走引して薄膜を改質した
後、前記薄膜に対するエッチング速度が改質した前記パ
ターン部分よりも大きいエッチャントを用いて前記薄膜
をエッチングすることを特徴とするパターンの形成方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30958890A JPH04180624A (ja) | 1990-11-15 | 1990-11-15 | パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30958890A JPH04180624A (ja) | 1990-11-15 | 1990-11-15 | パターンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04180624A true JPH04180624A (ja) | 1992-06-26 |
Family
ID=17994842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30958890A Pending JPH04180624A (ja) | 1990-11-15 | 1990-11-15 | パターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04180624A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979632B1 (en) | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
JP2015502029A (ja) * | 2011-11-11 | 2015-01-19 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ及びその製造方法、表示デバイス |
JP2017017292A (ja) * | 2015-07-06 | 2017-01-19 | 国立大学法人島根大学 | 結晶化方法、パターニング方法、および、薄膜トランジスタ作製方法 |
JP2017513209A (ja) * | 2014-02-26 | 2017-05-25 | ユ−ジーン テクノロジー カンパニー.リミテッド | ポリシリコーン膜の形成方法 |
JP2020155603A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
-
1990
- 1990-11-15 JP JP30958890A patent/JPH04180624A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979632B1 (en) | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
JP2015502029A (ja) * | 2011-11-11 | 2015-01-19 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ及びその製造方法、表示デバイス |
JP2017513209A (ja) * | 2014-02-26 | 2017-05-25 | ユ−ジーン テクノロジー カンパニー.リミテッド | ポリシリコーン膜の形成方法 |
JP2017017292A (ja) * | 2015-07-06 | 2017-01-19 | 国立大学法人島根大学 | 結晶化方法、パターニング方法、および、薄膜トランジスタ作製方法 |
JP2020155603A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
WO2020188958A1 (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
US11881403B2 (en) | 2019-03-20 | 2024-01-23 | SCREEN Holdings Co., Ltd. | Substrate processing method and substrate processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3497198B2 (ja) | 半導体装置および薄膜トランジスタの作製方法 | |
US6794673B2 (en) | Plastic substrate for a semiconductor thin film | |
JP3165304B2 (ja) | 半導体装置の作製方法及び半導体処理装置 | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
US6989300B1 (en) | Method for forming semiconductor films at desired positions on a substrate | |
JP3977455B2 (ja) | 半導体装置の作製方法 | |
JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
US6562672B2 (en) | Semiconductor material and method for forming the same and thin film transistor | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
JP2522470B2 (ja) | 薄膜集積回路の製造方法 | |
JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
JPH04180624A (ja) | パターンの形成方法 | |
JP4001647B2 (ja) | 結晶性半導体膜の作製方法 | |
JPH1092745A (ja) | 結晶半導体の製造方法および製造装置 | |
JPH09162124A (ja) | 半導体処理方法 | |
JP3458216B2 (ja) | 多結晶半導体膜の製造方法 | |
JP3390830B2 (ja) | 多結晶半導体膜の製造装置 | |
JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
JP3612018B2 (ja) | 半導体装置の作製方法 | |
JP3612009B2 (ja) | 半導体装置の作製方法 | |
JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
JP3472226B2 (ja) | 半導体の作製方法 | |
JP2624223B2 (ja) | 薄膜集積回路 | |
JPH09232584A (ja) | 半導体装置の製造方法 |