JPH04177917A - 誤り訂正復号装置 - Google Patents

誤り訂正復号装置

Info

Publication number
JPH04177917A
JPH04177917A JP30512890A JP30512890A JPH04177917A JP H04177917 A JPH04177917 A JP H04177917A JP 30512890 A JP30512890 A JP 30512890A JP 30512890 A JP30512890 A JP 30512890A JP H04177917 A JPH04177917 A JP H04177917A
Authority
JP
Japan
Prior art keywords
metric
branch metric
circuit
candidates
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30512890A
Other languages
English (en)
Other versions
JP2591332B2 (ja
Inventor
Kazuyuki Miya
和行 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2305128A priority Critical patent/JP2591332B2/ja
Publication of JPH04177917A publication Critical patent/JPH04177917A/ja
Application granted granted Critical
Publication of JP2591332B2 publication Critical patent/JP2591332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル自動車電話等に使用する誤り訂正復
号装置に関する。
従来の技術 従来、誤り訂正復号装置は、デジタル信号を伝送する場
合、伝送路から受ける雑音、歪み等により受信信号に符
号誤りが発生したときにも、この誤りを訂正する装置と
して知られている。かかる誤り訂正復号装置においては
、いくつかの誤り訂正の手法が採用されている。
このような誤り訂正の手法のうち、ビタビ復号を使用し
たものがある。ビタビ復号とは、畳み込み符号化された
データをビタビアルゴリズムと呼ばれるアルゴリズムを
用いて行う最尤復号である。このビタビ復号では、情報
ビット1ビツトに対応する符号化データ(受信系列)を
得るごとに、その時点での各状態の生き残りパスのメト
リック(累積計量)を計算し、更新する演算処理を行う
。このとき、その時点の受信系列の値に対して各パスが
取るブランチメトリックを毎回計算しては演算量が膨大
になる。
そこで、従来、ビタビ復号を使用した誤り訂正復号装置
は、あらかじめ各パスが取るブランチメトリックの値を
受信系列の値ごとに記憶したテーブルを記憶回路に備え
、それぞれの時点での受信系列の値に応じてテーブルか
ら各ブランチメトリックの値を引き出すことによって少
ない演算値で各状態のメトリックを計算し更新していく
ことができるよう構成されている。
第6図及び第7図は、従来のビタビ復号を使用した誤り
訂正復号装置のブランチメトリック記憶回路に記憶され
ているテーブル化されたブランチメトリックの値の一例
を示す図である。
これは、符号化率−9/17、拘束長−6のパンクチャ
ド符号で、生成多項式は、 go(D)=1+D+D3+D5 gl(D)=l+D2+D3+D4+D5である。また
、バンクチャリング・マトリックスは、 である。このとき、ビタビ復号を使用した誤り訂正復号
装置において、拘束長に=6より状態数は2”=32と
なり、また硬判定復号を行−うとすると受信系列Rは2
ビツトになり、ダミービットを含まない場合は A:  (0,0) B:  (0,1) C:  (1,0) D・ (1,1) の4通りであり、またダミービット(*で示す)を含む
場合は、 E: (0,*) F:  (1,*) の2通りに、それぞれ場合分けされる。また、各状態で
は1つ前の時点からその状態に伸ばすパスが2本あるの
で、A−Fのいずれにおいても各状態のブランチメトリ
ックの値は2つ持つことになる。このようにして得られ
たテーブルが第6図及び第7図のものである。
上記ビタビ復号を使用した誤り訂正復号装置では、上述
のようなテーブルを使用して次のように復号化している
受信データが入力′されると、受信系列がA−Fのどれ
に当たるかを判断し、それに応じてブランチメトリック
記憶回路に記憶されている第6図または第7図に示すよ
うなテーブルにおける2本のパスのブランチメトリック
値を引出し、その値と1つ前の時点からその状態に、パ
スを伸ばす2状態のメトリックの値とを、それぞれ加え
比較することにより生き残りばすを決定する。
このように、上記従来例の誤り訂正復号装置でも、受信
データが入力されても受信系列の値に対シテ各パスが取
るブランチメトリックを毎回計算せずに、受信系列ごと
のブランチメトリックのテーブルを用いることにより少
ない演算量でメトリックの計算をすることができる。
発明が解決しようとする課題 しかしながら、上記従来のビタビ復号の誤り訂正復号装
置では、各受信系列ごとに全てのブランチメトリックの
値をメモリ回路に記憶しておく必要があるため、多くの
メモリ量を必要とするという問題があった。
そこで、本発明は、上述した従来の問題を解決するもの
であり、演算量の増加かなくメモリ量を大幅に減少させ
てビタビ復号を行うことのできる優れた誤り訂正復号装
置を提供することを目的とするものである。
課題を解決するための手段 本発明は、上記目的を達成するために、ビタビ復号がで
きる誤り訂正復号装置において、各時点における各々状
態の生き残りパスの累積計量を計算し更新する演算処理
を行う加算比較選択回路と、あらかじめ受信系列の値に
対して計量(ブランチメトリック)としてパスか取り得
る値の候補を示す第一のテーブル及び各状態でのパスか
実際に取るブランチメトリックが上記第一のテーブルと
どのように対応しているか示す第二のテーブルを記憶し
た記憶回路とを備え、加算比較選択回路は、受信系列が
決まると、前記第一のテーブルからブランチメトリック
の候補が決まり、第二のテーブルから各状態の属するタ
イプに応じてこの候補を組合わせることで、実際のブラ
ンチメトリックの値を得る組合せて用いるようにしたこ
とを特徴とするものである。
作用 本発明は上記のような構成により次のような効果を有す
る。
受信系列が入力されるとその値に対してバスが取り得る
ブランチメトリックの候補が第一のテーブルで分かり、
また第二のテーブルで上記候補をどうように組合せれば
各バスが実際に取るブランチメトリックの値に一致する
かが各状態ごとに分かるため、2つのテーブルを組合せ
ることによって少ないメモリ量で簡単に各バスのブラン
チメトリックを得ることができる。
実施例 以下、本発明について図示の実施例に基づいて説明する
第1図は本発明のビタビ復号のできる誤り訂正復号装置
の実施例を示すブロック図である。
第2図、第3図及び第4図は本発明の実施例で使用する
第一テーブル−第三テーブルを示す説明図である。
第1図に示すビタビ復号できる誤り訂正復号装置は、加
算比較選択(A CS 1AddCompareSel
ect)回路1と、計量(ブランチメトリック)記憶回
路2と、累計計量(メトリック)記憶回路3と、バスメ
モリー回路4と、最尤判定回路5とを備えており、下記
のように構成されている。
ここで、AC3回路1は、受信データを入力端子T1か
ら取り込み、生き残りバスのメトリックを計算し、メト
リック記憶回路3及びバスメモリー回路4に計算結果を
与える。ブランチメトリック記憶回路2は、第2図に示
すテーブル200、第3図に示すテーブル300、第4
図に示すテーブル400を記憶しており、これらをAC
8回路1に与えられるようにしである。そして、第2図
に示すテーブル200は、ダミービットを含まない受信
系列A−Dに値に対して、ブランチメトリックとしてバ
スか取り得る値の候補p、−p4の関係を示している。
また、第3図に示すテーブル300は、ダミービットを
含む受信系列E−Fの値に対してブランチメトリックと
してバスが取り得る値のp1〜p4の関係を示している
。そして、第4図のテーブル400は、各状態でのバス
が実際に取るブランチメトリックが上記テーブルとどの
ように対応しているかを示している。
メトリック記憶回路3は、AC8回路1において計算さ
れたメトリックを記憶・更新し、AC8回路1及び最尤
判定回路5に供給できるようにしである。バスメモリー
回路4は、AC8回路1からの生き残りバスの記憶・更
新を行い、最尤判定回路5に供給できる。この最尤判定
回路5は、バスメモリー回路4からの生き残りバスの中
から復号出力を決定することにより得た復号データを出
力端子T。から出力できるようにしである。
ところで、第2図に示すテーブル200.第3図に示す
テーブル300は、第4図のテーブル400は、次のよ
うにして得られる。すなわち、これは、符号化率R=9
/17、拘束長に=6のパンクチャド符号の場合で、生
成多項式は、go(D)=1+D+D  +l) g、(D)=1+D”+D  +D  +Dである。ま
た、バンクチャリング・マトリックスは、 である。ビタビ復号を使用した誤り訂正復号装置におい
て、硬判定復号を行おうとすると、受信系列Rは2ビツ
トになり、ダミービットを含まない場合は、 A:  (0,O) B:  (0,1) C: (1,0) D:  (1,1) の4通りである。また、ダミービット(*で示す)を含
む場合は、 E:  (0,*) F:  (1,*) の2通りである。これらは、それぞれ場合分けされる。
このとき、復号器のンフトレジスタ(図示せず)が五ビ
ットで構成されているとするなら、ビタビ復号器におい
て状態S、(i=o〜31)は32ビツトをとるが、こ
の状態S1 を1の値の順に2状態ずつm=o〜15に
分けることができる。これは、m=n (ただし、nは
0≦n≦15の整数)は状態S 2nと状態S 2n−
lとの双方を含むことになる。
次に、上記実施例の動作について以下に詳細に説明する
第5図は、ある時点における状態S2oと状態S 26
+1に対し、一つ前の時点の状態S。と状態S n+1
6から四本のパスが伸びている様子を示している。各状
態では1つ前の時点から、その状態に伸ばすパスが2本
あるので、ブランチメトリックの値は4つ必要になる。
この図において、各パスのブランチメトリックの値をa
、b、c、、dとすると、この(as bSCz d)
の値は受信系列Rに応じて各mごとに決まる。
受信データは入力端子T1を介してAC3回路1に入力
される。AC5回路1は、入力された受信データがダミ
ービットを含まない受信系列A〜D1あるいはダミービ
ットを含む受信系列E、  Fのとれに当たるかを判断
し、それに応じてブランチメトリック記憶回路2に備え
た第2図に示すテーブル200あるいは第3図に示すテ
ーブル300からブランチメトリックとしてパスか取り
得る値の候補p1〜p4を得る。
ついで、AC8回路1は、ブランチメトリック記憶回路
2内に記憶されている第4図に示すテーブル400から
2状態ごとにmの値か、タイプI〜■のどれに属するか
を判定し、それに応してブランチメトリックの値がp)
〜p4の組合せにより求められる。
例えば、ある時点の受信系列がAの場合、AC8回路1
は、第2図のテーブル200によりブランチメトリック
の候補を、 1−O P9=2 P3=1 P4=1 の4つを得る。そして、ACS回路1は、m = 0の
ときの状MSo、S、を、第4図のテーブル400によ
り、タイプIに属していることを検出する。したがって
、AC8回路1は、この2つの状態のブランチメトリッ
ク(albz Cz d)を、(p、、p2、p2、p
、) = (0,2,2,0)として得ることになる。
同様に、AC5回路1は、各状態S、(i=0〜31)
について、第2図のテーブル200〜第4図のテーブル
400を参照して、各パスのブランチメトリックの値を
引出し、その値とメトリック記憶回路3に記憶されてい
る1つ前の時点の値とから、その状態にパスを伸ばす2
状態のメトリックの値とを、それぞれ加えて比較するこ
とにより生き残りパスを決定する。このとき、mの値の
順ではなく、タイプI〜■毎に計算する等をすることに
より、第4図においてmの値がどのタイプに属するかと
いう判断による処理量の増加を防ぐことが可能である。
上記実施例では、パンクチャド符号をビタビ復号すると
きの実施例で説明したが、畳み込み符号によるビタビ復
号にも上記実施例は適用できる。
この畳み込み符号を使用する場合、ブランチメトリック
記憶回路2には、受信系列の値に対してブランチメトリ
ックとしてパスが取り得る値の候補を示したテーブルと
、第4図に相当するところの各状態でのパスが実際に取
るブランチメトリックが上記テーブルとどのように対応
しているかを示したテーブルとを備えたものである。
このように、上記各実施例によれば、受信系列か決まる
と、ブランチメトリックの候補が決まり、各状態の属す
るタイプに応じてこの候補を組合わせることで、実際の
ブランチメトリックの値を得ることができるという利点
を有する。また、上記各実施例によれば、各受信系列ご
とに全てのブランチメトリックをメモリ回路に記憶して
おく必要がないため、メモリ量を大幅に削減することが
できる。
発明の効果 本発明は、上記実施例より明らかなように、受信系列が
決まるとブランチメトリックの候補か決まり、各状態の
属するタイプに応じてこの候補を組合わせることで実際
のブランチメトリックの値を得ることができるという利
点を有する。そして、本発明は、各受信系列ごとに全て
のブランチメトリックをメモリ回路に記憶しておく必要
がないため、メモリ量を大幅に削減することができると
いう効果を有する。
【図面の簡単な説明】
第1図は本発明の誤り訂正復号装置の一実施例を示すブ
ロック図、第2図愼〜第4図は本発明の一実施例で使用
するテーブルを示す説明図、第5図は同実施例の作用を
説明するための図、第6図及び第7図は従来装置で使用
されているブランチメトリックの値のテーブルを示す説
明図である。 1・・・ACS回路、2・・・ブランチメトリック記憶
回路、3・・・メトリック記憶回路、4・・・パスメモ
リー回路、5・・・最尤判定回路、200,300゜4
00・・・テーブル。 区          儀 一1ト 脈        υ 吃 第2図 第 6 図 第4図 第5図 1g6図 0L−(ヤニ井孔。1

Claims (1)

    【特許請求の範囲】
  1. ビタビ復号ができる誤り訂正復号装置において、各時点
    における各々状態の生き残りパスの累積計量を計算し更
    新する演算処理を行う加算比較選択回路と、あらかじめ
    受信系列の値に対して計量としてパスが取り得る値の候
    補を示す第一のテーブル及び各状態でのパスが実際に取
    る計量が上記第一のテーブルとどのように対応している
    か示す第二のテーブルを記憶した記憶回路とを備え、加
    算比較選択回路は、受信系列が決まると、前記第一のテ
    ーブルから計量の候補が決め、第二のテーブルから各状
    態の属するタイプに応じてこの候補を組合わせることで
    、実際の計量の値を得る組合せて用いるようにしたこと
    を特徴とする誤り訂正復号装置。
JP2305128A 1990-11-09 1990-11-09 誤り訂正復号装置 Expired - Fee Related JP2591332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2305128A JP2591332B2 (ja) 1990-11-09 1990-11-09 誤り訂正復号装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305128A JP2591332B2 (ja) 1990-11-09 1990-11-09 誤り訂正復号装置

Publications (2)

Publication Number Publication Date
JPH04177917A true JPH04177917A (ja) 1992-06-25
JP2591332B2 JP2591332B2 (ja) 1997-03-19

Family

ID=17941433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305128A Expired - Fee Related JP2591332B2 (ja) 1990-11-09 1990-11-09 誤り訂正復号装置

Country Status (1)

Country Link
JP (1) JP2591332B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0632612A1 (en) * 1993-05-20 1995-01-04 Matsushita Electric Industrial Co., Ltd. Error detection method using convolutional code and viterbi decoding
KR100838292B1 (ko) * 2007-06-20 2008-06-17 삼성전자주식회사 메모리 셀의 읽기 레벨 제어 장치 및 그 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077528A (ja) * 1983-10-05 1985-05-02 Hitachi Ltd たたみ込み符号の復号器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077528A (ja) * 1983-10-05 1985-05-02 Hitachi Ltd たたみ込み符号の復号器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0632612A1 (en) * 1993-05-20 1995-01-04 Matsushita Electric Industrial Co., Ltd. Error detection method using convolutional code and viterbi decoding
US5530708A (en) * 1993-05-20 1996-06-25 Matsushita Electric Industrial Co., Ltd. Error detection method using convolutional code and viterbi decoding
KR100838292B1 (ko) * 2007-06-20 2008-06-17 삼성전자주식회사 메모리 셀의 읽기 레벨 제어 장치 및 그 방법
US7835209B2 (en) 2007-06-20 2010-11-16 Samsung Electronics Co., Ltd. Method and apparatus for controlling reading level of memory cell

Also Published As

Publication number Publication date
JP2591332B2 (ja) 1997-03-19

Similar Documents

Publication Publication Date Title
US6697443B1 (en) Component decoder and method thereof in mobile communication system
US5432803A (en) Maximum likelihood convolutional decoder
JP3288683B2 (ja) 変形された逆追跡方式の2段軟出力ビタビアルゴリズム復号化器
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
US7237180B1 (en) Symbol-level soft output Viterbi algorithm (SOVA) and a simplification on SOVA
JPH0316046B2 (ja)
US7962841B2 (en) Data decoding apparatus and method in a communication system
KR100387089B1 (ko) 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더
US8489972B2 (en) Decoding method and decoding device
JP2715398B2 (ja) 誤り訂正符復号化装置
JPH07254861A (ja) ヴィタビ復号方法及び畳み込み符号化伝送方法
US20070201586A1 (en) Multi-rate viterbi decoder
JPH04177917A (ja) 誤り訂正復号装置
JP3497399B2 (ja) ビタビ復号器
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
US20050138535A1 (en) Method and system for branch metric calculation in a viterbi decoder
NO973541L (no) Fremgangsmåte for dannelse av overgansmetrikker, samt mottaker i et celledelt radiosystem
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
JP3229047B2 (ja) ビタビ復号器
JPH1075186A (ja) マンハッタンあるいはハミングメトリックスキームに基づくビテルビデコーダのための信号のデコード
WO2001069796A1 (en) Viterbi decoder
US20040153958A1 (en) Path metric calculation circuit in viterbi decoders
JP2516248B2 (ja) ビタビ復号回路
KR100726170B1 (ko) 비터비 복호 장치 및 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees