JP3229047B2 - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JP3229047B2 JP3229047B2 JP34895692A JP34895692A JP3229047B2 JP 3229047 B2 JP3229047 B2 JP 3229047B2 JP 34895692 A JP34895692 A JP 34895692A JP 34895692 A JP34895692 A JP 34895692A JP 3229047 B2 JP3229047 B2 JP 3229047B2
- Authority
- JP
- Japan
- Prior art keywords
- path
- metric
- state
- decoding
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信システ
ム等におけるディジタル信号の誤りを訂正するために用
いられるビタビ復号器に関する。
ム等におけるディジタル信号の誤りを訂正するために用
いられるビタビ復号器に関する。
【０００２】
【従来の技術】従来、図６に示すようなディジタル通信
システム等においては、情報源１１１から供給されるデ
ィジタル信号を畳込み符号化部１１３において符号化等
の処理を施した後に送出し、受信側ではこの受信信号を
復調部１１５で復調した後にビタビ復号器１１７で復号
化を行うようにしている。
システム等においては、情報源１１１から供給されるデ
ィジタル信号を畳込み符号化部１１３において符号化等
の処理を施した後に送出し、受信側ではこの受信信号を
復調部１１５で復調した後にビタビ復号器１１７で復号
化を行うようにしている。
【０００３】このビタビ復号器はディジタル信号の誤り
を訂正するために設けられるもので、符号化器において
生じ得るすべてのステート、具体的にはシフトレジスタ
の状態に対し、各復号時間でそれぞれのステートに遷移
し得る複数のパスの中で最も確からしいパス、換言すれ
ばあるステージにマージするパスの中で最尤のもの、い
わゆる「生き残りパス」を１つ選択し、さらにそれらの
生き残りパスを特定の長さだけ過去にさかのぼったとこ
ろのビットを出力することにより、高い確率で最尤な情
報系列を推定する復号器である。例えば、符号化率１／
ｎの畳み込み符号では、符号化器におけるシフトレジス
タの段数をｍとすると、拘束長νは（ｍ＋１）、ステー
トの数は２m 個となる。
を訂正するために設けられるもので、符号化器において
生じ得るすべてのステート、具体的にはシフトレジスタ
の状態に対し、各復号時間でそれぞれのステートに遷移
し得る複数のパスの中で最も確からしいパス、換言すれ
ばあるステージにマージするパスの中で最尤のもの、い
わゆる「生き残りパス」を１つ選択し、さらにそれらの
生き残りパスを特定の長さだけ過去にさかのぼったとこ
ろのビットを出力することにより、高い確率で最尤な情
報系列を推定する復号器である。例えば、符号化率１／
ｎの畳み込み符号では、符号化器におけるシフトレジス
タの段数をｍとすると、拘束長νは（ｍ＋１）、ステー
トの数は２m 個となる。
【０００４】図７は符号化率ｒ＝１／２、レジスタの段
数２の畳み込み符号化を行う符号化器の例を示すブロッ
ク図である。
数２の畳み込み符号化を行う符号化器の例を示すブロッ
ク図である。
【０００５】以下、この図７を用いて、畳み込み符号化
の具体的な動作を説明する。図７において、シフトレジ
スタ１１３ａは前回の時刻（ｔ−１）の入力データを記
憶するものであり、シフトレジスタ１１３ｂは前々回の
時刻（ｔ−２）の入力データを記憶するものである。従
って、入力端Ｔ1 から入力データｉ（ｔ）が与えられた
ときにはシフトレジスタ１１３ａにはデータｉ（ｔ−
１）、シフトレジスタ１１３ｂにはデータｉ（ｔ−２）
が記憶されている。
の具体的な動作を説明する。図７において、シフトレジ
スタ１１３ａは前回の時刻（ｔ−１）の入力データを記
憶するものであり、シフトレジスタ１１３ｂは前々回の
時刻（ｔ−２）の入力データを記憶するものである。従
って、入力端Ｔ1 から入力データｉ（ｔ）が与えられた
ときにはシフトレジスタ１１３ａにはデータｉ（ｔ−
１）、シフトレジスタ１１３ｂにはデータｉ（ｔ−２）
が記憶されている。
【０００６】また、加算器１１３ｃは、入力データｉ
（ｔ）とシフトレジスタ１１３ｂの出力ｉ（ｔ−２）と
の排他的論理和を求め、加算器１１３ｄはシフトレジス
タ１１３ａの出力ｉ（ｔ−１）と、加算器１１３ｃの出
力、すなわち入力データｉ（ｔ）とシフトレジスタ１１
３ｂの出力ｉ（ｔ−２）との排他的論理和との排他的論
理和を求めるものである。
（ｔ）とシフトレジスタ１１３ｂの出力ｉ（ｔ−２）と
の排他的論理和を求め、加算器１１３ｄはシフトレジス
タ１１３ａの出力ｉ（ｔ−１）と、加算器１１３ｃの出
力、すなわち入力データｉ（ｔ）とシフトレジスタ１１
３ｂの出力ｉ（ｔ−２）との排他的論理和との排他的論
理和を求めるものである。
【０００７】そして、加算器１１３ｃの出力は符号化デ
ータＣ0 （ｔ）として出力端Ｔ2 から出力され、加算器
１１３ｄの出力は符号化データＣ1 （ｔ）として出力端
Ｔ3から出力される。
ータＣ0 （ｔ）として出力端Ｔ2 から出力され、加算器
１１３ｄの出力は符号化データＣ1 （ｔ）として出力端
Ｔ3から出力される。
【０００８】従って、次に示す第（１）式、第（２）式
の関係が成立する。
の関係が成立する。
【０００９】 Ｃ0 （ｔ）＝ｉ（ｔ）＋ｉ（ｔ−２） …（１） Ｃ1 （ｔ）＝ｉ（ｔ）＋ｉ（ｔ−１）＋ｉ（ｔ−２） …（２） また、図７に示す符号化器はシフトレジスタ１１３ａ，
１１３ｂの内容に応じて以下に示す４個のステートを取
り得る。
１１３ｂの内容に応じて以下に示す４個のステートを取
り得る。
【００１０】 ステートＳ0 ：ｉ（ｔ−１）＝０，ｉ（ｔ−２）＝０ ステートＳ1 ：ｉ（ｔ−１）＝０，ｉ（ｔ−２）＝１ ステートＳ2 ：ｉ（ｔ−１）＝１，ｉ（ｔ−２）＝０ ステートＳ3 ：ｉ（ｔ−１）＝１，ｉ（ｔ−２）＝１ そして、符号化器の出力Ｃ0 ，Ｃ1 は現在のステート
と、次に入力されるデータｉとにより一意的に決定さ
れ、同時に次に遷移するステートが決まる。
と、次に入力されるデータｉとにより一意的に決定さ
れ、同時に次に遷移するステートが決まる。
【００１１】以下、図８に示すブロック図、図９に示す
ステート遷移図及び図１０に示すトレリス線図を参照し
て、上述したステートＳ0 ，〜，Ｓ3 、及び符号化デー
タＣ0 ，Ｃ1 に基づいて受信側でデータの誤りを訂正す
る際の作用と共に、従来のビタビ復号器を説明する。
ステート遷移図及び図１０に示すトレリス線図を参照し
て、上述したステートＳ0 ，〜，Ｓ3 、及び符号化デー
タＣ0 ，Ｃ1 に基づいて受信側でデータの誤りを訂正す
る際の作用と共に、従来のビタビ復号器を説明する。
【００１２】図１０に示す各復号ステージ（復号時刻）
で軟判定、または硬判定された受信信号ｒ0 ，ｒ1 の組
が図８に示す入力端子Ｔa から入力され、各復号ステー
ジ（復号時刻）に対応する受信信号の包絡線情報が図８
に示す入力端子Ｔb に入力されると、これらの受信信号
ｒ0 ，ｒ1 はブランチメトリック計算回路１０３に供給
され、図１０に示すトレリス線図上の各ブランチＢ１０
１，Ｂ１０２，…，Ｂ１０８の確からしさを示す数値、
すなわちブランチメトリックが計算される。
で軟判定、または硬判定された受信信号ｒ0 ，ｒ1 の組
が図８に示す入力端子Ｔa から入力され、各復号ステー
ジ（復号時刻）に対応する受信信号の包絡線情報が図８
に示す入力端子Ｔb に入力されると、これらの受信信号
ｒ0 ，ｒ1 はブランチメトリック計算回路１０３に供給
され、図１０に示すトレリス線図上の各ブランチＢ１０
１，Ｂ１０２，…，Ｂ１０８の確からしさを示す数値、
すなわちブランチメトリックが計算される。
【００１３】その後、これらのブランチメトリックはＡ
ＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）回路１
０５に供給され、該ブランチメトリックの累計で計算さ
れるパスメトリックから、各ステートに遷移し得る最尤
のパスが選択される。例えば、図１０のトレリス線図で
は、第（ｔ−１）ステージのＳ0 へ遷移し得る最尤のパ
スを選択するため、第（ｔ−２）ステージでのＳ0 のパ
スメトリックにブランチＢ１０１のブランチメトリック
を加えた値と、第（ｔ−２）ステージでのＳ1のパスメ
トリックにブランチＢ１０３のブランチメトリックを加
えた値とが比較され、一方が選択される。
ＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）回路１
０５に供給され、該ブランチメトリックの累計で計算さ
れるパスメトリックから、各ステートに遷移し得る最尤
のパスが選択される。例えば、図１０のトレリス線図で
は、第（ｔ−１）ステージのＳ0 へ遷移し得る最尤のパ
スを選択するため、第（ｔ−２）ステージでのＳ0 のパ
スメトリックにブランチＢ１０１のブランチメトリック
を加えた値と、第（ｔ−２）ステージでのＳ1のパスメ
トリックにブランチＢ１０３のブランチメトリックを加
えた値とが比較され、一方が選択される。
【００１４】一方、パスを記憶するメモリ１０７からは
第（ｔ−２）ステージでのＳ0 とＳ1 の生き残りパスが
読み出され、前述のパスメトリックの比較結果に基づい
てパスが選択される。選択された生き残りパスは、新た
な１ビットと共に、再度メモリ１０７に書き込まれる。
ここで、生き残りパスの更新の際に付加される１ビット
は、図１０の各ブランチに示すように、状態の遷移の仕
方により決定される。
第（ｔ−２）ステージでのＳ0 とＳ1 の生き残りパスが
読み出され、前述のパスメトリックの比較結果に基づい
てパスが選択される。選択された生き残りパスは、新た
な１ビットと共に、再度メモリ１０７に書き込まれる。
ここで、生き残りパスの更新の際に付加される１ビット
は、図１０の各ブランチに示すように、状態の遷移の仕
方により決定される。
【００１５】そして、すべての入力受信信号系列に対し
て復号が終わると、それぞれの状態に対応する生き残り
パスから適当な判定法によって判定された出力信号が出
力端子Ｔc から出力される。
て復号が終わると、それぞれの状態に対応する生き残り
パスから適当な判定法によって判定された出力信号が出
力端子Ｔc から出力される。
【００１６】
【発明が解決しようとする課題】このような従来のビタ
ビ復号器では、受信信号の包絡線情報を作り出す回路の
不完全性によって包絡線情報が正確に取り出されない場
合には、ブランチメトリック計算回路で計算されるブラ
ンチメトリックの値の信頼性が低下し、復号の信頼性が
落ちるという欠点がある。
ビ復号器では、受信信号の包絡線情報を作り出す回路の
不完全性によって包絡線情報が正確に取り出されない場
合には、ブランチメトリック計算回路で計算されるブラ
ンチメトリックの値の信頼性が低下し、復号の信頼性が
落ちるという欠点がある。
【００１７】また、従来のビタビ復号器は、情報源での
情報の生起確率が一様であるときには高い誤り訂正能力
を有する。しかしながら、情報の生起確率が非一様であ
る場合、従来のビタビ復号器は情報の生起確率を考慮し
て復号をしていないために、情報の生起確率の一部また
は全部がわかっているようなときには必ずしも最適な復
号能力を有するとは言えない。
情報の生起確率が一様であるときには高い誤り訂正能力
を有する。しかしながら、情報の生起確率が非一様であ
る場合、従来のビタビ復号器は情報の生起確率を考慮し
て復号をしていないために、情報の生起確率の一部また
は全部がわかっているようなときには必ずしも最適な復
号能力を有するとは言えない。
【００１８】本発明は、上記課題に鑑みてなされたもの
で、その目的とするところは、復号誤り率の低いビタビ
復号器を提供することにある。
で、その目的とするところは、復号誤り率の低いビタビ
復号器を提供することにある。
【００１９】
【課題を解決するための手段】上記目的を達成するため
本願第１の発明は、受信された受信信号に係る包絡線情
報を平滑化する平滑化手段と、この平滑化手段の出力と
前記受信信号とから、先行状態から次の状態への遷移に
対応する信号との間の相関を表すブランチメトリックを
計算するブランチメトリック計算手段と、可能な全ての
状態に対してその状態に至るパスを示す信号を記憶する
パス記憶手段と、前記パスの確からしさを示すパスメト
リックを記憶するパスメトリック記憶手段とを有し、こ
のパスメトリック記憶手段に記憶されるパスメトリック
に前記ブランチメトリック計算手段で計算されるブラン
チメトリックを加算し、各々の状態に対応する加算結果
を生成して、これらの加算結果を比較し次のパスを選択
すると共にこのパスによって前記パス記憶手段の記憶内
容を更新し、このパスに対応する前記加算結果によって
前記パスメトリック記憶手段の記憶内容を更新するＡＣ
Ｓ回路と、このＡＣＳ回路で選択されたパスを復号結果
として出力する出力手段とを有することを要旨とする。
本願第１の発明は、受信された受信信号に係る包絡線情
報を平滑化する平滑化手段と、この平滑化手段の出力と
前記受信信号とから、先行状態から次の状態への遷移に
対応する信号との間の相関を表すブランチメトリックを
計算するブランチメトリック計算手段と、可能な全ての
状態に対してその状態に至るパスを示す信号を記憶する
パス記憶手段と、前記パスの確からしさを示すパスメト
リックを記憶するパスメトリック記憶手段とを有し、こ
のパスメトリック記憶手段に記憶されるパスメトリック
に前記ブランチメトリック計算手段で計算されるブラン
チメトリックを加算し、各々の状態に対応する加算結果
を生成して、これらの加算結果を比較し次のパスを選択
すると共にこのパスによって前記パス記憶手段の記憶内
容を更新し、このパスに対応する前記加算結果によって
前記パスメトリック記憶手段の記憶内容を更新するＡＣ
Ｓ回路と、このＡＣＳ回路で選択されたパスを復号結果
として出力する出力手段とを有することを要旨とする。
【００２０】また、本願第２の発明は、入力される受信
信号から、先行状態から次の状態への遷移に対応する信
号との間の相関を表すブランチメトリックを計算するブ
ランチメトリック計算手段と、可能な全ての状態に対し
てその状態に至るパスを示す信号を記憶するパス記憶手
段と、前記パスの確からしさを示すパスメトリックを記
憶するパスメトリック記憶手段とを有し、このパスメト
リック記憶手段に記憶されるパスメトリックに前記ブラ
ンチメトリック計算手段で計算されるブランチメトリッ
クを加算し、各々の状態に対応する加算結果を生成し
て、これらの加算結果を比較し次のパスを選択すると共
にこのパスによって前記パス記憶手段の記憶内容を更新
するＡＣＳ回路と、前記パス記憶手段に記憶されるパス
から復号結果を判定し、当該復号結果に係る復号情報の
一部または全部を記憶する復号情報記憶手段とを具備
し、前記ＡＣＳ回路は、前記復号情報記憶手段に記憶さ
れている情報に基づいて決定される所定のメトリックを
前記パスメトリックに加算することを要旨とする。
信号から、先行状態から次の状態への遷移に対応する信
号との間の相関を表すブランチメトリックを計算するブ
ランチメトリック計算手段と、可能な全ての状態に対し
てその状態に至るパスを示す信号を記憶するパス記憶手
段と、前記パスの確からしさを示すパスメトリックを記
憶するパスメトリック記憶手段とを有し、このパスメト
リック記憶手段に記憶されるパスメトリックに前記ブラ
ンチメトリック計算手段で計算されるブランチメトリッ
クを加算し、各々の状態に対応する加算結果を生成し
て、これらの加算結果を比較し次のパスを選択すると共
にこのパスによって前記パス記憶手段の記憶内容を更新
するＡＣＳ回路と、前記パス記憶手段に記憶されるパス
から復号結果を判定し、当該復号結果に係る復号情報の
一部または全部を記憶する復号情報記憶手段とを具備
し、前記ＡＣＳ回路は、前記復号情報記憶手段に記憶さ
れている情報に基づいて決定される所定のメトリックを
前記パスメトリックに加算することを要旨とする。
【００２１】また、請求項２記載のビタビ復号器は、復
号結果が正しいか否かを判定する検査手段を有し、この
復号結果が正しいと判定されたときに、前記復号情報記
憶手段の内容を更新することが好ましい。
号結果が正しいか否かを判定する検査手段を有し、この
復号結果が正しいと判定されたときに、前記復号情報記
憶手段の内容を更新することが好ましい。
【００２２】
【作用】上述の如く構成した本願第１の発明のビタビ復
号器は、受信された受信信号に係る包絡線情報を平滑化
した出力と前記受信信号とから先行状態から次の状態へ
の遷移に対応する信号との間の相関を表すブランチメト
リックを計算してブランチメトリックの信頼性を向上せ
しめ、次にＡＣＳ回路でパスメトリック記憶手段に記憶
されるパスメトリックにブランチメトリックを加算し、
各々の状態に対応する加算結果を生成して、これらの加
算結果を比較し次のパスを選択すると共にこのパスによ
ってパス記憶手段の記憶内容を更新した後に、パス記憶
手段に記憶されるパスを復号結果として出力する。
号器は、受信された受信信号に係る包絡線情報を平滑化
した出力と前記受信信号とから先行状態から次の状態へ
の遷移に対応する信号との間の相関を表すブランチメト
リックを計算してブランチメトリックの信頼性を向上せ
しめ、次にＡＣＳ回路でパスメトリック記憶手段に記憶
されるパスメトリックにブランチメトリックを加算し、
各々の状態に対応する加算結果を生成して、これらの加
算結果を比較し次のパスを選択すると共にこのパスによ
ってパス記憶手段の記憶内容を更新した後に、パス記憶
手段に記憶されるパスを復号結果として出力する。
【００２３】また本願第２の発明のビタビ復号器は、入
力される受信信号からブランチメトリックを計算し、Ａ
ＣＳ回路でパスメトリック記憶手段に記憶されるパスメ
トリックにブランチメトリックを加算し、さらにこの加
算結果を比較し次のパスを選択すると共にこのパスによ
って前記パスメトリック記憶手段の記憶内容を更新す
る。さらに、ＡＣＳ回路は、例えば情報の一部または全
部の生起の性質がわかっているときに、前記復号情報記
憶手段に記憶されている情報に基づいて決定される所定
のメトリックを前記パスメトリックに加算するため復号
誤り率が改善される。
力される受信信号からブランチメトリックを計算し、Ａ
ＣＳ回路でパスメトリック記憶手段に記憶されるパスメ
トリックにブランチメトリックを加算し、さらにこの加
算結果を比較し次のパスを選択すると共にこのパスによ
って前記パスメトリック記憶手段の記憶内容を更新す
る。さらに、ＡＣＳ回路は、例えば情報の一部または全
部の生起の性質がわかっているときに、前記復号情報記
憶手段に記憶されている情報に基づいて決定される所定
のメトリックを前記パスメトリックに加算するため復号
誤り率が改善される。
【００２４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００２５】図１は本発明に係わるビタビ復号器の第１
の実施例の構成を示すブロック図である。図１におい
て、軟判定された受信信号の軟判定情報ｂ1 ，ｂ2 が入
力端子Ｔa に入力され、受信信号の包絡線情報ｃが入力
端子Ｔb に入力される。入力端子Ｔb から入力された受
信信号の包絡線情報ｃは、平滑化回路１に入力され、平
滑化されて、入力端子Ｔa から入力される受信信号と共
にブランチメトリック計算回路３に供給される。
の実施例の構成を示すブロック図である。図１におい
て、軟判定された受信信号の軟判定情報ｂ1 ，ｂ2 が入
力端子Ｔa に入力され、受信信号の包絡線情報ｃが入力
端子Ｔb に入力される。入力端子Ｔb から入力された受
信信号の包絡線情報ｃは、平滑化回路１に入力され、平
滑化されて、入力端子Ｔa から入力される受信信号と共
にブランチメトリック計算回路３に供給される。
【００２６】ここで平滑化回路１によって平滑化された
包絡線情報を「ｃ’」とすると、ブランチメトリック計
算回路３では当該平滑化された包絡線情報ｃ’と受信信
号の軟判定情報ｂ1 ，ｂ2 から、ブランチメトリックが
計算される。ここで誤りのないときの軟判定情報を
「ｂ’」とすると、ブランチメトリックｍは、受信信号
の硬判定情報と各ブランチで仮定されている受信信号と
が一致するときには第（３）式、及び第（５）式、一致
しないときには第（４）式、及び第（６）式を用いて、
第（７）式によって計算される。
包絡線情報を「ｃ’」とすると、ブランチメトリック計
算回路３では当該平滑化された包絡線情報ｃ’と受信信
号の軟判定情報ｂ1 ，ｂ2 から、ブランチメトリックが
計算される。ここで誤りのないときの軟判定情報を
「ｂ’」とすると、ブランチメトリックｍは、受信信号
の硬判定情報と各ブランチで仮定されている受信信号と
が一致するときには第（３）式、及び第（５）式、一致
しないときには第（４）式、及び第（６）式を用いて、
第（７）式によって計算される。
【００２７】 ｍ1 ＝ｃ’2 （｜ｂ1 ｜−ｂ’）2 …（３） ｃ’2 （｜ｂ1 ｜＋ｂ’）2 …（４） ｍ2 ＝ｃ’2 （｜ｂ2 ｜−ｂ’）2 …（５） ｃ’2 （｜ｂ2 ｜＋ｂ’）2 …（６） ｍ＝ｍ1 ＋ｍ2 …（７） ここで、ブランチメトリックは上記第（３）式乃至第
（６）式の代わりに、次に示すような第（８）式乃至第
（１１）式などによっても計算可能である。
（６）式の代わりに、次に示すような第（８）式乃至第
（１１）式などによっても計算可能である。
【００２８】 ｍ1 ＝ｃ’2 ｜ｂ1 ｜ …（８） −ｃ’2 ｜ｂ1 ｜ …（９） ｍ2 ＝ｃ’2 ｜ｂ2 ｜ …（１０） −ｃ’2 ｜ｂ2 ｜ …（１１） これらのブランチメトリックは、ＡＣＳ回路５に供給さ
れる。ＡＣＳ回路５は、ブランチメトリックの累積で計
算されるパスメトリックから、各ステートに遷移し得る
中で最尤のパスを選択する。すなわち、ＡＣＳ回路５内
に設けられているパスメトリック記憶手段に記憶された
前ステージのパスメトリックにブランチメトリックを加
えることにより、そのステートに遷移可能なすべてのパ
スのパスメトリックを計算・比較し、最尤のパスメトリ
ックに対応するパスを選択する。ここで、前ステージで
のパスはパス記憶手段たるパスメモリ６から読み出さ
れ、更新されたパスは再度パスメモリ６に書き込まれ、
その更新されたパスに対応したパスメトリックはパスメ
トリック記憶手段に書き込まれる。そして復号が終了す
ると出力端子Ｔc から最尤なパスが復号結果として出力
される。
れる。ＡＣＳ回路５は、ブランチメトリックの累積で計
算されるパスメトリックから、各ステートに遷移し得る
中で最尤のパスを選択する。すなわち、ＡＣＳ回路５内
に設けられているパスメトリック記憶手段に記憶された
前ステージのパスメトリックにブランチメトリックを加
えることにより、そのステートに遷移可能なすべてのパ
スのパスメトリックを計算・比較し、最尤のパスメトリ
ックに対応するパスを選択する。ここで、前ステージで
のパスはパス記憶手段たるパスメモリ６から読み出さ
れ、更新されたパスは再度パスメモリ６に書き込まれ、
その更新されたパスに対応したパスメトリックはパスメ
トリック記憶手段に書き込まれる。そして復号が終了す
ると出力端子Ｔc から最尤なパスが復号結果として出力
される。
【００２９】すなわち、従来のビタビ復号器では、ブラ
ンチメトリックを計算する際に用いる包絡線情報にガウ
スノイズ等の外乱が残っていると、その外乱がブランチ
メトリックの計算の信頼性を低下させ、復号誤り率を劣
化させていた。これに対して、本発明に係る第１のビタ
ビ復号器では、包絡線情報を平滑化することによって包
絡線情報に含まれる外乱を小さくし、あるいは取り除く
ことにより、ブランチメトリックの計算の信頼性が従来
よりも増し、復号誤り率を向上させることになる。
ンチメトリックを計算する際に用いる包絡線情報にガウ
スノイズ等の外乱が残っていると、その外乱がブランチ
メトリックの計算の信頼性を低下させ、復号誤り率を劣
化させていた。これに対して、本発明に係る第１のビタ
ビ復号器では、包絡線情報を平滑化することによって包
絡線情報に含まれる外乱を小さくし、あるいは取り除く
ことにより、ブランチメトリックの計算の信頼性が従来
よりも増し、復号誤り率を向上させることになる。
【００３０】次に、図２に示すブロック図を参照して本
発明に係るビタビ復号器の第２の実施例の構成を説明す
る。図２に示すように入力端子Ｔから軟判定、または硬
判定された受信信号が入力されると、これらの受信信号
はブランチメトリック計算回路３に供給され、図１０の
トレリス線図上の各ブランチＢ１０１，Ｂ１０２，…に
対応するブランチメトリックが計算される。
発明に係るビタビ復号器の第２の実施例の構成を説明す
る。図２に示すように入力端子Ｔから軟判定、または硬
判定された受信信号が入力されると、これらの受信信号
はブランチメトリック計算回路３に供給され、図１０の
トレリス線図上の各ブランチＢ１０１，Ｂ１０２，…に
対応するブランチメトリックが計算される。
【００３１】これらのブランチメトリックはＡＣＳ回路
５Ａに供給される。ＡＣＳ回路５Ａは、ブランチメトリ
ックと、復号情報の一部または全部から決定される第３
のメトリックの累積で計算されるパスメトリックから、
各ステートに遷移し得る中で最尤のパスを選択する。す
なわち、前ステージでのパスメトリックにブランチメト
リックを加え、さらに第３のメトリックを加えることに
より、そのステートに遷移可能な全てのパスのパスメト
リックを計算、比較し、最尤のパスメトリックに対応す
るパスを選択する。
５Ａに供給される。ＡＣＳ回路５Ａは、ブランチメトリ
ックと、復号情報の一部または全部から決定される第３
のメトリックの累積で計算されるパスメトリックから、
各ステートに遷移し得る中で最尤のパスを選択する。す
なわち、前ステージでのパスメトリックにブランチメト
リックを加え、さらに第３のメトリックを加えることに
より、そのステートに遷移可能な全てのパスのパスメト
リックを計算、比較し、最尤のパスメトリックに対応す
るパスを選択する。
【００３２】ここで、復号情報の一部または全部から決
定される第３のメトリックは、例えば情報系列の生起確
率から求める。一例として、情報系列のｋ、及び（ｋ＋
１）番目のビットに前フレームとの相関関係がある場合
を考える。前フレームの復号結果のｋ、及び（ｋ＋１）
番目のビットは図２の第２のメモリ７ｂに記憶される。
すなわち、第２のメモリ７ｂに記憶されているｋ、及び
（ｋ＋１）番目のビットの内容によって、現フレームで
復号されるべきｋ、及び（ｋ＋１）番目のビットがある
確率をもって生起することがわかっていて、その生起確
率は復号器側で持っているものとする。例えば、前フレ
ームのｋ番目のビットが「０」、（ｋ＋１）番目のビッ
トが「０」である場合、現フレームでの復号系列のｋ、
及び（ｋ＋１）番目のビットが、送信側ではＡＣＳ回路
に記憶されるテーブル（表１参照）で与えられるような
確率ｐをもって生起するものとする。
定される第３のメトリックは、例えば情報系列の生起確
率から求める。一例として、情報系列のｋ、及び（ｋ＋
１）番目のビットに前フレームとの相関関係がある場合
を考える。前フレームの復号結果のｋ、及び（ｋ＋１）
番目のビットは図２の第２のメモリ７ｂに記憶される。
すなわち、第２のメモリ７ｂに記憶されているｋ、及び
（ｋ＋１）番目のビットの内容によって、現フレームで
復号されるべきｋ、及び（ｋ＋１）番目のビットがある
確率をもって生起することがわかっていて、その生起確
率は復号器側で持っているものとする。例えば、前フレ
ームのｋ番目のビットが「０」、（ｋ＋１）番目のビッ
トが「０」である場合、現フレームでの復号系列のｋ、
及び（ｋ＋１）番目のビットが、送信側ではＡＣＳ回路
に記憶されるテーブル（表１参照）で与えられるような
確率ｐをもって生起するものとする。
【００３３】
【表１】 図５に示すトレリス線図において、復号結果のｋ、及び
（ｋ＋１）番目の出力には、それぞれに第ｋステージと
第（ｋ＋１）ステージが対応しているとする。図５にお
いて各ステートの生き残りパスのｋ、及び（ｋ＋１）番
目のビットは、第（ｋ＋１）ステージでステートＳ0 に
マージするパスでは「０」「０」、ステートＳ1 では
「１」「０」、ステートＳ2 では「０」「１」、ステー
トＳ3 では「１」「１」である。ここで第３のメトリッ
クに、第２のメモリ７ｂに記憶されている前フレームの
復号結果と生起確率の値ｐから次式に基づき計算され
る。
（ｋ＋１）番目の出力には、それぞれに第ｋステージと
第（ｋ＋１）ステージが対応しているとする。図５にお
いて各ステートの生き残りパスのｋ、及び（ｋ＋１）番
目のビットは、第（ｋ＋１）ステージでステートＳ0 に
マージするパスでは「０」「０」、ステートＳ1 では
「１」「０」、ステートＳ2 では「０」「１」、ステー
トＳ3 では「１」「１」である。ここで第３のメトリッ
クに、第２のメモリ７ｂに記憶されている前フレームの
復号結果と生起確率の値ｐから次式に基づき計算され
る。
【００３４】ｍ3 ＝−ｗ＊ｌｏｇe （ｐ） 但し、ｗは適当な係数とする。
【００３５】そして、前ステージでのパスは第１のメモ
リから読み出され、ブランチメトリックが加えられると
共に、第（ｋ＋１）ステージのＡＣＳ演算時にのみ第３
のメトリックのｍ3 がパスメトリックに加えられる。更
新されたパスは再度第１のメモリに書き込まれる。そし
て復号が終了すると出力端子から最尤なパスが復号結果
として出力される。
リから読み出され、ブランチメトリックが加えられると
共に、第（ｋ＋１）ステージのＡＣＳ演算時にのみ第３
のメトリックのｍ3 がパスメトリックに加えられる。更
新されたパスは再度第１のメモリに書き込まれる。そし
て復号が終了すると出力端子から最尤なパスが復号結果
として出力される。
【００３６】つまり、従来のビタビ復号器は情報系列の
一部または全部の生起確率が一様なものとして復号す
る。このとき、情報系列の一部または全部の生起確率が
非一様であれば、従来のビタビ復号器は必ずしも最適な
復号をするわけではない。これに対して本実施例のビタ
ビ復号器は、復号側で情報系列の一部または全部の生起
確率がわかっているとき、その情報を使うことによって
復号誤り率を低下させることができる特徴がある。
一部または全部の生起確率が一様なものとして復号す
る。このとき、情報系列の一部または全部の生起確率が
非一様であれば、従来のビタビ復号器は必ずしも最適な
復号をするわけではない。これに対して本実施例のビタ
ビ復号器は、復号側で情報系列の一部または全部の生起
確率がわかっているとき、その情報を使うことによって
復号誤り率を低下させることができる特徴がある。
【００３７】次に、図３に示すブロック図を参照して、
本発明に係るビタビ復号器の第３の実施例の構成を説明
する。前述した第２の実施例において、生起確率のわか
っている復号情報の系列に対応して式によって第３のパ
スメトリックを計算したが、この値が復号情報の系列に
対していつも一定値をとることがわかっているときに
は、これを図３に示す第３のメモリ７ｃに書き込んでお
き第２のメモリ７ｂに記憶されている情報に基づいて読
み出し、ＡＣＳ回路５Ｂに入力するようなことができ
る。
本発明に係るビタビ復号器の第３の実施例の構成を説明
する。前述した第２の実施例において、生起確率のわか
っている復号情報の系列に対応して式によって第３のパ
スメトリックを計算したが、この値が復号情報の系列に
対していつも一定値をとることがわかっているときに
は、これを図３に示す第３のメモリ７ｃに書き込んでお
き第２のメモリ７ｂに記憶されている情報に基づいて読
み出し、ＡＣＳ回路５Ｂに入力するようなことができ
る。
【００３８】このようにすると第２の実施例の場合は、
毎回第３のメトリックを計算していたのを、第３のメモ
リ７ｃからの読み出しに置き換えることができ、演算量
を削減できる特徴がある。
毎回第３のメトリックを計算していたのを、第３のメモ
リ７ｃからの読み出しに置き換えることができ、演算量
を削減できる特徴がある。
【００３９】さらに、図４に示すブロック図を参照し
て、本発明に係るビタビ復号器の第４の実施例の構成を
説明する。前述した第２の実施例において、復号結果を
検査回路９に入力し、検査回路９によって復号結果に誤
りが生じていない場合にのみ、第２のメモリ７ｂに記憶
される復号情報を更新する。この第２のメモリ７ｂに記
憶されている復号情報の系列に対応して第３のメトリッ
クを計算する。検査回路９としては、送信側で付加され
たＣＲＣビットによって誤りを検出する回路や、復号結
果のパスメトリックの値があるしきい値を越えたときに
誤りが生じていると判断するような回路がある。前記第
２の実施例においては、復号結果に誤りが生じていると
きに、誤った復号情報を用いて第３のメトリックを計算
し、パスメトリックに加算することが生じる。これは、
復号の信頼性を悪化させる。これに対して本実施例のビ
タビ復号器では、復号結果に誤りが生じているときにで
も、検査回路によって第２のメモリの更新が制御される
ことにより、復号結果の信頼性を悪化させないという特
徴がある。
て、本発明に係るビタビ復号器の第４の実施例の構成を
説明する。前述した第２の実施例において、復号結果を
検査回路９に入力し、検査回路９によって復号結果に誤
りが生じていない場合にのみ、第２のメモリ７ｂに記憶
される復号情報を更新する。この第２のメモリ７ｂに記
憶されている復号情報の系列に対応して第３のメトリッ
クを計算する。検査回路９としては、送信側で付加され
たＣＲＣビットによって誤りを検出する回路や、復号結
果のパスメトリックの値があるしきい値を越えたときに
誤りが生じていると判断するような回路がある。前記第
２の実施例においては、復号結果に誤りが生じていると
きに、誤った復号情報を用いて第３のメトリックを計算
し、パスメトリックに加算することが生じる。これは、
復号の信頼性を悪化させる。これに対して本実施例のビ
タビ復号器では、復号結果に誤りが生じているときにで
も、検査回路によって第２のメモリの更新が制御される
ことにより、復号結果の信頼性を悪化させないという特
徴がある。
【００４０】
【発明の効果】以上説明したように本発明は、包絡線情
報を平滑化してブランチメトリックの信頼性を上げるこ
とによって、また復号情報の一部または全部を用いて求
められる所定のメトリックをパスメトリックにさらに加
算することによって、復号誤り率を低下させることがで
きる。
報を平滑化してブランチメトリックの信頼性を上げるこ
とによって、また復号情報の一部または全部を用いて求
められる所定のメトリックをパスメトリックにさらに加
算することによって、復号誤り率を低下させることがで
きる。
【図１】本発明に係る第１の実施例の構成を示すブロッ
ク図である。
ク図である。
【図２】本発明に係る第２の実施例の構成を示すブロッ
ク図である。
ク図である。
【図３】本発明に係る第３の実施例の構成を示すブロッ
ク図である。
ク図である。
【図４】本発明に係る第４の実施例の構成を示すブロッ
ク図である。
ク図である。
【図５】第２実施例乃至第４の実施例の作用を説明する
ためのトレリス線図である。
ためのトレリス線図である。
【図６】通信システム全体の構成を示すブロック図であ
る。
る。
【図７】符号化器の構成を示すブロック図である。
【図８】従来のビタビ復号器の構成を示すブロック図で
ある。
ある。
【図９】図７に示す符号化器におけるステート遷移とそ
の入出力を示す説明図である。
の入出力を示す説明図である。
【図１０】図７に示す符号化器のトレリス線図である。
１ 平滑化回路 ３ ブランチメトリック計算回路 ５ ＡＣＳ回路 ７ メモリ ７ａ 第１のメモリ ７ｂ 第２のメモリ ７ｃ 第３のメモリ ９ 検査回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 H04L 1/00
Claims (3)
- 【請求項１】 受信された受信信号に係る包絡線情報を
平滑化する平滑化手段と、 この平滑化手段の出力と前記受信信号とから、先行状態
から次の状態への遷移に対応する信号との間の相関を表
すブランチメトリックを計算するブランチメトリック計
算手段と、 可能な全ての状態に対してその状態に至るパスを示す信
号を記憶するパス記憶手段と、前記パスの確からしさを
示すパスメトリックを記憶するパスメトリック記憶手段
とを有し、このパスメトリック記憶手段に記憶されるパ
スメトリックに前記ブランチメトリック計算手段で計算
されるブランチメトリックを加算し、各々の状態に対応
する加算結果を生成して、これらの加算結果を比較し次
のパスを選択すると共に、このパスによって前記パス記
憶手段の記憶内容を更新し、このパスに対応する前記加
算結果によって前記パスメトリック記憶手段の記憶内容
を更新するＡＣＳ回路と、 このＡＣＳ回路で選択されたパスを復号結果として出力
する出力手段とを有することを特徴とするビタビ復号
器。 - 【請求項２】 入力される受信信号から、先行状態から
次の状態への遷移に対応する信号との間の相関を表すブ
ランチメトリックを計算するブランチメトリック計算手
段と、 可能な全ての状態に対してその状態に至るパスを示す信
号を記憶するパス記憶手段と、前記パスの確からしさを
示すパスメトリックを記憶するパスメトリック記憶手段
とを有し、このパスメトリック記憶手段に記憶されるパ
スメトリックに前記ブランチメトリック計算手段で計算
されるブランチメトリックを加算し各々の状態に対応す
る加算結果を生成して、これらの加算結果を比較し次の
パスを選択すると共に、このパスによって前記パス記憶
手段の記憶内容を更新するＡＣＳ回路と、 前記パス記憶手段に記憶されるパスから復号結果を判定
し、当該復号結果に係る復号情報の一部または全部を記
憶する復号情報記憶手段と、 を具備し、前記ＡＣＳ回路は、前記復号情報記憶手段に
記憶されている情報に基づいて決定される所定のメトリ
ックを前記パスメトリックに加算することを特徴とする
ビタビ復号器。 - 【請求項３】 復号結果が正しいか否かを判定する検査
手段を有し、前記復号結果が正しいと判定されたとき
に、前記復号情報記憶手段の内容を更新することを特徴
とする請求項２記載のビタビ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34895692A JP3229047B2 (ja) | 1992-12-28 | 1992-12-28 | ビタビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34895692A JP3229047B2 (ja) | 1992-12-28 | 1992-12-28 | ビタビ復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204895A JPH06204895A (ja) | 1994-07-22 |
| JP3229047B2 true JP3229047B2 (ja) | 2001-11-12 |
Family
ID=18400527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34895692A Expired - Fee Related JP3229047B2 (ja) | 1992-12-28 | 1992-12-28 | ビタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229047B2 (ja) |
-
1992
- 1992-12-28 JP JP34895692A patent/JP3229047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204895A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432803A (en) | Maximum likelihood convolutional decoder | |
| US6148431A (en) | Add compare select circuit and method implementing a viterbi algorithm | |
| JP3120511B2 (ja) | ビタビ復号装置 | |
| US20090070658A1 (en) | Defect sensing viterbi based detector | |
| US6788750B1 (en) | Trellis-based decoder with state and path purging | |
| US20070220409A1 (en) | Symbol-level soft output viterbi algorithm (sova) and a simplification on sova | |
| JP2000244336A (ja) | 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置 | |
| US20080092025A1 (en) | Method and System for Improving Decoding Efficiency in Wireless Receivers | |
| JP3756525B2 (ja) | 固定長デシジョンウィンドウを使用するデータ信号の復号方法 | |
| US20080109710A1 (en) | Viterbi decoding method | |
| JP3233847B2 (ja) | ビタビ復号方法及びビタビ復号回路 | |
| US7085992B2 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| JP3229047B2 (ja) | ビタビ復号器 | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| US20020116681A1 (en) | Decoder, system and method for decoding trubo block codes | |
| US20040190651A1 (en) | Decoding a signal encoded with a convolutional code | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| US7231586B2 (en) | Multi-rate viterbi decoder | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP3252776B2 (ja) | 軟出力復号装置 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| US7032165B2 (en) | ACS unit in a decoder | |
| JP3256006B2 (ja) | 誤り訂正符復号化方式および誤り訂正符復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |