JPH04172664A - ディジタル信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ＤＡＴを用いてコンピュータ等のデータを記
録再生するようにしたデータレコーダのディジタル信号
処理回路に関するものであり、特に、記録しながら記録
されたトラックの再生を行い、記録されたデータに誤り
がないか検出する、いわゆるリードアフターライト　（
ＲｅａｄＡｆｔｅｒ　　Ｗｒｉｔｅ）機能を有するデー
タレコーダに用いて好適なディジタル信号処理回路に関
する。

（ロ）従来の技術 従来よりＤＡＴをデータレコーダとして用いる場合、そ
の信頼性を向上させるためリードアフターライト機能が
採用されている。しかしながら、リードアフターライト
機能を実現するためには、記録モードにおいて、記録の
ための信号処理を行いながら再生の信号処理も同時に行
わなければならず、各々専用の信号処理回路を必要とし
、回路規模が大きくなるとともにコスト的にも高価にな
るという欠点があった。

このため、特開昭６４−２５３６６号公報（６１１Ｂ２
０／１８）に示されるように、主データ及び副データの
ヘッダ部のパリティに関連して発生されるＣＲＣ（Ｃｙ
ｃ　１　ｉｃ　　Ｒｅｄｕｎｄａｎｃｙ　　Ｃｈｅｃｋ
）信号を用いて、記録されたデータの誤り状態を判断す
ることにより、回路構成の簡略化、コストの低廉化を図
ることが提案されている。

この従来技術について第７図ないし第１２図に従って説
明する。データレコーダ用のＤＡＴでは、第７図に示す
ように回転ヘントドラム（１６）上には一対の記録再生
用ヘッドＡ、　Ｂ　（１４）、（１５）に対して図中矢
印で示すドラム回転方向についてそれぞれ２７０°後行
する位置に、一対のモニタ用再生ヘッドＡ’、Ｂ’（１
７）、（１８）が設けられる。このモニタヘッドＡ’、
Ｂ’　　（１７）、　（１８）は上述のように録再ヘッ
ドＡ、Ｂ（１４）、　（１５）に対して２７０°後行さ
れるとともに、第８図に示すように１．７５）ラックピ
ッチ（Ｔｐ）の段差をもって取りつけられる。従って、
第９図に示すように録再ヘッドＡ（１４）で記録された
トラックａ、を、録再ヘッドＢ（１５）がトラＺりｂｆ
ｉを記録した後にモニタヘッドＡ’　　（１７）によっ
てトレースされることになる。

第１０図は主データ及び副データの１ブロンクを示した
ものであり、１ブロンクは２８８ビツトで構成され、大
きく分けてヘッダ部とデータ部とからなる。ヘッダ部は
先頭に８とノド（１ンンボル）のブロック同期信号が付
加され、次に各種ＩＤコードおよびブロック番号を記録
するＷ、、Ｗ。

（各８ビツト）が付加される。Ｗ、、Ｗ、に関しては巣
純パリティによるエラー訂正符号化の処理が行われ、８
ビツトからなるパリティがその後ろに付加される。残り
の２５６ビノトからなるデータ部はＰＣＭデータとそれ
について生成された誤り訂正符号である。

第１１図は、従来技術の主要部を示したものであり、第
１２図とともにその動作を説明する。第１２図（ａ）に
示すように録再ヘッドＡ、Ｂ＜１４）、（１５）によっ
て記録された記録信号は、モニタヘッドＡ’　、Ｂ’　
　（１７）、（１８）によって再生され（第１２図（ｂ
））、図示しないイコライザ回路を介してディジタル信
号処理回路（以下ＤＳＰ）（１２）に送られる。ＤＳＰ
　（１２）内では、ＰＬＬ回路（２２）によってクロッ
ク再生された後、同期信号検出回路（２３）によって各
プロ・ツクの同期信号を検出する。その後パリティチエ
ツク回路（２４）によって、第１２図（Ｃ）に示すよう
にヘッダ部のパリティに関してＣＲＣ信号が発生され、
ＡＮＤゲート（２５）に送られる。

一方、モニタヘッドＡ’、Ｂ’　　（１７）、（１８）
によって再生された信号はＡＴＦ回路（２０）にも送出
される。ＡＴＦ回路（２０）ではエンベロープ検出回路
（２６）によって、第１２図（ｄ）に示すＲＦエンベロ
ープ信号が検出された後、コンパレータ（２７）で所定
の電圧と比較され、第１２図（ｅ）に示すコンパレータ
出力がＡＮＤゲート　（２５）に送られる。従って、Ａ
ＮＤ’ｆ−）（２５）からはＲＦエンベロープ信号が検
出されているときのみＣＲＣ信号が出力され、ＲＦ倍信
号レベルが落ちているときでも出力されるＣＲＣ信号は
取り除かれる。

ＡＮＤゲート　（２５）から出力されるＣＲＣ信号はパ
ルスカウンタ（２８）に送られ順次カウントされる。パ
ルスカウンタ（２８）は所定のカウント値が設定されて
おり、ＣＲＣ信号のカウント値がこの所定値以上になっ
たとき、パルスカウンタ（２８）からシステムコントロ
ールマイコン（６）に信号が送られ、システムコントロ
ールマイコン（６）はこの信号によって記録されたデー
タに誤りがないと判断する。

このように上述の従来技術では、ｌトラックごとに形成
される主データ領域と副データ領域のヘッダ部のパリテ
ィに関連して発生されるＣＲＣ信号と、ＲＦエンベロー
プと基準値との比較出力とを論理処理したのちのＣＲＣ
信号をカウントすることによってディジタルデータの誤
り状態を判断するようにしているので、回路構成の簡略
化、コストの低廉化が計れる。

（ハ）発明が解決しようとする課題 ＤＡＴは消去ヘッドを有しておらず、既記録トラックの
上に重ねて記録を行うことによって消去するよう構成さ
れている。

上述の従来技術において、録再ヘッドの一方に目づまり
が生じ記録ができなくなった場合、既記録トラックを消
去することができない。その結果消え残った既記録トラ
ックのＣＲＣ信号をカウントし、そのトラ・ンクが正常
に記録されていると誤認する恐れがあった。また、これ
を防ぐためには、ＲＦエンベロープ信号のレベル低下を
検出する手段を別途設ける必要があったが、消え残った
既記録トラックの再生品力は一定ではないため、この検
出手段が有効に作用せず１．やはり正常に記録されてい
ると誤認する恐れがあった。

（ニ）課題を解決するための手段 本発明は上述の課題を解決するためのものであって、１
トラツクごとに形成される主データ領域と副データ領域
の各々ヘッダ部のパリティに関連して発生されるＣＲＣ
信号を所定期間カウントして前記カウント値と所定の基
準値とを比較するカウンタ手段と、各トラックの始端部
および終端部に記録されたトラッキング制御信号に基づ
いて発生されるトラッキングエラー信号と所定の基準値
を比較するトラ／キング制御手段とを備え、前記カウン
タ手段の出力と前記トラッキング制御手段の出力に応じ
て記録されたディジタルデータの誤り状態を判断するよ
うにした事を特徴とする。

（ホ）作用 ■トラックごとに形成される主データ領域と副データ領
域のヘッダ部のパリティに関連して発生されるＣＲＣ信
号をカウントすることによって誤り状態が判断され、さ
らにそのトラックのトラｌキングエラー信号を所定の基
準値と比較することによって、ヘッド目づまり等による
誤判断がチエツクされ、確実な誤り状態の判断ができる
。

（へ）実施例 以下図面にしたがって本発明の一実施例につき説明する
。なお、従来技術と同一の構成には同一の図番を付し説
明を省略する。

第１図はＤＡＴをデータレコーダとして用いる場合の全
体の構成図を示すもので、（１）はＤＡＴ、（２）はホ
ストコンピュータ、（３）はこれらを接続するバスであ
る。

ホストコンピュータ（２）からディジタルデータの書き
込み命令とデータがバス（３）を介してＤＡＴ（１，３
に送出されると、プロトコル制御回路（４）は送られて
きた命令がデータの書き込みであると判別し、マイコン
（５）を介して、システムコントロールマイコン（６）
にシステム全体を記録モードに設定するよう指示する。

一方、プロトコル制御回路（４）に送られてきたディジ
タルデータは、ＤＭＡ　（ダイレクト・メモリ・アクセ
ス）（７）によって、バッファメモリ（８）に−旦貯え
られる。バッファメモリ（８）に貯えられたデータは、
入出力回路（１／′０）（９＞によってタイミングを取
りながら第３誤り検出訂正回路（１０）に送出され、Ｒ
ＡＭ　（１１ンを用いて第３誤り訂正符号（Ｃ３）が付
加される。その後さらにＤＳＰ　（１２）で第１、第２
誤り訂正符号（Ｃ１、Ｃ２）の付加およびインターリー
ブが行われた後、記録アンプ（１３）を介して録再ヘッ
ドＡ、Ｂ　（１４）（１５）によってテープ（Ｔ）に記
録される。一方、記録されたトラックはその後モニタヘ
ッドＡ”　、Ｂ’（１７ン、（１８）でトレースされ、
ＤＳＰ　（１２）およびＡＴＦ回路（２０）に送出され
るとともに、以下に示す処理によって正しく記録されて
いるかどうかが判断される。なお、（２１）は再生時に
ＡＴＦ回路（２０）から送出されるトラッキングエラー
信号に基づいてキャプスタンモータの制御を行うサーボ
回路である。

第２図は本発明の主要部であるＤＳＰ　（１２）および
ＡＴＦ回路（２０）の内部構成を示したものである。記
録時にモニタへラドＡ゛、Ｂｏ　（１７）、（１８）で
トレースされ再生アンプ（１９）から送出されるＥＱ出
力およびＲＦ高出力、各々ＤＳＰ　（１２）およびＡＴ
Ｆ回路（２０）に送られる。ＤＳＰ（１２）内では、Ｐ
ＬＬ回路（２２）によってクロック再生された後、同期
信号検出回路（２３）によって各ブロックの同期信号を
検出する。その後、パリティチエ７り回路（２４）によ
ってヘッダ部のパリティに関してＣＲＣ信号が発生され
、ＡＮＤゲート（２５）に送出される。

ＡＴＦ回路（２０）ではエンベロープ検出回路（２６）
によってＲＦエンベロープ信号が検出された後、コンパ
レータＣ２７）で所定の電圧と比較されＡＮＤゲート　
（２５＞に送られる。従って、ＡＮＤゲート（２５）か
らはＲＦエンベロープ信号が検出されているときのみＣ
ＲＣ信号が出力され、ＲＦ倍信号レベルが落ちていると
きでも出力されるＣＲＣ信号は取り除かれる。

ＡＮＤゲート（２５）から出力されるＣＲＣ信号はパル
スカウンタ（２８）に送られ順次カウントされる。パル
スカウンタ（２８）は所定のカウント値が設定されてお
り、ＣＲＣ信号のカウント値がこの所定値以上になった
とき、パルスカウンタ（２８）からシステムコントロー
ルマイコン（６）に信号が送られる。

ところで、第３図は正常に記録が行われた場合の記録ト
ラックのＡＴＦ領域部を示したものであり、ｆ、は１’
３０．６７ＫＨｚのパイロット信号、ｆ、は５２２．６
７ＫＨｚのシンク信号、ｆ。

は７８４ＫＨｚのシンク信号、ｆ、は１，５６８ＭＨｚ
の消去信号で、これらシンク信号は２トラツクごとに０
．５．１ブロツクとそのエリア長が変更されている。

モニタへノドＡ’　、　Ｂ’　　（１７）、（１８）に
よって再生された信号は再生アンプ　１９．）からＲＦ
比出力してＡＴＦ回路（２０）のノくイロ・ノド信号検
出回路（２９）およびＡＴＦ同期信号検出回路（３０）
にも送出される。ＡＴＦ回路１．２０）に送られたＲＦ
比出力、パイロ・ノド信号検出回路（２９）により第４
図（ａ）に示すノくイロ・ノド信号が検出される。また
、ＡＴＦ同期信号検出回路（３０）は、検出されるＡＴ
Ｆ同期信号に基づき所定のタイミングで、第４図（ｂ）
および第４図（ｃ）に示すようなパイロット信号をサン
プリングするためのサンプリングパルス（ＳＰｌ）、（
ＳＦ３）を第１、および第２サンプルホールド回路（３
１）、（３３）に供給する。したがって、第１サンプル
ホールド回路（３１）ではサンプリングパルス（ＳＰＩ
）によってパイロット信号がホールドされ、このホール
ドされたパイロット信号と現時点でのパイロット信号の
差が減算器（３２）から第２サンプルホールド（３３）
に供給されるとともに、サンプリングパルス（ＳＦ３）
によってサンプリングされた第４図（ｄ、　）に示すト
ラッキングエラー信号がシステムコントロール回路（６
）に出力される。

ところで、二つの記録ヘッドＡ、Ｂ（１４）（１５）の
うち、いずれか一方（例えば記録ヘッドＡ、（１４））
が目づまりを起こした場合、既記録トラックを消去する
ことができないので、記録後のトラックパターンは第５
図に示すように、トラックＡは通常のトラック幅より狭
い幅で既記録トラックが残り、またトラックＢは通常の
トラック幅より広くなる。このような異常な記録状態で
も、ＤＳＰ（１２）ではＣＲＣ信号のカウントが所定値
以上であれば正しく記録されていると判断される。とこ
ろが、モニタヘッドＡ’、Ｂ’（１７）、（１８）によ
って再生される再生信号に基づきパイロット信号検出回
路（２９）から出力されるパイロット信号は第６図（ａ
）に示すようになる。この結果、第２サンプルホールド
回路（３３）から出力されるトラッキングエラー信号は
、第６図（ｄ）に示すようになり、基準のレベルからず
れる。システムコントロールマイコン（５）ではこのト
ラッキングエラー信号の基準レベルからのずれによって
、記録されたトラ・ンク輻の異常、すなわち、記録ヘッ
ドの目づまりを検出する。

したがって、ＤＳＰ　（１２）で誤り無しと判断された
場合でもシステムコントロールマイコン（６）で誤判断
がチエツクされ、確実な誤り状態の判断がなされる。

なお、ＡＴＦ回路（２０）は別途設ける必要はなく、通
常の再生時に用いられる回路を兼用すればよい。

（ト）発明の効果 上述した如く本発明のディジタル信号処理回路によれば
、極めて簡単な構成で、記録されたデー夕の誤りを確実
に検出できるリードアフタライト機能を実現することが
できる。とくに、従来技術の欠点であったヘッドの目づ
まりによる誤判断を起こすことがなく大変有益である。

【図面の簡単な説明】

第１図は本発明の構成を示すブロンク図、第２図はその
主要部を示すブロック図、第３図ないし第６図は本発明
の詳細な説明するための図であり、第３図は正常時のト
ラックパターンを示す図、第４図は正常時のモニタ出力
を示すタイミングチャート、第５図は異常時のトラック
パターンを示す図、第６図は異常時のモニタ出力を示す
タイミングチャート、第７図及び第８図は従来の回転ヘ
ッドドラムを示す図、第９図はモニタヘッドの動作を説
明する図、第１０図はブロック７オーマツトを示す図、
第１１図は従来技術の主要部を示すブロック図、第１２
図はその動作を説明するための図である。 （６）・・・システムコントロールマイコン、（２Ｏ）
・・・ＡＴＦ回路、（２４）・・・バリテノチェック回
路、（２８）・・・パルスカウンタ

Claims (1)

【特許請求の範囲】
1. （１）１トラックごとに形成される主データ領域と副デ
   ータ領域の各々ヘッダ部のパリテイに関連して発生され
   るＣＲＣ信号を所定期間カウントして前記カウント値と
   所定の基準値とを比較するカウンタ手段と、各トラック
   の始端部および終端部に記録されたトラッキング制御信
   号に基づいて発生されるトラッキングエラー信号と所定
   の基準値を比較するトラッキング制御手段とを備え、前
   記カウンタ手段の出力と前記トラッキング制御手段の出
   力に応じて記録されたディジタルデータの誤り状態を判
   断するようにした事を特徴とするディジタル信号処理回
   路。