JPH04167325A

JPH04167325A - 電界放出型エミッタ

Info

Publication number: JPH04167325A
Application number: JP2293183A
Authority: JP
Inventors: Hidetoshi Watanabe; 英俊渡辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-10-30
Filing date: 1990-10-30
Publication date: 1992-06-15
Anticipated expiration: 2015-04-17
Also published as: JP3033178B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電界放出型エミッタに関し、例えばフラッ
トＣＲＴのような平面型デイスプレィに適用して好適な
ものである。

〔発明の概要〕

この発明は、電界放出型エミッタにおいて、ガラス基板
と、ガラス基板上に形成された第１の絶縁膜と、第１の
絶縁膜上に形成された導体膜と、導体膜及び／又は第１
の絶縁膜上に形成された第２の絶縁膜と、第２の絶縁膜
に形成されたキャビティと、キャビティの内部の導体膜
上に形成されたカソードと、第２の絶縁膜上に形成され
たゲート電極とを具備する。これによって、電界放出型
エミッタの製造コストの低減を図ることができ、電界放
出型エミッタアレイによる平面型デイスプレィなどの大
面積化に対応することができ、基板の割れや反りが生じ
る危険性を少なくすることができ、しかもガラス基板の
表面の不定電位の問題によるカソードからの電子放出の
不安定性を解消することができる。

〔従来の技術〕

従来、ミクロンオーダーのサイズの電界放出型エミッタ
として、スピンド（Ｓｐｉｎｄｔ）型と呼ばれる第６図
に示すようなものが知られている。

第６図に示すように、この電界放出型エミッタにおいて
は、導電性のシリコン（Ｓｉ）基板１０１上に、膜厚が
１μｍ程度の二酸化シリコン（ＳｉＯ□）膜１０２が形
成されている。この５ｓｏｚｌ１１０２には、キャビテ
ィ１０２ａが形成されている。そして、このキャビティ
１０２ａの内部のＳｉ基板１０１上に、モリブデン（Ｍ
Ｏ）やタングステン（Ｗ）などの高融点かつ低仕事関数
の金属から成る先端が尖った円錐状のカソード１０３が
形成されている。

また、キャビティ１０２ａの周囲のＳｉ基板１０１上に
は、例えばＭｏやＷやクロム（Ｃｒ）などの高融点金属
から成るゲート電極１０４が形成されている。ここで、
このゲート電極１０４の、カソード１０３の直上の開口
部の径は１μｍ程度である。

この第６図に示す電界放出型エミッタは、ゲート電極１
０４とカソード１０３との間に約１０６Ｖ／Ｃ１１程度
以上の電界を印加することにより、カソード１０３を熱
することなく電子放出を行わせることができる。そして
、このようなミクロンオーダーのサイズの電界放出型エ
ミッタによれば、ゲート電圧は数１０〜１００■程度で
よいことになる。

なお、カソード１０３からの電子放出は１Ｏ−６Ｔｏｒ
ｒ程度以下の真空中で行わせる必要があるので、上述の
電界放出型エミッタは、実際には図示省略した対向板そ
の他の部材により真空封止される。

〔発明が解決しようとする課題］上述の第６図に示す従来の電界放出型エミッタは、Ｓｉ
基板１０１を用いていることから、以下のような欠点が
ある。すなわち、現時点で得られるＳｉ基板１０１の径
は１０インチ程度が最高であるので、使用可能なＳｉ基
板１０１の面積には制約がある。このため、電界放出型
エミッタアレイによるフラットＣＲＴのような平面型デ
イスプレィなどの大面積化に対応することができない。

また、Ｓｉ基板１０１は、半導体基板の中では最も安価
であると言ってもまだまだ高価であるので、電界放出型
エミッタの製造コストが高くつく、さらに、Ｓｉ基板１
０１は一般に薄いので、割れや反りなどが生じる危険性
が高い。

従って、この発明の目的は、電界放出型エミッタアレイ
による平面型デイスプレィなどの大面積化に対応するこ
とができる電界放出型エミッタを提供することにある。

この発明の他の目的は、製造コストの低減を図ることが
できる電界放出型エミッタを提供することにある。

この発明の他の目的は、基板の割れや反りが住じる危険
性が少ない電界放出型エミッタを提供することにある。

〔課題を解決するための手段］上記目的を達成するために、この発明は、電界放出型エ
ミッタにおいて、ガラス基板（１）と、ガラス基板（１
）上に形成された第１の絶縁膜（２）と、第１の絶縁膜
（２）上に形成された導体１１Ｗ（３）と、導体膜（３
）及び／又は第１の絶縁膜（２）上に形成された第２の
絶縁膜（４）と、第２の絶縁膜（４）に形成されたキャ
ビティ（４ａ）と、キャビティ（４ａ）の内部の導体膜
（３）上に形成されたカソード（５）と、第２の絶縁膜
（４）上に形成されたゲート電極（７）とを具備する。

上記第１の絶縁膜（２）の具体例を挙げると、二酸化シ
リコン（ＳｉＯｚ　）膜、窒化シリコン（ＳｉＮ、）膜
などである。

〔作用〕

上述のように構成されたこの発明の電界放出型エミッタ
によれば、安価なガラス基板を用いていることから、電
界放出型エミッタの製造コストの低減を図ることができ
る。また、ガラス基板は大面積のものが容易に得られる
ので、例えば電界放出型エミッタアレイによるフラット
ＣＲＴのような平面型デイスプレィなどの大面積化にも
容易に対応することができる。さらに、ガラス基板はＳ
ｉ基板に比べて割れや反りなどが生じる危険性が少ない
。

一方、ガラス基板を用いた場合には、その表面の不安定
性に起因する不定電位の問題により、カソードからの電
子放出が不安定になるという問題がある。しかし、この
発明の電界放出型エミッタによれば、ガラス基板上に第
１の絶縁膜を形成し、その上に導体膜を介してカソード
などを形成しているため、カソードからの電子放出を安
定に行わせることができる。

〔実施例〕

以下、この発明の実施例について図面を参照しながら説
明する。

第１図はこの発明の第１実施例による電界放出型エミッ
タを示す。

第１図に示すように、この第１実施例による電界放出型
エミッタにおいては、ガラス基板１上に例えば５３０ｇ
膜やＳｉＮ、膜のような絶縁膜２が形成されている。こ
の絶縁膜２上には、例えばＣｒやアルミニウム（ＡＩ）
などの金属から成るライン状の導体膜（カソードライン
）３が形成されている。

符号４は例えば膜厚が１μｍ程度の５３０ｇ膜のような
絶縁膜を示す。この絶縁膜４には、例えば円形の平面形
状を有するキャビティ４ａが形成されている。そして、
このキャビティ４ａの内部の導体膜３上に、ＭｏやＷな
どの高融点かつ低仕事関数の金属から成る先端が尖った
円錐状のカソード５が形成されている。

また、キャビティ４ａの周囲の絶縁膜４上には、多結晶
Ｓｉ膜６を介して例えばタングステンシリサイド（ＷＳ
ｉ、　）やモリブデンシリサイド（ＭｏＳｉ、　）のよ
うな高融点金属シリサイドから成るゲート電極７がカソ
ード５を囲むように形成されている。

ここで、多結晶Ｓｔ膜６の膜厚は、例えば５００〜１０
００人程度である。また、ゲート電極７を形成する高融
点金属シリサイド膜、例えばＷ　Ｓ　ｉ　Ｘ膜の膜厚は
、例えば０．　２〜０．５μｍである。ここで、このＷ
　Ｓ　ｉ、のＳｉ組成比Ｘは、好適には例えば２．４〜
２．８の範囲内に選ばれる。Ｘがこの範囲内にある場合
には、Ｗ　Ｓ　ｉ　、膜の成膜時の内部残留応力は最小
となる。さらに、ｘ＞２の場合には、Ｗ　Ｓ　ｉ　、ｔ
が酸化を受けたときにＳｉｎ、が形成されやすく、従っ
てＷの酸化が有効に抑えられる。

また、ゲート電極７及び多結晶Ｓｉ膜６の、カソード５
の直上の開口部の径は、例えば１μｍ程度である。

また、この第１実施例による電界放出型エミッタにおい
ては、すでに述べた従来の電界放出型エミッタと同様に
、ゲート電極７とカソード５との間に約１０’Ｖ／Ｃ１
１程度以上の電界を印加することにより、カソード５を
熱することなく電子放出を行わせることができ、ゲート
電圧は数１０〜１００■程度で済む。また、カソード５
からの電子放出は１０−”Ｔｏｒｒ程度以下の真空中で
行わせる必要があるので、この第１実施例による電界放
出型エミッタは、実際には図示省略した対向板その他の
部材により真空封止される。

次に、上述のように構成されたこの第１実施例による電
界放出型エミッタの製造方法について説明する。

第２図Ａに示すように、まずガラス基板ｌ上に例えばＣ
ＶＤ法により絶縁１！！２を形成した後、この絶縁膜２
上に例えばスパッタリング法により金属膜のような導体
膜を形成する０次に、この導体膜を所定形状にパターニ
ングしてライン状の導体Ｗｉ３を形成する。次に、例え
ばＣＶＤ法により全面に絶縁膜４、多結晶Ｓｉ膜６及び
例えばＷ　Ｓ　ｉ、膜のような高融点金属シリサイド膜
８を順次形成する。次に、この高融点金属シリサイド膜
８上に、形成すべきゲート電極に対応した形状のレジス
トパターン９をリソグラフィーにより形成する。

次に、このレジストパターン９をマスクとして高融点金
属シリサイド膜８及び多結晶Ｓｉ膜６をウェットエツチ
ング法またはドライエツチング法により順次エツチング
する。これによって、第２図Ｂに示すように、ゲート電
極７を形成するとともに、多結晶Ｓｉ膜６をこのゲート
電極７と同一形状にパターニングする。

次に、レジストパターン９、ゲート電極７及び多結晶Ｓ
ｉ膜６をマスクとして絶縁膜４を例えばフッ化水素（Ｈ
Ｆ）系のエツチング液を用いたウェットエツチング法に
よりエツチングして、第２図Ｃに示すように、キャビテ
ィ４ａを形成する。なお、このウェットエツチングは、
レジストパターン９を除去した後に行うことも可能であ
る。

次に、レジストパターン９を除去した後、第２図りに示
すように、基板表面に対して傾斜した方向から斜め蒸着
を行うことにより、ゲート電極７上に例えばアルミニウ
ム（Ａ１）やニッケル（Ｎｉ）から成る剥離層１０を形
成する。この後、基板表面に対して垂直な方向からカソ
ード形成用の材料として例えばＭｏＪｐＷなどを蒸着す
る。これによって、キャビティ４ａの内部の導体膜３上
にカソード５が形成される。符号１１は剥離層１０上に
蒸着された金属膜を示す。

この後、剥離層１０をその上に形成された金属膜１１と
ともにリフトオフ法により除去し、第１図に示すように
目的とする電界放出型エミッタを完成させる。

以上のように、この第１実施例によれば、Ｓｉ基板に比
べて安価で、割れや反りが生じる危険性が少なく、しか
も大面積のものが容易に得られるガラス基板ｌを用いて
いるので、電界放出型エミッタの製造コストの低減を図
ることができ、基板の反りや割れが生じる危険性が少な
いことにより電界放出型エミッタの製造歩留りの向上を
図ることができ、しかも電界放出型エミッタアレイによ
るフラットＣＲＴのような平面型デイスプレィなどの大
面積化にも容易に対応することができる。

さらに、ガラス基板１の表面の不定電位によるカソード
５からの電子放出の不安定性の問題は、ガラス基板１上
に絶縁膜２を形成し、その上に導体膜３を介してカソー
ド５を形成していることにより解決することができる。

また、この第１実施例によれば、ゲート電極７がＷ　Ｓ
　ｉＸのような酸化されにくい高融点金属シリサイドに
より形成されているので、ゲート電極７が製造工程で酸
化されることがなくなり、従って酸化によるゲート電極
７の電気伝導度の低下を防止することができる。これに
よって、カソード５からの電子放出を安定に行わせるこ
とができる。

また、酸化によるゲート電極７の変形を防止することが
できる。しかも、このゲート電極７の材料である高融点
金属シリサイドをＣＶＤ法により形成しているので、高
融点金属シリサイドの５ｉｌｌ成比Ｘの制御によりこの
ゲート電極７の内部残留応力を緩和することができ、従
ってこれによってもゲート電極７の変形を防止すること
ができる。さらに、ゲート電極７と絶縁Ｉ１４との間に
多結晶５ｔＨ６が形成されていることにより、ゲート電
極７の下地に対する密着性の向上を図ることができる。

これによって、ゲート電極７が変形により下地から剥離
するのを有効に防止することができる。また、Ｗ　Ｓ　
ｉ　ｘのような高融点金属シリサイドは、化学的に安定
で耐薬品性が良好であるので、製造上都合がよい。

また、第３図に示すように、ライン状の導体膜３を互い
に平行に複数形成し、各導体膜３上にカソード５を複数
個直線的に配置することにより、カソード５を各導体膜
３毎に駆動することができる。

この第１実施例による電界放出型エミッタは、例えば大
面積のフラットＣＲＴに通用して好適なものである。

第４図はこの発明の第２実施例による電界放出型エミッ
タを示す。

第４図に示すように、この第２実施例による電界放出型
エミッタは、ゲート電極７が例えばＷやＭｏやＣｒなと
の高融点金属やホウ化ランタン（ＬａＢ６　）などによ
り形成されていること及び多結晶Ｓｉ膜６が形成されて
いないことが第１実施例による電界放出型エミッタと異
なる。その他の構成は第１実施例と同様であるので説明
を省略する。

この第２実施例によれば、ガラス基板１を用いているこ
とから、電界放出型エミッタの製造コストの低減を図る
ことができ、電界放出型エミッタアレイによるフラット
ＣＲＴのような平面型デイスプレィなどの大面積化に′
容易に対応することができ、基板の割れや反りが生じる
危険性を少なくすることができる。

第５図はこの発明の第３実施例による電界放出型エミッ
タを示す。

第５図に示すように、この第３実施例による電界放出型
エミッタは、絶縁ＷＡ２の全面に導体膜３が形成されて
いることを除いて、第１実施例による電界放出型エミッ
タと同様の構成を有する。

この第３実施例によれば、第１実施例で述べたような、
ガラス基板１を用いたことによる利点を得ることができ
る。

以上、この発明の実施例につき具体的に説明したが、こ
の発明は、上述の実施例に限定されるものではなく、こ
の発明の技術的思想に基づく各種の変形が可能である。

例えば、上述の第１実施例、第２実施例及び第３実施例
におけるキャビティ４ａは、ウェットエツチング法によ
り形成されたものであるが、このキャビティ４ａは例え
ば反応性イオンエツチング（ＲＩ　Ｅ）法のような異方
性エツチング法により形成することも可能である。この
異方性エツチング法を用いた場合には、基板表面に対し
てほぼ垂直な側壁を有するキャビティ４ａが形成される
。

さらに、第１実施例及び第３実施例において、ゲート電
極７を形成する材料である高融点金属シリサイドは、例
えばスパッタリング法により形成することも可能である
。

〔発明の効果〕

以上述べたように、この発明によれば、ガラス基板を用
いていることから、電界放出型エミッタの製造コストの
低減を図ることができ、電界放出型エミッタアレイによ
る平面型デイスプレィなどの大面積化に対応することが
でき、基板の割れや反りが生じる危険性を少なくするこ
と力５できる。

しかも、ガラス基板上には第１の絶縁膜が形成されてい
るので、ガラス基板の表面の不定電位の問題によるカソ
ードからの電子放出の不安定性もない。

【図面の簡単な説明】

第１図はこの発明の第１実施例による電界放出型エミッ
タを示す断面図、第２図Ａ〜第２図りは第１図に示す電
界放出型エミッタの製造方法を工程順に説明するための
断面図、第３図はガラス基板上に形成されたライン状の
導体膜及びその上のカソードの配置例を示す斜視図、第
４図はこの発明の第２実施例による電界放出型エミッタ
を示す断面図、第５図はこの発明の第３実施例による電
界放出型エミッタを示す断面図、第６図は従来の電界放
出型エミッタを示す断面図である。図面における主要な符号の説明】ニガラス基板、２．４：絶縁膜、３：導体膜、４ａ：キャビティ、５：カソード、７：ゲート電極。代理人　　　弁理士　杉　浦　正　知第７貧施得１第４図第３実施例第５図

Claims

【特許請求の範囲】ガラス基板と、上記ガラス基板上に形成された第１の絶縁膜と、上記第
１の絶縁膜上に形成された導体膜と、上記導体膜及び／
又は上記第１の絶縁膜上に形成された第２の絶縁膜と、上記第２の絶縁膜に形成されたキャビティと、上記キャ
ビティの内部の上記導体膜上に形成されたカソードと、上記第２の絶縁膜上に形成されたゲート電極とを具備す
る電界放出型エミッタ。