JP3094459B2 - 電界放出型カソードアレイの製造方法 - Google Patents
電界放出型カソードアレイの製造方法Info
- Publication number
- JP3094459B2 JP3094459B2 JP41750190A JP41750190A JP3094459B2 JP 3094459 B2 JP3094459 B2 JP 3094459B2 JP 41750190 A JP41750190 A JP 41750190A JP 41750190 A JP41750190 A JP 41750190A JP 3094459 B2 JP3094459 B2 JP 3094459B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- curvature
- tip
- cathodes
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電界放出型カソード
アレイの製造方法に関し、例えばフラットパネルディス
プレイの製造に適用して好適なものである。
アレイの製造方法に関し、例えばフラットパネルディス
プレイの製造に適用して好適なものである。
【０００２】
【従来の技術】ミクロンオーダーのサイズのマイクロテ
ィップによる電界放出型カソードアレイを用いたフラッ
トパネルディスプレイの製造方法として、図２Ａ〜図２
Ｅに示すようなものが知られている。
ィップによる電界放出型カソードアレイを用いたフラッ
トパネルディスプレイの製造方法として、図２Ａ〜図２
Ｅに示すようなものが知られている。
【０００３】この製造方法によれば、図２Ａに示すよう
に、まず導電性のシリコン（Si）基板１０１上に例えば
熱酸化法やＣＶＤ法やスパッタリング法により二酸化シ
リコン（SiＯ2 ）膜１０２を形成した後、このSiＯ2 膜
１０２上に例えばスパッタリング法や電子ビーム蒸着法
により例えばモリブデン（Mo）膜やニオブ（Nb）膜など
のゲート電極形成用の金属膜１０３を形成する。この
後、この金属膜１０３上に、形成すべきゲート電極に対
応した形状のレジストパターン１０４をリソグラフィー
により形成する。
に、まず導電性のシリコン（Si）基板１０１上に例えば
熱酸化法やＣＶＤ法やスパッタリング法により二酸化シ
リコン（SiＯ2 ）膜１０２を形成した後、このSiＯ2 膜
１０２上に例えばスパッタリング法や電子ビーム蒸着法
により例えばモリブデン（Mo）膜やニオブ（Nb）膜など
のゲート電極形成用の金属膜１０３を形成する。この
後、この金属膜１０３上に、形成すべきゲート電極に対
応した形状のレジストパターン１０４をリソグラフィー
により形成する。
【０００４】次に、このレジストパターン１０４をマス
クとして金属膜１０３をウエットエッチング法またはド
ライエッチング法によりエッチングすることによって、
図２Ｂに示すように、ゲート電極１０５を形成する。こ
の後、レジストパターン１０４及びゲート電極１０５を
マスクとしてSiＯ2 膜１０２をウエットエッチング法ま
たはドライエッチング法によりエッチングして、キャビ
ティ１０２ａを形成する。
クとして金属膜１０３をウエットエッチング法またはド
ライエッチング法によりエッチングすることによって、
図２Ｂに示すように、ゲート電極１０５を形成する。こ
の後、レジストパターン１０４及びゲート電極１０５を
マスクとしてSiＯ2 膜１０２をウエットエッチング法ま
たはドライエッチング法によりエッチングして、キャビ
ティ１０２ａを形成する。
【０００５】次に、レジストパターン１０４を除去した
後、図２Ｃに示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極１０５上に例えばアルミニウム
（Al）やニッケル（Ni）から成る剥離層１０６を形成す
る。この後、基板表面に対して垂直な方向からカソード
形成用の材料として例えばMoを電子ビーム蒸着法により
蒸着する。これによって、キャビティ１０２ａの内部の
Si基板１０１上にマイクロティップから成るカソード
（エミッタ）１０７が形成される。符号１０８は剥離層
１０６上に蒸着された金属膜を示す。
後、図２Ｃに示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極１０５上に例えばアルミニウム
（Al）やニッケル（Ni）から成る剥離層１０６を形成す
る。この後、基板表面に対して垂直な方向からカソード
形成用の材料として例えばMoを電子ビーム蒸着法により
蒸着する。これによって、キャビティ１０２ａの内部の
Si基板１０１上にマイクロティップから成るカソード
（エミッタ）１０７が形成される。符号１０８は剥離層
１０６上に蒸着された金属膜を示す。
【０００６】次に、剥離層１０６をその上に形成された
金属膜１０８とともにリフトオフ法により除去し、図２
Ｄに示す状態とする。この後、図２Ｅに示すように、デ
ィスプレイの画面となるガラス板１０９上に蛍光体１１
０を形成したものをこの蛍光体１１０が内側にくるよう
にして上述のカソードアレイが形成されたSi基板１０１
と対向させ、それらの間の空間を真空に保ったまま封止
する。このようにして、目的とするフラットパネルディ
スプレイが完成される。このフラットパネルディスプレ
イの動作時には、各カソード１０７には、例えば−５０
Ｖ程度の負電圧が印加される。
金属膜１０８とともにリフトオフ法により除去し、図２
Ｄに示す状態とする。この後、図２Ｅに示すように、デ
ィスプレイの画面となるガラス板１０９上に蛍光体１１
０を形成したものをこの蛍光体１１０が内側にくるよう
にして上述のカソードアレイが形成されたSi基板１０１
と対向させ、それらの間の空間を真空に保ったまま封止
する。このようにして、目的とするフラットパネルディ
スプレイが完成される。このフラットパネルディスプレ
イの動作時には、各カソード１０７には、例えば−５０
Ｖ程度の負電圧が印加される。
【０００７】
【発明が解決しようとする課題】上述の従来のフラット
パネルディスプレイの製造方法において、蒸着法により
同時に形成される多数（例えば、数万個）のカソード１
０７の先端の曲率半径を全てそろえることは極めて難し
く、これらのカソード１０７の先端の曲率半径にわずか
なばらつきが生じるのは避け難い。
パネルディスプレイの製造方法において、蒸着法により
同時に形成される多数（例えば、数万個）のカソード１
０７の先端の曲率半径を全てそろえることは極めて難し
く、これらのカソード１０７の先端の曲率半径にわずか
なばらつきが生じるのは避け難い。
【０００８】一方、図３に示すように、一般にカソード
の先端の曲率半径とこのカソードに対する許容印加電圧
との間には一定の相関がある。図３において、Ｖmin は
電流放射を行わせることができる最小電圧（絶対値）で
あり、Ｖmax は放電を生じることなく電流放射を行わせ
ることができる最大電圧（絶対値）である。図３からわ
かるように、カソードの先端の曲率半径が大きくなるに
従って、電流放射を行わせることができる電圧は大きく
なる。このため、例えば数万個のカソードのうちに一つ
だけ他のものより先端の曲率半径が小さいカソードが存
在すると、これらのカソードに徐々に負電圧を印加した
時、この先端の曲率半径が他のものよりも小さいカソー
ドからのみ電流放射が始まる。そして、他のカソードか
ら電流放射が始まる時には、許容印加電圧を越えてしま
い、そのカソードは放電して先端が丸くなり、電流放射
が停止してしまうという問題がある。
の先端の曲率半径とこのカソードに対する許容印加電圧
との間には一定の相関がある。図３において、Ｖmin は
電流放射を行わせることができる最小電圧（絶対値）で
あり、Ｖmax は放電を生じることなく電流放射を行わせ
ることができる最大電圧（絶対値）である。図３からわ
かるように、カソードの先端の曲率半径が大きくなるに
従って、電流放射を行わせることができる電圧は大きく
なる。このため、例えば数万個のカソードのうちに一つ
だけ他のものより先端の曲率半径が小さいカソードが存
在すると、これらのカソードに徐々に負電圧を印加した
時、この先端の曲率半径が他のものよりも小さいカソー
ドからのみ電流放射が始まる。そして、他のカソードか
ら電流放射が始まる時には、許容印加電圧を越えてしま
い、そのカソードは放電して先端が丸くなり、電流放射
が停止してしまうという問題がある。
【０００９】このような問題を解決するために、各カソ
ードと電源との間に抵抗を設けて一定の電流以上の放射
が起きないようにする方法も提案されているが、この方
法は製造プロセス的に見て極めて困難であるという問題
がある。
ードと電源との間に抵抗を設けて一定の電流以上の放射
が起きないようにする方法も提案されているが、この方
法は製造プロセス的に見て極めて困難であるという問題
がある。
【００１０】従って、この発明の目的は、カソードアレ
イを構成する全てのカソードの先端の曲率半径を高い精
度でしかも容易にそろえることができる電界放出型カソ
ードアレイの製造方法を提供することにある。
イを構成する全てのカソードの先端の曲率半径を高い精
度でしかも容易にそろえることができる電界放出型カソ
ードアレイの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、導電性基板（１）上に複数のカソード
（４）が形成された電界放出型カソードアレイの製造方
法において、複数のカソード（４）を形成した後、複数
のカソード（４）に正の電圧を印加し、この電圧を、複
数のカソード（４）のうち先端の曲率半径が最も小さい
ものの先端から電界蒸発が起きない電圧から、少なくと
も複数のカソード（４）のうち先端の曲率半径が最も大
きいものの先端から電界蒸発が開始する電圧まで徐々に
増加させるようにしている。
に、この発明は、導電性基板（１）上に複数のカソード
（４）が形成された電界放出型カソードアレイの製造方
法において、複数のカソード（４）を形成した後、複数
のカソード（４）に正の電圧を印加し、この電圧を、複
数のカソード（４）のうち先端の曲率半径が最も小さい
ものの先端から電界蒸発が起きない電圧から、少なくと
も複数のカソード（４）のうち先端の曲率半径が最も大
きいものの先端から電界蒸発が開始する電圧まで徐々に
増加させるようにしている。
【００１２】
【作用】上述のように構成されたこの発明の電界放出型
カソードアレイの製造方法によれば、カソードアレイを
構成する複数のカソードの先端の曲率半径がそろってい
ない場合、これらのカソードに所定の電圧を印加する
と、まず先端の曲率半径が最も小さいカソードの先端か
ら電界蒸発が起こる。すなわち、このカソードの先端の
表面の原子がイオンとして取り除かれる。この電界蒸発
により、このカソードの先端の曲率半径は次第に大きく
なる。そして、このカソードの先端の曲率半径が、先端
の曲率半径が次に小さいカソードの曲率半径に一致する
と、これらのカソードから電界蒸発が起き始める。
カソードアレイの製造方法によれば、カソードアレイを
構成する複数のカソードの先端の曲率半径がそろってい
ない場合、これらのカソードに所定の電圧を印加する
と、まず先端の曲率半径が最も小さいカソードの先端か
ら電界蒸発が起こる。すなわち、このカソードの先端の
表面の原子がイオンとして取り除かれる。この電界蒸発
により、このカソードの先端の曲率半径は次第に大きく
なる。そして、このカソードの先端の曲率半径が、先端
の曲率半径が次に小さいカソードの曲率半径に一致する
と、これらのカソードから電界蒸発が起き始める。
【００１３】このようにして、先端の曲率半径が小さい
カソードから順次電界蒸発が起き、一定時間経過後には
カソードアレイを構成する全てのカソードの先端の曲率
半径が同一となる。これによって、カソードアレイを構
成する全てのカソードの先端の曲率半径を高い精度でし
かも容易にそろえることができる。そして、各カソード
からの電流放射の均一化を図ることができる。
カソードから順次電界蒸発が起き、一定時間経過後には
カソードアレイを構成する全てのカソードの先端の曲率
半径が同一となる。これによって、カソードアレイを構
成する全てのカソードの先端の曲率半径を高い精度でし
かも容易にそろえることができる。そして、各カソード
からの電流放射の均一化を図ることができる。
【００１４】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１Ａ〜図１Ｃはこの発明の一実
施例によるフラットパネルディスプレイの製造方法を示
す断面図である。
照しながら説明する。図１Ａ〜図１Ｃはこの発明の一実
施例によるフラットパネルディスプレイの製造方法を示
す断面図である。
【００１５】この実施例においては、図２Ａ〜図２Ｅに
示す従来のフラットパネルディスプレイの製造方法と同
様にして、図１Ａに示すように、例えば導電性のSi基板
１上に、キャビティ２ａを有する例えばSiＯ2 膜のよう
な絶縁膜２、ゲート電極３及びマイクロティップから成
るカソード４を形成する。
示す従来のフラットパネルディスプレイの製造方法と同
様にして、図１Ａに示すように、例えば導電性のSi基板
１上に、キャビティ２ａを有する例えばSiＯ2 膜のよう
な絶縁膜２、ゲート電極３及びマイクロティップから成
るカソード４を形成する。
【００１６】今、このようにして形成された多数のカソ
ード４のうち、図２Ａ中、中央のカソードの先端の曲率
半径が例えば１８０Åで、他のカソードの先端の曲率半
径が例えば２００Åであり、中央のカソードだけが他の
カソードよりも先端の曲率半径が小さいものとする。
ード４のうち、図２Ａ中、中央のカソードの先端の曲率
半径が例えば１８０Åで、他のカソードの先端の曲率半
径が例えば２００Åであり、中央のカソードだけが他の
カソードよりも先端の曲率半径が小さいものとする。
【００１７】この実施例においては、まず、全てのカソ
ード４と電気的に接続された導電性のSi基板１に、フラ
ットパネルディスプレイの動作時にカソード４に印加す
る電圧（負電圧）と反対極性、すなわち正の電圧Ｖを印
加し、この電圧Ｖを０Ｖから中央のカソードの先端の曲
率半径に応じた電圧、例えば５００Ｖまで徐々に増加さ
せる。なお、この電圧Ｖを印加するための電圧印加手段
は、好適にはフラットパネルディスプレイに内蔵され
る。
ード４と電気的に接続された導電性のSi基板１に、フラ
ットパネルディスプレイの動作時にカソード４に印加す
る電圧（負電圧）と反対極性、すなわち正の電圧Ｖを印
加し、この電圧Ｖを０Ｖから中央のカソードの先端の曲
率半径に応じた電圧、例えば５００Ｖまで徐々に増加さ
せる。なお、この電圧Ｖを印加するための電圧印加手段
は、好適にはフラットパネルディスプレイに内蔵され
る。
【００１８】上述のようにして正の電圧Ｖをカソードア
レイに徐々に印加すると、図２Ａ中、他のものよりも先
端の曲率半径が小さい中央のカソードの先端から優先的
に電界蒸発が起き始め、この電界蒸発に伴いその先端の
曲率半径が次第に大きくなっていく。そして、図２Ｂに
示すように、この中央のカソードの先端の曲率半径は他
のカソードの先端の曲率半径と同一になる。すなわち、
全てのカソード４の先端の曲率半径が例えば２００Åに
そろう。この後、電圧Ｖを例えば６００Ｖまで増加させ
ると、全てのカソード４から電界蒸発が起き始めるよう
になる。そこで、この時点で電圧Ｖの印加を停止する。
レイに徐々に印加すると、図２Ａ中、他のものよりも先
端の曲率半径が小さい中央のカソードの先端から優先的
に電界蒸発が起き始め、この電界蒸発に伴いその先端の
曲率半径が次第に大きくなっていく。そして、図２Ｂに
示すように、この中央のカソードの先端の曲率半径は他
のカソードの先端の曲率半径と同一になる。すなわち、
全てのカソード４の先端の曲率半径が例えば２００Åに
そろう。この後、電圧Ｖを例えば６００Ｖまで増加させ
ると、全てのカソード４から電界蒸発が起き始めるよう
になる。そこで、この時点で電圧Ｖの印加を停止する。
【００１９】この後、図２Ｃに示すように、ディスプレ
イの画面となるガラス板５上に蛍光体６を形成したもの
をこの蛍光体６が内側にくるようにして上述のカソード
アレイが形成されたSi基板１と対向させ、それらの間の
空間を真空に保ったまま封止する。これによって、目的
とするフラットパネルディスプレイが完成される。
イの画面となるガラス板５上に蛍光体６を形成したもの
をこの蛍光体６が内側にくるようにして上述のカソード
アレイが形成されたSi基板１と対向させ、それらの間の
空間を真空に保ったまま封止する。これによって、目的
とするフラットパネルディスプレイが完成される。
【００２０】なお、以上は多数のカソード４のうちに一
つだけ先端の曲率半径が小さいものが存在する場合であ
るが、カソードアレイを構成するカソードの先端の曲率
半径がそろっていない全ての場合に、同様な手法を適用
することが可能である。この場合も、上述と同様にして
カソードアレイに電圧Ｖを印加していくと、先端の曲率
半径が小さいカソードから順次電界蒸発が起き始め、最
終的には全てのカソードの先端の曲率半径がそろうこと
になる。
つだけ先端の曲率半径が小さいものが存在する場合であ
るが、カソードアレイを構成するカソードの先端の曲率
半径がそろっていない全ての場合に、同様な手法を適用
することが可能である。この場合も、上述と同様にして
カソードアレイに電圧Ｖを印加していくと、先端の曲率
半径が小さいカソードから順次電界蒸発が起き始め、最
終的には全てのカソードの先端の曲率半径がそろうこと
になる。
【００２１】以上のように、この実施例によれば、カソ
ードアレイに正の電圧Ｖを印加することにより、先端の
曲率半径が小さいカソード４から優先的に電界蒸発を起
こさせるようにしているので、カソードアレイを構成す
る全てのカソード４の先端の曲率半径を高い精度でしか
も容易にそろえることができる。これによって、フラッ
トパネルディスプレイの輝度の不均一性をなくすことが
でき、高品質のフラットパネルディスプレイを実現する
ことができる。
ードアレイに正の電圧Ｖを印加することにより、先端の
曲率半径が小さいカソード４から優先的に電界蒸発を起
こさせるようにしているので、カソードアレイを構成す
る全てのカソード４の先端の曲率半径を高い精度でしか
も容易にそろえることができる。これによって、フラッ
トパネルディスプレイの輝度の不均一性をなくすことが
でき、高品質のフラットパネルディスプレイを実現する
ことができる。
【００２２】さらに、各カソード４に正の電圧Ｖを印加
して電界蒸発を起こさせるようにしていることから、こ
のカソード４の表面に付着した汚染物質を除去すること
ができる。これによって、カソード４から良好な電流放
射を行わせることができる。
して電界蒸発を起こさせるようにしていることから、こ
のカソード４の表面に付着した汚染物質を除去すること
ができる。これによって、カソード４から良好な電流放
射を行わせることができる。
【００２３】以上、この発明の一実施例について説明し
たが、この発明は、上述の実施例に限定されるものでは
なく、この発明の技術的思想に基づく各種の変形が可能
である。
たが、この発明は、上述の実施例に限定されるものでは
なく、この発明の技術的思想に基づく各種の変形が可能
である。
【００２４】例えば、上述の実施例で述べた各数値は単
なる例に過ぎず、これらの数値は必要に応じて変更可能
であることは言うまでもない。また、上述の実施例によ
るフラットパネルディスプレイのカソードアレイは、上
述の実施例で述べたものと異なる方法により形成するこ
とも可能である。さらに、カソードアレイは、上述の実
施例と異なる構造のものであってもよい。
なる例に過ぎず、これらの数値は必要に応じて変更可能
であることは言うまでもない。また、上述の実施例によ
るフラットパネルディスプレイのカソードアレイは、上
述の実施例で述べたものと異なる方法により形成するこ
とも可能である。さらに、カソードアレイは、上述の実
施例と異なる構造のものであってもよい。
【００２５】また、上述の実施例においては、フラット
パネルディスプレイの基板としてSi基板１を用いている
が、Si基板１以外の各種の導電性基板を用いることが可
能であり、例えばガラス基板やセラミック基板のような
絶縁基板上に金属膜のような導体膜を全面または選択的
に形成したものを用いることも可能である。
パネルディスプレイの基板としてSi基板１を用いている
が、Si基板１以外の各種の導電性基板を用いることが可
能であり、例えばガラス基板やセラミック基板のような
絶縁基板上に金属膜のような導体膜を全面または選択的
に形成したものを用いることも可能である。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、複数のカソードに正の電圧を印加し、この電圧を、
複数のカソードのうち先端の曲率半径が最も小さいもの
の先端から電界蒸発が起きない電圧から、少なくとも複
数のカソードのうち先端の曲率半径が最も大きいものの
先端から電界蒸発が開始する電圧まで徐々に増加させる
ようにしているので、カソードアレイを構成する全ての
カソードの先端の曲率半径を高い精度でしかも容易にそ
ろえることができる。そして、例えばフラットパネルデ
ィスプレイを製造するような場合には、ディスプレイの
輝度の均一化を図ることができる。
ば、複数のカソードに正の電圧を印加し、この電圧を、
複数のカソードのうち先端の曲率半径が最も小さいもの
の先端から電界蒸発が起きない電圧から、少なくとも複
数のカソードのうち先端の曲率半径が最も大きいものの
先端から電界蒸発が開始する電圧まで徐々に増加させる
ようにしているので、カソードアレイを構成する全ての
カソードの先端の曲率半径を高い精度でしかも容易にそ
ろえることができる。そして、例えばフラットパネルデ
ィスプレイを製造するような場合には、ディスプレイの
輝度の均一化を図ることができる。
【図１】この発明の一実施例によるフラットパネルディ
スプレイの製造方法を説明するための断面図である。
スプレイの製造方法を説明するための断面図である。
【図２】従来のフラットパネルディスプレイの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３】カソードの先端の曲率半径とカソードに対する
許容印加電圧との関係を示すグラフである。
許容印加電圧との関係を示すグラフである。
１ Si基板 ２ 絶縁膜 ２ａ キャビティ ３ ゲート電極 ４ カソード
Claims (1)
- 【請求項１】 導電性基板上に複数のカソードが形成さ
れた電界放出型カソードアレイの製造方法において、 上記複数のカソードを形成した後、上記複数のカソード
に正の電圧を印加し、この電圧を、上記複数のカソード
のうち先端の曲率半径が最も小さいものの先端から電界
蒸発が起きない電圧から、少なくとも上記複数のカソー
ドのうち先端の曲率半径が最も大きいものの先端から電
界蒸発が開始する電圧まで徐々に増加させるようにした
ことを特徴とする電界放出型カソードアレイの製造方
法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41750190A JP3094459B2 (ja) | 1990-12-28 | 1990-12-28 | 電界放出型カソードアレイの製造方法 |
| DE69132385T DE69132385T2 (de) | 1990-12-28 | 1991-12-19 | Verfahren zur Herstellung einer flachen Anzeigevorrichtung |
| EP96101002A EP0714114A1 (en) | 1990-12-28 | 1991-12-19 | A method of manufacturing a flat panel display apparatus |
| EP96107447A EP0729171B1 (en) | 1990-12-28 | 1991-12-19 | A method of manufacturing a flat panel display apparatus |
| EP91121877A EP0494425B1 (en) | 1990-12-28 | 1991-12-19 | A flat panel display apparatus |
| DE69130920T DE69130920T2 (de) | 1990-12-28 | 1991-12-19 | Flache Anzeigeeinrichtung |
| KR1019910023846A KR100297881B1 (ko) | 1990-12-28 | 1991-12-23 | 플래트패널디스플레이 |
| US07/815,061 US5210462A (en) | 1990-12-28 | 1991-12-30 | Flat panel display apparatus and a method of manufacturing thereof |
| US07/902,736 US5209687A (en) | 1990-12-28 | 1992-06-23 | Flat panel display apparatus and a method of manufacturing thereof |
| KR1019990024256A KR100238708B1 (ko) | 1990-12-28 | 1999-06-25 | 플래트패널디스플레이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41750190A JP3094459B2 (ja) | 1990-12-28 | 1990-12-28 | 電界放出型カソードアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249827A JPH04249827A (ja) | 1992-09-04 |
| JP3094459B2 true JP3094459B2 (ja) | 2000-10-03 |
Family
ID=18525594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41750190A Expired - Fee Related JP3094459B2 (ja) | 1990-12-28 | 1990-12-28 | 電界放出型カソードアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094459B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746897B2 (en) | 1994-03-18 | 2004-06-08 | Naoki Fukutomi | Fabrication process of semiconductor package and semiconductor package |
| US7405092B2 (en) | 2003-07-25 | 2008-07-29 | Canon Kabushiki Kaisha | Method of manufacturing electron-emitting device and method of manufacturing image display apparatus |
| US7524227B2 (en) | 2004-03-12 | 2009-04-28 | Canon Kabushiki Kaisha | Method of producing an electron emission device, method of producing an electron source, method of producing an image display device, and method of driving an electron emission device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2700217B1 (fr) * | 1992-12-04 | 1999-08-27 | Pixel Int Sa | Procédé de réalisation sur silicium, de cathodes émissives à micropointes pour écran plat de petites dimensions, et produits obtenus. |
| JP3212755B2 (ja) * | 1993-05-19 | 2001-09-25 | 株式会社東芝 | 針状物質の製造方法およびマイクロエミッタアレイの製造方法 |
| JP3376220B2 (ja) | 1995-10-03 | 2003-02-10 | キヤノン株式会社 | 画像形成装置とその製造方法 |
| JPH09259753A (ja) * | 1996-01-16 | 1997-10-03 | Canon Inc | 電子発生装置、画像形成装置及びそれらの製造方法と調整方法 |
| US6621475B1 (en) | 1996-02-23 | 2003-09-16 | Canon Kabushiki Kaisha | Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof |
| US6231412B1 (en) | 1996-09-18 | 2001-05-15 | Canon Kabushiki Kaisha | Method of manufacturing and adjusting electron source array |
| JP3733308B2 (ja) | 2000-09-29 | 2006-01-11 | キヤノン株式会社 | 画像表示装置の製造方法 |
| JP2002270099A (ja) | 2001-03-07 | 2002-09-20 | Sony Corp | 平面型表示装置におけるノッキング処理方法、及び、平面型表示装置用基板におけるノッキング処理方法 |
| WO2008029440A1 (fr) * | 2006-09-04 | 2008-03-13 | Life Technology Reserch Institute, INC. | Procédé de vieillissement d'un champ électrique pour un émetteur d'électrons |
-
1990
- 1990-12-28 JP JP41750190A patent/JP3094459B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746897B2 (en) | 1994-03-18 | 2004-06-08 | Naoki Fukutomi | Fabrication process of semiconductor package and semiconductor package |
| US7405092B2 (en) | 2003-07-25 | 2008-07-29 | Canon Kabushiki Kaisha | Method of manufacturing electron-emitting device and method of manufacturing image display apparatus |
| US7524227B2 (en) | 2004-03-12 | 2009-04-28 | Canon Kabushiki Kaisha | Method of producing an electron emission device, method of producing an electron source, method of producing an image display device, and method of driving an electron emission device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04249827A (ja) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5209687A (en) | Flat panel display apparatus and a method of manufacturing thereof | |
| EP0729171B1 (en) | A method of manufacturing a flat panel display apparatus | |
| US5663608A (en) | Field emission display devices, and field emisssion electron beam source and isolation structure components therefor | |
| US5725787A (en) | Fabrication of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes | |
| US6821175B1 (en) | Method of manufacturing a field electron emission cathode having at least one cathode electrode | |
| US5587588A (en) | Multiple micro-tips field emission device | |
| JP3094459B2 (ja) | 電界放出型カソードアレイの製造方法 | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JP3033178B2 (ja) | 電界放出型エミッタ | |
| JP3526462B2 (ja) | 電界放出型陰極装置 | |
| JP2940360B2 (ja) | 電界放出素子アレイの製造方法 | |
| JPH08222124A (ja) | ＮｂＮ電極を用いた真空気密素子 | |
| JPH0574327A (ja) | 電子放出素子 | |
| JP3052845B2 (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JP3084768B2 (ja) | 電界放出型陰極装置 | |
| KR100238708B1 (ko) | 플래트패널디스플레이의 제조방법 | |
| JP2907024B2 (ja) | 電子放出素子 | |
| JPH08148083A (ja) | フィールドエミッタの表面改質方法 | |
| KR100274793B1 (ko) | 선형 전계방출 이미터 및 그의 제조방법 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| JPH11162326A (ja) | 電界電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |