JPH04166717A - エンコーダの異常検出装置 - Google Patents
エンコーダの異常検出装置Info
- Publication number
- JPH04166717A JPH04166717A JP2292987A JP29298790A JPH04166717A JP H04166717 A JPH04166717 A JP H04166717A JP 2292987 A JP2292987 A JP 2292987A JP 29298790 A JP29298790 A JP 29298790A JP H04166717 A JPH04166717 A JP H04166717A
- Authority
- JP
- Japan
- Prior art keywords
- output
- encoder
- circuit
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims description 13
- 230000007423 decrease Effects 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 102220242569 rs372735676 Human genes 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、エンコーダの互いに位相が異なった2相信号
のカウント値を利用して異常検出を行なうようにしたエ
ンコーダの異常検出装置に関する。
のカウント値を利用して異常検出を行なうようにしたエ
ンコーダの異常検出装置に関する。
[従来技術]
従来、この種の装置として、第9図に示すようなエンコ
ーダの異常検出装置が提案されている。
ーダの異常検出装置が提案されている。
第9図において、不図示のエンコーダに接続された端子
1は差動ライントライバ2に接続され、また、差動ライ
ントライバ2の1つの出力端子と反転出力端子の間にコ
ンデンサ3.抵抗4,5.ダイオート6及びフォトカブ
ラフの発光ダイオード8が並列に接続され、また、差動
ライントライバ2の2つの端子はそれぞれ抵抗9.10
を介してアースに接続されている。さらに、フォトカプ
ラ7の受光トランジスタ11のコレクタは抵抗12を介
して電源Vccに接続されるとともに、インバータ13
を介して出力端子14に接続され、受光トランジスタ1
1のエミッタはアースに接続されている。また、差動ラ
イントライバ2の2つの出力端子はオア回路15に接続
され、このオア回路15の出力はフォトカプラ16の発
光ダイオード17、抵抗18を介して電源Vccに接続
されている。また、フォトカプラ16の受光トランジス
タ19のコレクタは抵抗20を介して電源Vccに接続
されるとともに、インバータ21を介して出力端子22
に接続され、受光トランジスタ19のエミッタはアース
に接続されている。
1は差動ライントライバ2に接続され、また、差動ライ
ントライバ2の1つの出力端子と反転出力端子の間にコ
ンデンサ3.抵抗4,5.ダイオート6及びフォトカブ
ラフの発光ダイオード8が並列に接続され、また、差動
ライントライバ2の2つの端子はそれぞれ抵抗9.10
を介してアースに接続されている。さらに、フォトカプ
ラ7の受光トランジスタ11のコレクタは抵抗12を介
して電源Vccに接続されるとともに、インバータ13
を介して出力端子14に接続され、受光トランジスタ1
1のエミッタはアースに接続されている。また、差動ラ
イントライバ2の2つの出力端子はオア回路15に接続
され、このオア回路15の出力はフォトカプラ16の発
光ダイオード17、抵抗18を介して電源Vccに接続
されている。また、フォトカプラ16の受光トランジス
タ19のコレクタは抵抗20を介して電源Vccに接続
されるとともに、インバータ21を介して出力端子22
に接続され、受光トランジスタ19のエミッタはアース
に接続されている。
この従来例では、端子1に入力されたエンコーダの信号
は差動ライントライバ2で2つの信号に分けられ、エン
コーダが正常であれば、2つの信号間の電位差でフォト
カブラフの発光ダイオード8がオン、オフされ、受光ト
ランジスタ11は受光、遮光によってオン、オフし、こ
の出力はインバータ13で反転されて端子14からエン
コーダ信号が出力される。
は差動ライントライバ2で2つの信号に分けられ、エン
コーダが正常であれば、2つの信号間の電位差でフォト
カブラフの発光ダイオード8がオン、オフされ、受光ト
ランジスタ11は受光、遮光によってオン、オフし、こ
の出力はインバータ13で反転されて端子14からエン
コーダ信号が出力される。
また、差動ライントライバ2の出力信号がオア回路15
に入力されているが、エンコーダの出力信号が正常であ
れば、差動ライントライバ2の端子から出力信号が出さ
れているため、オア回路15の出力は高で電源Vccか
らフォトカプラ16の発光ダイオード17に電流が流れ
ず、発光ダイオードは発光しない。従って、受光トラン
ジスタ19は遮断され、インバータ21に電源Vccの
電圧がかかり、端子22から断線信号は出力されない。
に入力されているが、エンコーダの出力信号が正常であ
れば、差動ライントライバ2の端子から出力信号が出さ
れているため、オア回路15の出力は高で電源Vccか
らフォトカプラ16の発光ダイオード17に電流が流れ
ず、発光ダイオードは発光しない。従って、受光トラン
ジスタ19は遮断され、インバータ21に電源Vccの
電圧がかかり、端子22から断線信号は出力されない。
しかし、エンコーダが断線すると、オア回路15の出力
は低になり、電源Vccからフォトカプラ16の発光ダ
イオード17に電流が流れ、発光ダイオード17は発光
し、受光トランジスタ19は導通し、インバータ21の
入力は低になるので、その反転出力は高になり、端子2
2から断線検出信号が出力される。
は低になり、電源Vccからフォトカプラ16の発光ダ
イオード17に電流が流れ、発光ダイオード17は発光
し、受光トランジスタ19は導通し、インバータ21の
入力は低になるので、その反転出力は高になり、端子2
2から断線検出信号が出力される。
[発明が解決しようとするaM]
ところで、このように構成された従来装置では、フォト
カプラ16でエンコーダの入力信号と検出信号とを絶縁
するようにしているため、エンコーダ側の回路とは絶縁
した電源Vccが検出回路駆動用に必要であり、エンコ
ーダ側と検出側との絶縁を保つために、検出信号もフォ
トカプラ16を使用して取り込まなくてはならならず、
構成が複雑になるという問題があった。さらに、差動ラ
イントライバ2でしか適用できないため、オープンコレ
クタ式のエンコーダについては使用できないという問題
があった。
カプラ16でエンコーダの入力信号と検出信号とを絶縁
するようにしているため、エンコーダ側の回路とは絶縁
した電源Vccが検出回路駆動用に必要であり、エンコ
ーダ側と検出側との絶縁を保つために、検出信号もフォ
トカプラ16を使用して取り込まなくてはならならず、
構成が複雑になるという問題があった。さらに、差動ラ
イントライバ2でしか適用できないため、オープンコレ
クタ式のエンコーダについては使用できないという問題
があった。
本発明は、位相の異なった2つのエンコーダ信号をアッ
プ/ダウンカウンタでカウントし、このカウント値のデ
コート値とモータの駆動信号または正転指令信号あるい
は逆転指令信号を用いてエンコーダの異常を検出するよ
うにしたエンコーダの異常検出装置を提供することを目
的とするものである。
プ/ダウンカウンタでカウントし、このカウント値のデ
コート値とモータの駆動信号または正転指令信号あるい
は逆転指令信号を用いてエンコーダの異常を検出するよ
うにしたエンコーダの異常検出装置を提供することを目
的とするものである。
[課題を解決するための手段]
本発明は、上記目的を達成するために、エンコーダの互
いに位相が異なった2つの信号をアップ/ダウンカウン
タでカウントし、該アップ/ダウンカウンタのカウント
値の増減をデコーダに入力し、該デコーダからの出力信
号によってエンコーダの片断線を検出するものである。
いに位相が異なった2つの信号をアップ/ダウンカウン
タでカウントし、該アップ/ダウンカウンタのカウント
値の増減をデコーダに入力し、該デコーダからの出力信
号によってエンコーダの片断線を検出するものである。
また、エンコーダの互いに位相が異なった2つの信号を
アップ/ダウンカウンタでカウントし、該アップ/ダウ
ンカウンタのカウント値をデコーダに入力し、該デコー
ダの出力信号とモータの正転信号または逆転信号とのア
ンド出力によって、前記エンコーダの逆接続を検出する
ものである。
アップ/ダウンカウンタでカウントし、該アップ/ダウ
ンカウンタのカウント値をデコーダに入力し、該デコー
ダの出力信号とモータの正転信号または逆転信号とのア
ンド出力によって、前記エンコーダの逆接続を検出する
ものである。
さらに、エンコーダの互いに位相が異なった2つの信号
をアップ/ダウンカウンタでカウントしたカウント値を
デコーダに入力し、該デコーダの出力信号とモータの駆
動信号をアンド回路に入力し、該アンド回路の8カによ
りタイマを駆動するとともに、前記デコーダの出力で前
記タイマをクリアするように構成し、前記エンコーダの
2つの信号が断線した時または未接続の時に、前記タイ
マより出力信号が出されるものである。
をアップ/ダウンカウンタでカウントしたカウント値を
デコーダに入力し、該デコーダの出力信号とモータの駆
動信号をアンド回路に入力し、該アンド回路の8カによ
りタイマを駆動するとともに、前記デコーダの出力で前
記タイマをクリアするように構成し、前記エンコーダの
2つの信号が断線した時または未接続の時に、前記タイ
マより出力信号が出されるものである。
[作用]
本発明によれば、エンコーダの異なった2つの位相信号
をアップ/ダウンカウンタでカウントすることにより、
通常の状態では「1.0」または「−1,0」が繰り返
されるので、このカウント値のデコーダの出力も「1.
0」または「−1,0」が繰り返され、断線信号は出力
されない。しかし、エンコーダの一方が断線すると、ア
ップ/ダウンカウンタのカウント値が増加または減少し
、デコーダの出力線に信号が出力されることにより、デ
コーダの出力とモータの正転指令信号または逆転指令信
号により、エンコーダの2信号のいずれが断線したかあ
るいは逆接続を検出することができる。さらに、モータ
の駆動信号とデコーダの出力により2つのタイマを作動
するとともに、デコーダの1つの出力線からの信号で2
つのタイマをそれぞれクリアすることにより、通常は2
つのタイマは動作されないが、エンコーダの未接続また
は両断線の場合は、クリア信号が出力されないので、タ
イマはそれぞれ作動し、その出力により。
をアップ/ダウンカウンタでカウントすることにより、
通常の状態では「1.0」または「−1,0」が繰り返
されるので、このカウント値のデコーダの出力も「1.
0」または「−1,0」が繰り返され、断線信号は出力
されない。しかし、エンコーダの一方が断線すると、ア
ップ/ダウンカウンタのカウント値が増加または減少し
、デコーダの出力線に信号が出力されることにより、デ
コーダの出力とモータの正転指令信号または逆転指令信
号により、エンコーダの2信号のいずれが断線したかあ
るいは逆接続を検出することができる。さらに、モータ
の駆動信号とデコーダの出力により2つのタイマを作動
するとともに、デコーダの1つの出力線からの信号で2
つのタイマをそれぞれクリアすることにより、通常は2
つのタイマは動作されないが、エンコーダの未接続また
は両断線の場合は、クリア信号が出力されないので、タ
イマはそれぞれ作動し、その出力により。
エンコーダの未接続または両断線を検出することができ
る。
る。
[実施例]
第1図を参照すると、本発明の実施例のエンコーダの異
常検出装置において、端子23.24にエンコーダ(図
示せず)のA相信号及びB相信号が入力されるように接
続され、この端子23,24にアップ/ダウンカウンタ
25が接続されている。アップ/ダウンカウンタ25の
出力端子QA、QB、QC,QDはデコーダ26の入力
端子A、B、C,Dに接続されている。デコーダ26は
4ビツトのバイナリ−コードを16出力にデコードする
もので、YO=0、Y1=1、Y2=2.Y15=(1
5)=−1、Y14= (14)=−2の場合に各端子
に出力する。デコーダ26の出力端子Y2及びY14は
オア回路27を介してラッチ回路28に接続され、ラッ
チ回路28の出力に出力端子29が接続されている。ま
た、デコーダ26の出力端子Y15はアンド回路30の
一方の端子に接続され、アンド回路30の他方の端子に
モータの正転指令信号が入力される。また、デコーダ2
6の出力端子Y1はアンド回路31の一方の端子に接続
され、アンド回路31の他方の端子に逆転指令信号が入
力される。そして、アンド回路30.31の出力端子は
それぞれオア回路32の入力端子に接続され、オア回路
32の出力端子はランチ回路33に接続され、ラッチ回
路33の出力端子は出力端子34に接続されている。
常検出装置において、端子23.24にエンコーダ(図
示せず)のA相信号及びB相信号が入力されるように接
続され、この端子23,24にアップ/ダウンカウンタ
25が接続されている。アップ/ダウンカウンタ25の
出力端子QA、QB、QC,QDはデコーダ26の入力
端子A、B、C,Dに接続されている。デコーダ26は
4ビツトのバイナリ−コードを16出力にデコードする
もので、YO=0、Y1=1、Y2=2.Y15=(1
5)=−1、Y14= (14)=−2の場合に各端子
に出力する。デコーダ26の出力端子Y2及びY14は
オア回路27を介してラッチ回路28に接続され、ラッ
チ回路28の出力に出力端子29が接続されている。ま
た、デコーダ26の出力端子Y15はアンド回路30の
一方の端子に接続され、アンド回路30の他方の端子に
モータの正転指令信号が入力される。また、デコーダ2
6の出力端子Y1はアンド回路31の一方の端子に接続
され、アンド回路31の他方の端子に逆転指令信号が入
力される。そして、アンド回路30.31の出力端子は
それぞれオア回路32の入力端子に接続され、オア回路
32の出力端子はランチ回路33に接続され、ラッチ回
路33の出力端子は出力端子34に接続されている。
また、デコーダ26の出力端子YOはアンド回路35の
一方の端子及びアンド回路35の出力端子にトリガ端子
が接続されたタイマ回路36,37のクリア端子に接続
され、さらに、インバータ38を介してアンド回路39
の一方の端子及びアンド回路39の出力端子にトリガ端
子が接続されたタイマ回路40.41のクリア端子に接
続されている。また、アンド回路35.39の他方の端
子はモータの駆動信号が入力される入力端子42に接続
されている。また、タイマ36.37の出力端子はエク
スクル−シブオア43に接続され、タイマ40.41の
出力端子はエクスクル−シブオア44に接続され、エク
スクル−シブオア43.44の出力端子はオア回路45
に接続されている。
一方の端子及びアンド回路35の出力端子にトリガ端子
が接続されたタイマ回路36,37のクリア端子に接続
され、さらに、インバータ38を介してアンド回路39
の一方の端子及びアンド回路39の出力端子にトリガ端
子が接続されたタイマ回路40.41のクリア端子に接
続されている。また、アンド回路35.39の他方の端
子はモータの駆動信号が入力される入力端子42に接続
されている。また、タイマ36.37の出力端子はエク
スクル−シブオア43に接続され、タイマ40.41の
出力端子はエクスクル−シブオア44に接続され、エク
スクル−シブオア43.44の出力端子はオア回路45
に接続されている。
また、オア回路45の出力端子はアンド回路46の一方
の入力端子に接続され、アンド回路46の他方の入力端
子に端子42からの駆動信号が入力される。そして、ア
ンド回路46の出力端子はラッチ回路47に接続され、
ラッチ回路47の出力は出力端子48に接続されている
。
の入力端子に接続され、アンド回路46の他方の入力端
子に端子42からの駆動信号が入力される。そして、ア
ンド回路46の出力端子はラッチ回路47に接続され、
ラッチ回路47の出力は出力端子48に接続されている
。
このように構成された本実施例において、第2図(a)
、(b)に示すようにエンコーダから出力されるA相信
号φAはアップ/ダウンカウンタ25のカウントアツプ
端子に、B相信号φBはカウントダウン端子に入力され
る。ここで、エンコーダのA相信号φA、B相信号φB
は第2図に示すように交互に出力されるから、アップ/
ダウンカウンタ25でカウントすれば、エンコーダの回
転方向(A相信号φAとB相信号φBの位相状態)によ
ってカウント値は「0.1」または「0.−1」とを繰
り返すはずである。もし、このカウント値が2以上また
は一2以下であれば、A相信号φAまたはB相信号φB
のいずれかが出力されていないわけである。従って、第
2図(C)に示すように、アップ/ダウンカウンタ25
の初期状態をOとすると、A相信号φAが断線した場合
、第2図(c)に示すようにカウント値が−1、−2と
負側に増加し、また、第3図(b)に示すようにB相信
号φBが断線した場合、第3図(c)に示すようにカウ
ント値が1.2と正側に増加する。
、(b)に示すようにエンコーダから出力されるA相信
号φAはアップ/ダウンカウンタ25のカウントアツプ
端子に、B相信号φBはカウントダウン端子に入力され
る。ここで、エンコーダのA相信号φA、B相信号φB
は第2図に示すように交互に出力されるから、アップ/
ダウンカウンタ25でカウントすれば、エンコーダの回
転方向(A相信号φAとB相信号φBの位相状態)によ
ってカウント値は「0.1」または「0.−1」とを繰
り返すはずである。もし、このカウント値が2以上また
は一2以下であれば、A相信号φAまたはB相信号φB
のいずれかが出力されていないわけである。従って、第
2図(C)に示すように、アップ/ダウンカウンタ25
の初期状態をOとすると、A相信号φAが断線した場合
、第2図(c)に示すようにカウント値が−1、−2と
負側に増加し、また、第3図(b)に示すようにB相信
号φBが断線した場合、第3図(c)に示すようにカウ
ント値が1.2と正側に増加する。
このカウント値をデコーダ26に入力すると、デコーダ
26の端子Y2、Y14からそれに対応する信号が出力
され、このデコーダ26の端子Y2、Y14の出力信号
をオア回路27に入力すると、オア回路27の出力が高
になり、この出力はラッチ回路28でラッチされて断線
検出信号として出力される。なお、第2図及び第3図は
エンコーダが正転の場合で、第4図及び第5図はエンコ
ーダが逆転の場合であり、同様に、第4図(a)、(b
)において、それぞれA相信号φA及びB相信号φBが
正常な場合は第4図(c)に示すようにカウント値は−
1,0、−1、Oが交互にカウントされるが、第4図(
a)に示すようにA相信号φAが断線すると、カウント
値は−1,−2、−3と増加する。同様に、第5図(a
)、(b)でそれぞれA相信号φA及びB相信号φBが
正常な場合は第−A (c)に示すようにカウント値は
−1,0、−1,0が交互にカウントされるが、第5図
(b)に示すようにB相信号φBが断線すると、カウン
ト値は1,2と増加する。
26の端子Y2、Y14からそれに対応する信号が出力
され、このデコーダ26の端子Y2、Y14の出力信号
をオア回路27に入力すると、オア回路27の出力が高
になり、この出力はラッチ回路28でラッチされて断線
検出信号として出力される。なお、第2図及び第3図は
エンコーダが正転の場合で、第4図及び第5図はエンコ
ーダが逆転の場合であり、同様に、第4図(a)、(b
)において、それぞれA相信号φA及びB相信号φBが
正常な場合は第4図(c)に示すようにカウント値は−
1,0、−1、Oが交互にカウントされるが、第4図(
a)に示すようにA相信号φAが断線すると、カウント
値は−1,−2、−3と増加する。同様に、第5図(a
)、(b)でそれぞれA相信号φA及びB相信号φBが
正常な場合は第−A (c)に示すようにカウント値は
−1,0、−1,0が交互にカウントされるが、第5図
(b)に示すようにB相信号φBが断線すると、カウン
ト値は1,2と増加する。
次に、デコーダ26の出力端子Y15の出力と正転指令
信号がアンド回路30に入力され、また、デコーダ26
の出力端子Ylの出力と逆転指令信号がアンド回路31
に入力され、それぞれアンドが取られる。従って、それ
らのアンド出力が高となった場合はエンコーダが異常で
あるので、アンド回路30.31の出力はオア回路32
に入力され、さらに、オア回路32の出力はランチ回路
33でラッチされ、出力端子34より出力される。
信号がアンド回路30に入力され、また、デコーダ26
の出力端子Ylの出力と逆転指令信号がアンド回路31
に入力され、それぞれアンドが取られる。従って、それ
らのアンド出力が高となった場合はエンコーダが異常で
あるので、アンド回路30.31の出力はオア回路32
に入力され、さらに、オア回路32の出力はランチ回路
33でラッチされ、出力端子34より出力される。
この出力端子34からの信号はエンコーダが逆接続され
た時に出力される。
た時に出力される。
さらに、デコーダ26の出力端子YOからの信号(第6
図(b)参照)と端子42からの駆動信号(第6図(a
)参照)がアンド回路35に入力され、このアンド回路
35の出力信号をトリガ(第6図(c)参照)としてタ
イマ36からパルス幅T工(第6図(e)参照)のパル
スが出力され、また、タイマ37からパルス#T、(第
6図(f)参照)のパルスが出力される。タイマ36の
パルス幅T□はタイマ37のパルス幅T2より大きく設
定されている。これらのタイマ36.37にクリア信号
としてデコーダ26の端子YOからの信号(第6図(d
)参照)が入力されているため、トリガ信号と同時にタ
イマ36.37から出力されたパルスは端子YOの出力
の立ち上がりで同時にクリアされる。
図(b)参照)と端子42からの駆動信号(第6図(a
)参照)がアンド回路35に入力され、このアンド回路
35の出力信号をトリガ(第6図(c)参照)としてタ
イマ36からパルス幅T工(第6図(e)参照)のパル
スが出力され、また、タイマ37からパルス#T、(第
6図(f)参照)のパルスが出力される。タイマ36の
パルス幅T□はタイマ37のパルス幅T2より大きく設
定されている。これらのタイマ36.37にクリア信号
としてデコーダ26の端子YOからの信号(第6図(d
)参照)が入力されているため、トリガ信号と同時にタ
イマ36.37から出力されたパルスは端子YOの出力
の立ち上がりで同時にクリアされる。
ここで、エンコーダの両断線が生じると(出力端子YO
の出力が高の状態で生じる)、タイマ36゜37からの
パルス出力はクリアされず(第6図(e)及び(f)参
照)、従って、タイマ36゜37の時間幅T、、T2の
差の信号がエクスクル−シブオア43から発生する(第
6図(g)参照)。
の出力が高の状態で生じる)、タイマ36゜37からの
パルス出力はクリアされず(第6図(e)及び(f)参
照)、従って、タイマ36゜37の時間幅T、、T2の
差の信号がエクスクル−シブオア43から発生する(第
6図(g)参照)。
このエクスクル−シブオア43の出力はオア回路45を
通ってアンド回路46に入力され、端子42からのモー
タの駆動信号がアント回路46に入力されることによっ
てアンド回路46から第6図(Q)に示した信号が出力
され、この出力はラッチ回路47でラッチされ、出力端
子48から第6図(m)で示した信号がエンコーダの未
接続または両断線の検出信号として出力される。
通ってアンド回路46に入力され、端子42からのモー
タの駆動信号がアント回路46に入力されることによっ
てアンド回路46から第6図(Q)に示した信号が出力
され、この出力はラッチ回路47でラッチされ、出力端
子48から第6図(m)で示した信号がエンコーダの未
接続または両断線の検出信号として出力される。
なお、この場合、アンド回路39にはデコーダ26の出
力端子YOからの信号はインバータ38で反転されて入
力されているため、第6図(h)、(i)で示したよう
に、デコーダ26の出力端子YOからの信号が高になる
と、インバータ38の出力は低になるので、第6図(j
)に示したタイマ40.41もトリガされず、タイマ4
0.41の出力は低になり、また、第6図(k)に示す
ようにエクスクル−シブオア44の出力も低になる。
力端子YOからの信号はインバータ38で反転されて入
力されているため、第6図(h)、(i)で示したよう
に、デコーダ26の出力端子YOからの信号が高になる
と、インバータ38の出力は低になるので、第6図(j
)に示したタイマ40.41もトリガされず、タイマ4
0.41の出力は低になり、また、第6図(k)に示す
ようにエクスクル−シブオア44の出力も低になる。
従って、前述のようにオア回路4Sはエクスクル−シブ
オア43の出力信号を出力する。
オア43の出力信号を出力する。
また、第7図(b)に示すようにデコーダ26の出力端
子YOの出力が低でエンコーダの両断線が生じた場合に
は、第7図(c)、(d)に示すようにタイマ36.3
7のトリガ信号及びクリア信号は低であるので、第7図
(e)に示すようにタイマ36.37の出力は低になる
。従って、第7図(f)に示すようにエクスクル−シブ
オア43の出力は低となる。しかし、インバータ38の
出力は反転されているので、第7図(g)に示すように
タイマ40,41のトリガ信号が高になり、また、第7
図(h)に示すように高になるので。
子YOの出力が低でエンコーダの両断線が生じた場合に
は、第7図(c)、(d)に示すようにタイマ36.3
7のトリガ信号及びクリア信号は低であるので、第7図
(e)に示すようにタイマ36.37の出力は低になる
。従って、第7図(f)に示すようにエクスクル−シブ
オア43の出力は低となる。しかし、インバータ38の
出力は反転されているので、第7図(g)に示すように
タイマ40,41のトリガ信号が高になり、また、第7
図(h)に示すように高になるので。
第7図(i)、(j)に示すようにタイマ40.41か
らパルスが出力される。この時、タイマ40のパルス幅
T□はタイマ41のパルス幅T2より長いので、第7図
(k)に示すようにエクスクル−シブオア44の出力は
タイマ4o、41のパルス幅TニーT2の時間差だけ出
力され、その出力はアンド回路46に入力され、モータ
の駆動信号(第7図(a)参照)とのアンドが取られ、
アンド回路46の出力(第7図(Q)参照)はラッチ回
路47でラッチされ、このラッチ回路47の出力(第7
図(m)参照)は端子48から出力される。
らパルスが出力される。この時、タイマ40のパルス幅
T□はタイマ41のパルス幅T2より長いので、第7図
(k)に示すようにエクスクル−シブオア44の出力は
タイマ4o、41のパルス幅TニーT2の時間差だけ出
力され、その出力はアンド回路46に入力され、モータ
の駆動信号(第7図(a)参照)とのアンドが取られ、
アンド回路46の出力(第7図(Q)参照)はラッチ回
路47でラッチされ、このラッチ回路47の出力(第7
図(m)参照)は端子48から出力される。
本実施例は、このように構成することにより、フォトカ
プラを使用する必要がなく、また、オープンコレクタや
差動ライントライバ等のようにエンコーダの出力方式を
問わず使用できる。
プラを使用する必要がなく、また、オープンコレクタや
差動ライントライバ等のようにエンコーダの出力方式を
問わず使用できる。
上記実施例では、エンコーダの片断線検出として、デコ
ーダ26の出力端子Y2、Y14の出力信号をオア回路
27に入力した回路を用いたが、第8図に示すように、
端子49からアンド回路51に正転信号が、端子5oか
らデコーダ26の出力端子Y14の出力信号が入力され
、アンド回路52に端子49から正転信号が、端子53
からデコーダ26の出力端子Y2の出力信号が入力され
、さらに、アンド回路54に端子5oからデコーダ26
の出力端子Y14の信号が、端子55からモータの逆転
信号が入力され、さらに、アント回路56に端子53か
らデコーダ26の出力端子Y2の信号が、端子55から
逆転信号が入力されている。
ーダ26の出力端子Y2、Y14の出力信号をオア回路
27に入力した回路を用いたが、第8図に示すように、
端子49からアンド回路51に正転信号が、端子5oか
らデコーダ26の出力端子Y14の出力信号が入力され
、アンド回路52に端子49から正転信号が、端子53
からデコーダ26の出力端子Y2の出力信号が入力され
、さらに、アンド回路54に端子5oからデコーダ26
の出力端子Y14の信号が、端子55からモータの逆転
信号が入力され、さらに、アント回路56に端子53か
らデコーダ26の出力端子Y2の信号が、端子55から
逆転信号が入力されている。
そして、アント回路51.54の出力はオア回路57に
入力され、オア回路57の出力はラッチ回路58に入力
され、さらに、ラッチ回路58の出力は出力端子59に
接続される。また、アンド回路52.56の出力はオア
回路60に入力され、オア回路60の出力はラッチ回路
61に入力され、さらに、ラッチ回路61の出力は出力
端子62に接続される。
入力され、オア回路57の出力はラッチ回路58に入力
され、さらに、ラッチ回路58の出力は出力端子59に
接続される。また、アンド回路52.56の出力はオア
回路60に入力され、オア回路60の出力はラッチ回路
61に入力され、さらに、ラッチ回路61の出力は出力
端子62に接続される。
このように構成した本実施例では、エンコーダのA相信
号またはB相信号の一方が断線すると、入力端子50ま
たは53からのデコーダ26の信号入力により高で、オ
ア回路57または6oの出力が高になり、ラッチ回路5
8からのA相片断線検出信号は端子59に出力され、ま
た、ラッチ回路61からのB摺片断線検出信号は端子6
2から出力される。
号またはB相信号の一方が断線すると、入力端子50ま
たは53からのデコーダ26の信号入力により高で、オ
ア回路57または6oの出力が高になり、ラッチ回路5
8からのA相片断線検出信号は端子59に出力され、ま
た、ラッチ回路61からのB摺片断線検出信号は端子6
2から出力される。
[発明の効果コ
本発明は、以上のように構成されているので。
エンコーダの断線、未接続、逆接続等の異常状態を簡単
に検出することができ、絶縁のためのフォトカプラを必
要とせず、また、エンコーダの出力方式を問わずに使用
することができるという利点がある。
に検出することができ、絶縁のためのフォトカプラを必
要とせず、また、エンコーダの出力方式を問わずに使用
することができるという利点がある。
第1図は本発明の実施例のエンコーダの異常検出装置の
回路図、第2図は第1図の装置でエンコーダが正転で、
A相が途中で断線した場合のA相信号、B相信号の波形
図及びカウント値を示した図、第3図は第1図の装置で
エンコーダが正転で。 B相が途中で断線した場合のA相信号、B相信号の波形
図及びカウント値を示した図、第4図は第1図の装置で
エンコーダが逆転で、A相が途中で断線した場合のA相
信号、B相信号の波形図及びカウント値を示した図、第
5図は第1図の装置でエンコーダが逆転で、B相が途中
で断線した場合のA相信号、B相信号の波形図及びカウ
ント値を示した図、第6図はエンコーダが未接続または
両断線における各部の波形図、第7図はエンコーダが未
接続または両断線における各部の波形図、第8図は本発
明の他の実施例のエンコーダの異常検出装置の一部の回
路図、第9図は従来のエンコーダの異常検出装置の回路
図である。 23.24・・・端子、25・・・アップ/ダウンカウ
ンタ、26・・・デコーダ、27,32.45・・・オ
ア回路、28.33.47・・・ラッチ回路、29.3
4.48・・・出力端子、30,31.35.39.4
6・・・アンド回路、36.37.40.41・・・タ
イマ回路、42・・・入力端子、43.44・・・エク
スクル−シブオア。
回路図、第2図は第1図の装置でエンコーダが正転で、
A相が途中で断線した場合のA相信号、B相信号の波形
図及びカウント値を示した図、第3図は第1図の装置で
エンコーダが正転で。 B相が途中で断線した場合のA相信号、B相信号の波形
図及びカウント値を示した図、第4図は第1図の装置で
エンコーダが逆転で、A相が途中で断線した場合のA相
信号、B相信号の波形図及びカウント値を示した図、第
5図は第1図の装置でエンコーダが逆転で、B相が途中
で断線した場合のA相信号、B相信号の波形図及びカウ
ント値を示した図、第6図はエンコーダが未接続または
両断線における各部の波形図、第7図はエンコーダが未
接続または両断線における各部の波形図、第8図は本発
明の他の実施例のエンコーダの異常検出装置の一部の回
路図、第9図は従来のエンコーダの異常検出装置の回路
図である。 23.24・・・端子、25・・・アップ/ダウンカウ
ンタ、26・・・デコーダ、27,32.45・・・オ
ア回路、28.33.47・・・ラッチ回路、29.3
4.48・・・出力端子、30,31.35.39.4
6・・・アンド回路、36.37.40.41・・・タ
イマ回路、42・・・入力端子、43.44・・・エク
スクル−シブオア。
Claims (1)
- 【特許請求の範囲】 1 エンコーダの互いに位相が異なった2つの信号をア
ップ/ダウンカウンタでカウントし、該アップ/ダウン
カウンタのカウント値の増減をデコーダに入力し、該デ
コーダからの出力信号によってエンコーダの片断線を検
出することを特徴とするエンコーダの異常検出装置。 2 エンコーダの互いに位相が異なった2つの信号をア
ップ/ダウンカウンタでカウントし、該アップ/ダウン
カウンタのカウント値をデコーダに入力し、該デコーダ
の出力信号とモータの正転信号または逆転信号とのアン
ド出力によって、前記エンコーダの逆接続を検出するこ
とを特徴とするエンコーダの異常検出装置。 3 エンコーダの互いに位相が異なった2つの信号をア
ップ/ダウンカウンタでカウントしたカウント値をデコ
ーダに入力し、該デコーダの出力信号とモータの駆動信
号をアンド回路に入力し、該アンド回路の出力によりタ
イマを駆動するとともに、前記デコーダの出力で前記タ
イマをクリアするように構成し、前記エンコーダの2つ
の信号が断線した時または未接続の時に、前記タイマよ
り出力信号が出されることを特徴とするエンコーダの異
常検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292987A JP2636492B2 (ja) | 1990-10-30 | 1990-10-30 | エンコーダの異常検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292987A JP2636492B2 (ja) | 1990-10-30 | 1990-10-30 | エンコーダの異常検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04166717A true JPH04166717A (ja) | 1992-06-12 |
JP2636492B2 JP2636492B2 (ja) | 1997-07-30 |
Family
ID=17789007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2292987A Expired - Lifetime JP2636492B2 (ja) | 1990-10-30 | 1990-10-30 | エンコーダの異常検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2636492B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07177602A (ja) * | 1992-10-13 | 1995-07-14 | Hitachi Ltd | 電気自動車用故障検出法及びそれを用いたフェールセイフ制御方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0271273U (ja) * | 1988-11-18 | 1990-05-30 |
-
1990
- 1990-10-30 JP JP2292987A patent/JP2636492B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0271273U (ja) * | 1988-11-18 | 1990-05-30 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07177602A (ja) * | 1992-10-13 | 1995-07-14 | Hitachi Ltd | 電気自動車用故障検出法及びそれを用いたフェールセイフ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2636492B2 (ja) | 1997-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6563284B2 (en) | Single wire digital width modulation for fan control with tachometer feedback | |
US5774321A (en) | Power supply circuit with load protection function | |
CN112615573A (zh) | 马达驱动装置及方法 | |
EP0251341A1 (en) | Circuit means for evaluating the movement of a code track of incremental type | |
US20090102408A1 (en) | Backward pedaling detection circuit for e-bike motor driver | |
US5434492A (en) | System for controlling a one role synchronous motor in accordance with a measured back EMF | |
US4300085A (en) | Failure detection method and circuit for stepping motors | |
JPH04166717A (ja) | エンコーダの異常検出装置 | |
JP3889917B2 (ja) | プラズマ表示パネルの過電流検出装置 | |
US4027212A (en) | Three phase full wave DC motor decoder | |
US4922176A (en) | Electronic absolute coordinate encoder for positional control devices | |
JP3201120B2 (ja) | 多回転式アブソリュートエンコーダ | |
KR0184564B1 (ko) | 모터 보호 회로 | |
SU410431A1 (ja) | ||
KR100926902B1 (ko) | 엔코더 에러 검출 장치 | |
JPS62239204A (ja) | ロボツトの原点位置決め方法 | |
JP3326849B2 (ja) | 多回転式アブソリュートエンコーダ | |
JPS6022672Y2 (ja) | 光電スイツチ装置 | |
KR100445656B1 (ko) | 저가형 전류 제한 회로를 포함한 스위치드 릴럭턴스모터의 구동 회로 | |
JP2553994Y2 (ja) | フェンダーポール | |
SU1156233A1 (ru) | Устройство дл управлени шаговым двигателем | |
SU1453580A1 (ru) | Устройство дл управлени @ -фазным шаговым двигателем | |
JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
SU697996A1 (ru) | Устройство дл контрол реверсивного счетчика | |
RU2105342C1 (ru) | Цифровой преобразователь перемещения для реверсирования электроприводов |