JPH04157915A - Chopper type comparator - Google Patents
Chopper type comparatorInfo
- Publication number
- JPH04157915A JPH04157915A JP28503090A JP28503090A JPH04157915A JP H04157915 A JPH04157915 A JP H04157915A JP 28503090 A JP28503090 A JP 28503090A JP 28503090 A JP28503090 A JP 28503090A JP H04157915 A JPH04157915 A JP H04157915A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- inverter
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 230000008878 coupling Effects 0.000 claims abstract description 10
- 238000010168 coupling process Methods 0.000 claims abstract description 10
- 238000005859 coupling reaction Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明はチョッパ型比較器に関するものである。[Detailed description of the invention] Industrial applications The present invention relates to a chopper type comparator.
従来の技術
適格、ＭＯ８型トランジスタでＡ／Ｄ変換回路を構成す
る場合、内部の比較回路としてスイッチとコンデン−り
を用いて信号を結合したチョッパ型比較器と呼ばれる方
式のものがよく用いられる。When an A/D conversion circuit is constructed using conventional MO8 type transistors, a so-called chopper type comparator is often used as an internal comparison circuit in which signals are combined using a switch and a capacitor.
チョッパ型比較器の回路図を第３図に示し、以下これの
動作説明を行う。第３図のチョッパ型比較器はインバー
タ１．コンデンサ２．及びスイッチ３〜５により構成さ
れている。なお、６は信号入力端子、７は比較基準電圧
入力端子である。実際のチョッパ型比較器では、スイッ
チ３〜５はＭＯ５型トランジスタで構成されているが、
図面においては説明のために単なるスイッチとして表わ
した。第３図のチョッパ型比較器において、まずスイッ
チ３と５がオン、スイッチ４がオフであるものとする。A circuit diagram of the chopper type comparator is shown in FIG. 3, and its operation will be explained below. The chopper type comparator shown in FIG. Capacitor 2. and switches 3 to 5. Note that 6 is a signal input terminal, and 7 is a comparison reference voltage input terminal. In an actual chopper comparator, switches 3 to 5 are composed of MO5 type transistors, but
In the drawings, it is shown as a simple switch for the sake of explanation. In the chopper type comparator shown in FIG. 3, it is assumed that switches 3 and 5 are on and switch 4 is off.
このときインバータ１の入力と出力がスイッチ５によっ
て短絡されるためにインバータ１の入力電圧Ｖｉと出力
電圧Ｖｏとは等しい。即ち、バイアス電圧ｖｂは
Ｖｂ＝Ｖ ｉ ＝Ｖｏ −−（１）
となる。参考のために第４図にインバータ１の入力電圧
対出力電圧特性を示した。なおスイッチ３はオンしてい
るのでコンデンサ２の入力電圧Ｖａは、信号入力端子６
に加えられている入力信号型圧Ｖｓと等しく、コンデン
サ２の充電電圧Ｖｃはバイアス電圧ｖｂと入力信号電圧
Ｖｓとの差電圧、即ち、
Ｖｃ＝Ｖｂ−Ｖｓ −−（２）とな
る。従ってコンデンサ２が静電容量Ｃｃを持つ場合、コ
ンデンサ２に蓄えられる電荷量Ｑ２はＱ２＝ Ｃ２ｘ
（Ｖ ｂ −Ｖ ｓ ） −−（３）となる
。次にスイッチ５と３をオフしてからスイッチ４をオン
すると、コンデンサ２の入力電圧Ｖａ’は比較基準電圧
入力端子７に与えられている比較基準電圧Ｖｒとなる。At this time, since the input and output of the inverter 1 are short-circuited by the switch 5, the input voltage Vi and the output voltage Vo of the inverter 1 are equal. That is, the bias voltage vb is Vb=V i =Vo --(1)
becomes. For reference, FIG. 4 shows the input voltage versus output voltage characteristics of the inverter 1. Note that since the switch 3 is on, the input voltage Va of the capacitor 2 is the signal input terminal 6.
The charging voltage Vc of the capacitor 2 is the difference voltage between the bias voltage vb and the input signal voltage Vs, that is, Vc=Vb-Vs --(2). Therefore, when capacitor 2 has a capacitance Cc, the amount of charge Q2 stored in capacitor 2 is Q2 = C2x
(V b −V s ) --(3). Next, when switches 5 and 3 are turned off and switch 4 is turned on, the input voltage Va' of the capacitor 2 becomes the comparison reference voltage Vr applied to the comparison reference voltage input terminal 7.
コンデンサ２の充電電圧Ｖｃ’はインバータ１の入力電
圧Ｖｉと比較基準電圧Ｖｒとの差電圧、即ち、
Ｖｃ’ ＝ Ｖ ｉ −Ｖ ｒ −
・・・（４）となる。したがってコンデンサ２に蓄えら
れる電荷量Ｑ２’は
Ｑ２’−Ｃ２Ｘ （Ｖ ｉ −Ｖ ｒ ）
−・＝（５）となる。ところが、コンデンサ２とインバ
ータ１の入力との接続点はスイッチ５がオフしているた
め高インピーダンスであり、コンデンサ２の充放電は基
本的には行われない。即ち
Ｑ２＝Ｑ２゛ ・・・・・・
（６）故に
ｖｉ−ｖｂ＋（ｖｒ−ｖｓ） ・・・・・・（７
）となる。従って、インバータ１のバイアス電圧ｖｂと
インバータ１の入力電圧Ｖｉとの差電圧ΔＶａはΔＶａ
＝Ｖ ｉ −Ｖｂ
−Ｖ ｒ−Ｖｓ ・・・・・・（８）
で表され、この電位変化がそのままインバータ１の入力
としてあられれる。このときインバータ１の出力にはイ
ンバータ１の増幅度
−Ｇ （Ｇ＝ ｌΔＶｏ／ΔＶ １ ｌ Ｖｂ＝Ｖｉ＝
Ｖｏ）に応じた出力電圧変化Δｖｏ、即ち
ΔＶｏ＝−Ｇ、ＸΔＶｉ＝−ＧｘΔＶａ−−Ｇｘ （Ｖ
ｒ−Ｖｓ） −−（９）があられれる。第４図に
Ｖｒ＞Ｖｓの場合のΔＶａとΔＶｏの関係を示したが、
Ｖｒ＜Ｖｓの場合でも同じ動作をする。第３図で示した
チョッパ型比較器では、上記のようにして比較基準電圧
Ｖｒと入力信号電圧Ｖｓとの大小関係が判定され、比較
結果出力端子８に出力されることになる。以上の説明は
入力信号電圧Ｖｓを先にサンプリングした後、基準電圧
Ｖｒを入力して比較を行っているが、この順序が逆でも
同じ動作をする。The charging voltage Vc' of the capacitor 2 is the difference voltage between the input voltage Vi of the inverter 1 and the comparison reference voltage Vr, that is, Vc' = Vi - V r -
...(4). Therefore, the amount of charge Q2' stored in capacitor 2 is Q2' - C2X (V i - V r )
−・=(5). However, since the switch 5 is off, the connection point between the capacitor 2 and the input of the inverter 1 has high impedance, and the capacitor 2 is basically not charged or discharged. That is, Q2=Q2゛...
(6) Therefore vi-vb+(vr-vs) ・・・・・・(7
). Therefore, the difference voltage ΔVa between the bias voltage vb of inverter 1 and the input voltage Vi of inverter 1 is ΔVa
=V i −Vb −V r−Vs (8)
This potential change is directly input to the inverter 1. At this time, the output of inverter 1 has the amplification degree of inverter 1 -G (G= lΔVo/ΔV 1 l Vb=Vi=
Output voltage change Δvo according to VVo), that is, ΔVo=-G, XΔVi=-GxΔVa--Gx (V
r-Vs) --(9) is generated. Figure 4 shows the relationship between ΔVa and ΔVo when Vr>Vs.
The same operation is performed even when Vr<Vs. In the chopper type comparator shown in FIG. 3, the magnitude relationship between the comparison reference voltage Vr and the input signal voltage Vs is determined as described above, and the result is outputted to the comparison result output terminal 8. In the above explanation, the input signal voltage Vs is first sampled, and then the reference voltage Vr is input for comparison, but the same operation can be performed even if this order is reversed.
発明が解決しようとする課題
従来のチョッパ型比較器には以下に述べるような問題点
があった。第３図で示すチョッパ型比較器ではインバー
タ１のバイアス電圧ｖｂが電源電圧Ｖｄｄに依存するた
め電源電圧Ｖｄｄの変動によってバイアス点ｖｂに変動
がもたらされる。第５図に相補型ＭＯ８トランジスタで
構成されたインバータの電源電圧Ｖｄｄを変化させたと
きの入力電圧対出力電圧特性を示す。バイアス電圧ｖｂ
がＶｂ＝Ｖｄｄ／２の場合、電源電圧に＋Δ■の変化が
加わったとき、バイアス電圧には＋Δｖ／２ 。Problems to be Solved by the Invention Conventional chopper type comparators have had the following problems. In the chopper type comparator shown in FIG. 3, since the bias voltage vb of the inverter 1 depends on the power supply voltage Vdd, variations in the power supply voltage Vdd cause fluctuations in the bias point vb. FIG. 5 shows the input voltage versus output voltage characteristics when the power supply voltage Vdd of the inverter composed of complementary MO8 transistors is varied. bias voltage vb
When Vb=Vdd/2, when a change of +Δ■ is added to the power supply voltage, the bias voltage becomes +Δv/2.
の変化が現れる。第３図のチョッパ型比較器において、
この電源変動のサイクルがチョッパ型比較器の動作サイ
クルに同期しているものとする。スイッチ３と５がオン
、スイッチ４がオフであるときに電源電圧変動がない状
態であるとすると、インバータ１のバイアス電圧は前述
したようにｖｂである。次に、スイッチ５と３をオフに
してからスイッチ４をオンにしたとき、電源電圧に＋Δ
Ｖの変化が加わるとする。このときインバータ１の入力
電圧Ｖｉは式（７）と同様でありＶｉ＝Ｖｂ＋（Ｖｒ−
Ｖｓ）、インバータ１の動作点くバイアス点）は電源変
動によりｖｂ＋ΔＶ／２となる。changes appear. In the chopper type comparator shown in Figure 3,
It is assumed that the cycle of this power supply fluctuation is synchronized with the operating cycle of the chopper comparator. Assuming that there is no fluctuation in the power supply voltage when switches 3 and 5 are on and switch 4 is off, the bias voltage of inverter 1 is vb as described above. Next, when switches 5 and 3 are turned off and switch 4 is turned on, the power supply voltage increases by +Δ
Suppose that a change in V is added. At this time, the input voltage Vi of the inverter 1 is the same as equation (7), and Vi=Vb+(Vr-
Vs) and the operating point (bias point) of the inverter 1 become vb+ΔV/2 due to power supply fluctuations.
従って、インバータ１のバイアス電圧ｖｂとインバータ
１の入力電圧Ｖｉとの差電圧ΔＶａ’はΔＶａ’−Ｖ
ｉ −（Ｖｂ十ΔＶ／２）＝（Ｖｒ−Ｖｓ）−Δｖ／２
・・・・・・ｑ■となり、−ΔＶ／２が入力オフセ
ット誤差として発生する。第６図に示すように、電源電
圧変動がない場合のインバータ１のバイアス電圧と入力
電圧との差をΔＶａ電源電圧変動により入力オフセット
が一ΔＶ／２発生した場合のインバータ１のバイアス電
圧と入力電圧との差をΔＶａ’としたとき、ΔＶａ＜Δ
Ｖ／２であるとすると、（ΔＶａ＞Ｏ，ΔＶａ’＜Ｏ）
、出力電圧変化ΔｖＯは式（９）により
ΔＶ ｏ ＝ −Ｇ ；′△Ｖ ａ （△Ｖ ｏ ＞
０ ）−−（１１）となるー＼きてあろか、電源電圧変
動かある場合の出力電圧変化△ｖＯ’は
△Ｖｏ’ ＝−Ｇ △Ｖａ’（△’ｖ’ ｏ ’ ＜
Ｏ）−−−−（１２）となる。従って、出力電圧か
Ｖｏ＝Ｖｂ −Δ Ｖ ｏ
−−（１３）となる・＼きとこ
る
Ｖｏ’＝Ｖｂ十ΔＶ ／ ２−ΔＶ ｏ ’ −−（
１４）となり、比較器の誤動作の原因となる、」―述し
た例は電源電圧変動が＋ΔＶの場合であるか、これが−
△Ｖであっても同し動作をずろ、また、Δｖｔ＋ ＜△
ｖ、２か△Ｖ Ｆｌ ＞Δｖ２２てあっても同様である
。以上述へたようにチョッパ型比較器は電源電圧変動に
よりオフセット誤差を発生ずるという欠点を有しており
、特に、このチョッパ型比較器をＡ・”Ｄ変換器に用い
た場合、前記△／′Ｄ変換器は電源電圧変動に弱くなる
という欠点を有する。Therefore, the difference voltage ΔVa' between the bias voltage vb of inverter 1 and the input voltage Vi of inverter 1 is ΔVa' - V
i - (Vb + ΔV/2) = (Vr - Vs) - Δv/2
...q■, and -ΔV/2 occurs as an input offset error. As shown in Figure 6, the difference between the bias voltage of inverter 1 and the input voltage when there is no power supply voltage fluctuation is ΔVa, and the bias voltage of inverter 1 when an input offset of 1ΔV/2 occurs due to power supply voltage fluctuation is ΔVa. When the difference from the voltage is ΔVa', ΔVa<Δ
Assuming V/2, (ΔVa>O, ΔVa'<O)
, the output voltage change ΔvO is determined by equation (9) as follows: ΔV o = −G;'△V a (△V o >
0 ) - (11) The output voltage change △vO' when there is a power supply voltage fluctuation is △Vo' = -G △Va'(△'v' o '<
O)---(12). Therefore, the output voltage Vo = Vb - ΔV o
--(13) \Kitokoru Vo' = Vb + ΔV / 2-ΔV o ' --(
14), which may cause the comparator to malfunction.'' The above example is for a case where the power supply voltage fluctuation is +ΔV, or is this -
Even if △V, the same operation is shifted, and △vt+ <△
The same holds true even if v, 2 or ΔV Fl >Δv22. As mentioned above, the chopper type comparator has the disadvantage of generating an offset error due to power supply voltage fluctuations.In particular, when this chopper type comparator is used in an A/D converter, the △/ 'D converters have the disadvantage of being sensitive to power supply voltage fluctuations.
課題を解決するだめの手段
以上説明したように、７ｊｆ：来の課題を解決するため
に本発明のｆ：Ｉツバ型比較器は、第１のインノ・−夕
の人力と出力との間に第１のスイッチ手段を接続し、前
記第１のインバータの入力に第１のコンデンサを接続し
た交流結合アンプと、同交流結合アンプの入力に、第２
．第３のスイッチ手段を並列に接続してなるチョッパ型
比較器を有し、さらに前記第１のインバータの入力と電
源電圧との間に第２のコンデンサを挿入した構成となっ
ている。Means for Solving the Problems As explained above, in order to solve the following problems, the f:I brim type comparator of the present invention provides a A first switch means is connected to the AC coupling amplifier, and a first capacitor is connected to the input of the first inverter, and a second AC coupling amplifier is connected to the input of the AC coupling amplifier.
．． It has a chopper type comparator formed by connecting third switch means in parallel, and further includes a second capacitor inserted between the input of the first inverter and the power supply voltage.
作用
本発明の構成によれば、チョッパ型比較器の電源電圧変
動によるオフセット誤差の発生を防止することができ、
チョッパ型比較器の比較精度が向上するばかりでなく、
このチョッパ型比較器を用いたＡ／Ｄ変換器の取り扱い
が容易になる。Effect: According to the configuration of the present invention, it is possible to prevent offset errors from occurring due to fluctuations in the power supply voltage of the chopper type comparator.
Not only does the comparison accuracy of the chopper type comparator improve,
The handling of an A/D converter using this chopper type comparator becomes easier.
実施例
本発明の実施例を図面に基づいて説明する。第１図は本
発明のチョッパ型比較器の回路図であり、第１のインバ
ータの入力と出力との間に第１のスイッチ手段を接続し
、前記第１のインバータの入力に第１のコンデンサを接
続した交流結合アンプと、同交流結合アンプの入力に第
２．第３のスイッチ手段を並列に接続してなるチョッパ
型比較器を有しさらに前記第１のインノ）−夕の入力と
電源との間に第２のコンデンサを挿入した構成となって
いる。なお６は信号入力端子、７は比較基準電圧入力端
子である。また、コンデンサ９は電源電圧変動によるイ
ンバータ１．のバイアス点の電圧変動を吸収する目的で
設けられたものである。Embodiment An embodiment of the present invention will be described based on the drawings. FIG. 1 is a circuit diagram of a chopper type comparator according to the present invention, in which a first switch means is connected between the input and output of a first inverter, and a first capacitor is connected to the input of the first inverter. is connected to the AC coupling amplifier, and the second AC coupling amplifier is connected to the input of the AC coupling amplifier. The configuration includes a chopper type comparator formed by connecting third switch means in parallel, and further includes a second capacitor inserted between the input of the first inverter and the power supply. Note that 6 is a signal input terminal, and 7 is a comparison reference voltage input terminal. In addition, the capacitor 9 is connected to the inverter 1 due to power supply voltage fluctuations. This is provided for the purpose of absorbing voltage fluctuations at the bias point.
次に第１図に示した本発明のチョッパ型比較器の動作原
理を説明する。第１図において、電源電圧がｖｄｄ、コ
ンデンサ２の容量かＣ２、コンデンサ９の容量が０９で
あり、スイッチ３と５がオン、スイッチ４がオフしてい
るとき、イン／＼−夕１のバイアス電圧は前述したよう
にｖｂである。このときコンデンサ２に蓄えられている
電荷１ｒ Ｑ ２はＱ２＝ Ｃ２Ｘ （Ｖ ｂ −Ｖ
ｓ ） ・・・・・（１５）となる。さらに、
このときコンデンサ９に蓄えられている電荷量Ｑ９は
Ｑ９＝Ｃ９＞、（Ｖｂ−Ｖｄｄ） ・・・・・
（１６）となる。次にスイッチ５と３をオフにしてから
スイッチ４をオンにする。このとき電源電圧に＋ΔＶの
変化か加わったとき、バイアス電圧には＋ΔＶ／２の変
化があられれる。コンデンサ２の入力電圧Ｖａ’は比較
基準電圧入力端子７に与えられている比較基準電圧Ｖｒ
となる。コンデンサ２の充電電圧Ｖｃ’はインバータ１
の入力電圧ｖｊ′と比較基準電圧Ｖｒとの差電圧、即ち
Ｖ ｃ ’ −Ｖ ｉ ’ −Ｖ ｒ
−・・・（１７）となる。したがってコンデンサ２に蓄
えられる電荷量Ｑ２・は
（ｈ ・ −ｃ ２ Ｘ （Ｖｉ’−Ｖｒ）
・−・・ （１８）さらに、コンデンサ９
に蓄えられる電荷量Ｑｓ’はＱ９’−ＣｓＸ（Ｖｉ’
＝（Ｖ ｄ ｄ ＋ΔＶ））−（１９）となる。ところ
が、コンデンサ２とインバータ１の入力との接続点はス
イッチ５がオフしているため、高インピーダンスであり
、コンデンサ２の充放電は基本的には行われない。即ち
、
Ｑ２＋Ｑｓ＝Ｑ２′＋Ｑ９’ ・・・・・
・（２０）となる。故に、
Ｖｉ’−（Ｖｂ＋ （Ｖｒ−Ｖｓ））Ｘ Ｃ２／ （
Ｃ２＋ Ｃ９）
＋ΔＶ Ｘ Ｃｓ／ （Ｃ２＋Ｃｓ ） −−（２
１）となる。ここで、
Ｃ２／Ｃ９＝ｎ −−（２２）と
おくと、
Ｖｉ’＝（Ｖｂ＋（Ｖｒ Ｖｓ））
Ｘｎ／ （１＋ｎ）
＋・ΔＶ／（１＋＋〕） ・・・・・・（２３
）七なる。ここで、ｎ＝１となるようにｃ２．ｃ９を設
定すれば、
Ｖｉ’−Ｖｂ＋ΔＶ／２
＋ （Ｖ ｒ −Ｖ ｓ ） ／ ２ −− （２
４）となる。このとき、インバータ１の動作点（バイア
ス点）は電源変動によりｖｂ十ΔＶ／２となっている。Next, the principle of operation of the chopper comparator of the present invention shown in FIG. 1 will be explained. In Figure 1, when the power supply voltage is Vdd, the capacitance of capacitor 2 is C2, and the capacitance of capacitor 9 is 09, switches 3 and 5 are on, and switch 4 is off, the bias of The voltage is vb as described above. At this time, the charge 1r Q 2 stored in the capacitor 2 is Q2 = C2X (V b −V
s) ...(15). moreover,
At this time, the amount of charge Q9 stored in the capacitor 9 is Q9=C9>, (Vb-Vdd)...
(16). Next, switch 5 and 3 are turned off, and switch 4 is turned on. At this time, when a change of +ΔV is applied to the power supply voltage, a change of +ΔV/2 is applied to the bias voltage. The input voltage Va' of the capacitor 2 is the comparison reference voltage Vr applied to the comparison reference voltage input terminal 7.
becomes. The charging voltage Vc' of capacitor 2 is the same as that of inverter 1.
The difference voltage between the input voltage vj' and the comparison reference voltage Vr, that is, V c ' - Vi ' - V r
-...(17). Therefore, the amount of charge Q2・ stored in capacitor 2 is (h・−c 2 X (Vi′−Vr)
... (18) Furthermore, capacitor 9
The amount of charge Qs' stored in is Q9'-CsX(Vi'
=(V dd +ΔV))−(19). However, since the switch 5 is off at the connection point between the capacitor 2 and the input of the inverter 1, there is a high impedance, and the capacitor 2 is basically not charged or discharged. That is, Q2+Qs=Q2'+Q9'...
・It becomes (20). Therefore, Vi'-(Vb+ (Vr-Vs))X C2/ (
C2+ C9) +ΔV X Cs/ (C2+Cs) --(2
1). Here, if we set C2/C9=n --(22), then Vi'=(Vb+(Vr Vs)) Xn/ (1+n) +・ΔV/(1++]) ・・・・・・(23
) seven. Here, c2. so that n=1. If c9 is set, Vi'-Vb+ΔV/2 + (V r -V s ) / 2 -- (2
4). At this time, the operating point (bias point) of the inverter 1 is vb+ΔV/2 due to power supply fluctuations.
従って、インバータ１のバイアス電圧と入力電圧ｖｉ°
との差電圧ΔＶ ａ ’はΔＶａ’＝Ｖ ｉ’−（Ｖｂ
＋ΔＶ、／２）−（Ｖｒ−Ｖｓ）、／２ ・・・・
・・（２５）となる。即ち、第２図の入力電圧対出力電
圧特性図に示すように、インバーターには（Ｖｒ−Ｖｓ
）／２が動作点に対して入力され、増幅が行われること
になり電源電圧の変動による影響を受けないことになる
。Therefore, the bias voltage of inverter 1 and the input voltage vi°
The difference voltage ΔV a ′ with ΔVa′=V i′−(Vb
+ΔV,/2)-(Vr-Vs),/2...
...(25). That is, as shown in the input voltage vs. output voltage characteristic diagram in Figure 2, the inverter has (Vr-Vs
)/2 is input to the operating point and amplification is performed, so that it is not affected by fluctuations in the power supply voltage.
ここで、電源電圧変動がない場合のインバーターのバイ
アス電圧と入力電圧との差をΔＶａ、電源電圧変動によ
り入力オフセットが一ΔＶ／２発生した場合のインバー
ターのバイアス電圧と入力電圧との差をΔＶａ’とした
とき、出力電圧変化ΔＶｏは式（１９） 、 （２０）
においてΔＶ＝Ｏの場合であり
Δ ＶＯ−−ＧＸ Δ Ｖａ
−−Ｇ（Ｖｒ−Ｖｓ）／２ ・旧・（２６）となる
。一方、電源電圧変動がある場合の出力電圧変化ΔＶｏ
’も式（２５）より
ΔＶｏ’＝−ＧｘΔＶａ’
＝−Ｇ（Ｖｒ−Ｖｓ）／２ ・・・・・（２７）と
なり、従来例の１／２になるという欠点を有する。Here, ΔVa is the difference between the inverter bias voltage and input voltage when there is no power supply voltage fluctuation, and ΔVa is the difference between the inverter bias voltage and input voltage when an input offset of 1ΔV/2 occurs due to power supply voltage fluctuation. ', the output voltage change ΔVo is expressed by formulas (19) and (20)
In this case, ΔV=O, and Δ VO−−GX Δ Va−−G(Vr−Vs)/2・Old・(26). On the other hand, the output voltage change ΔVo when there is a power supply voltage fluctuation
Also, from equation (25), ΔVo'=-GxΔVa'=-G(Vr-Vs)/2 (27), which has the drawback of being 1/2 that of the conventional example.
上述した例は、電源電圧変動が＋ΔＶの場合であるが、
これが−ΔＶであっても同じ動作をする。The above example is a case where the power supply voltage fluctuation is +ΔV,
The same operation is performed even if this is -ΔV.
発明の詳細
な説明したように、本発明のチョッパ型比較器は従来の
チョッパ型比較器では不可避であった電源電圧変動によ
るオフセット誤差の発生を防止できるためにこのチョッ
パ型比較器を用いたＡ／Ｄ変換器の電源電圧変動による
精度の悪化を防ぐことができるばかりでな（、前記Ａ／
Ｄ変換器を使用する電圧環境の緩和を図り取り扱いを容
易にする効果を有する。さらに、本発明のチョッパ型比
較器は全並列型Ａ／Ｄ変換器はもとより直並列型Ａ／Ｄ
変換器に対しても有効な手段である。As described in detail about the invention, the chopper comparator of the present invention is capable of preventing offset errors due to power supply voltage fluctuations, which are inevitable in conventional chopper comparators. This not only prevents deterioration of accuracy due to fluctuations in the power supply voltage of the A/D converter, but also
This has the effect of easing the voltage environment in which the D converter is used and making it easier to handle. Furthermore, the chopper type comparator of the present invention can be used not only for fully parallel type A/D converters but also for series/parallel type A/D converters.
It is also an effective means for converters.
第１図は本発明の一実施例のチョッパ型比較器の回路図
、第２図は同実施例の入力電圧対出力電圧特性図、第３
図は従来のチョッパ型比較器の回路図、第４図、第５図
はインバータの入力電圧対出力電圧特性図、第６図は従
来のチョッパ型比較器の入力電圧対出力電圧特性図であ
る。
１・・・・・・インバータ、２，９・・・・・・コンデ
ンサ、３〜５・・・・・・スイッチ、６・・・・・・信
号入力端子、８・・・・・・比較結果出力端子。
代理人の氏名 弁理士小蝦治明 ほか２名第 １ 図
１−ゼンパー７２．Ｑ−一一コン
デンサ
卒
第２図
第４図 第５図
第６図
Ｗｄ 十ｉｌ／
１′６Ｖｄｄ
出ＶｂFIG. 1 is a circuit diagram of a chopper type comparator according to an embodiment of the present invention, FIG. 2 is an input voltage vs. output voltage characteristic diagram of the same embodiment, and FIG.
The figure is a circuit diagram of a conventional chopper comparator, Figures 4 and 5 are input voltage vs. output voltage characteristic diagrams of an inverter, and Figure 6 is an input voltage vs. output voltage characteristic diagram of a conventional chopper comparator. . 1...Inverter, 2,9...Capacitor, 3-5...Switch, 6...Signal input terminal, 8...Comparison Result output terminal. Name of agent: Patent attorney Haruaki Koebi and two others Figure 1
1-Semper 72. Q-11 capacitor graduation Figure 2 Figure 4 Figure 5 Figure 6 Wd 1'il/1'6Vdd Output Vb
Claims (1)
を接続し、前記インバータの入力に第１のコンデンサを
接続した交流結合アンプと、同交流結合アンプの入力に
第２、第３のスイッチ手段を並列に接続したチョッパ型
比較器を有し、さらに前記インバータの入力と電源との
間に第２のコンデンサを挿入したことを特徴とするチョ
ッパ型比較器。an AC coupling amplifier having a first switch connected between the input and output of the inverter and a first capacitor connected to the input of the inverter; and second and third switch means connected to the input of the AC coupling amplifier. What is claimed is: 1. A chopper-type comparator comprising: a chopper-type comparator in which the inverter is connected in parallel, and a second capacitor is further inserted between the input of the inverter and the power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28503090A JPH04157915A (en) | 1990-10-22 | 1990-10-22 | Chopper type comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28503090A JPH04157915A (en) | 1990-10-22 | 1990-10-22 | Chopper type comparator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04157915A true JPH04157915A (en) | 1992-05-29 |
Family
ID=17686249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28503090A Pending JPH04157915A (en) | 1990-10-22 | 1990-10-22 | Chopper type comparator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04157915A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657476B1 (en) | 2002-07-09 | 2003-12-02 | Honeywell International Inc. | AC-coupled sensor signal conditioning circuit |
| JP2010097549A (en) * | 2008-10-20 | 2010-04-30 | Sony Corp | Liquid crystal display panel and chopper type comparator |
| JP2011018386A (en) * | 2010-10-27 | 2011-01-27 | Sony Corp | Chopper type comparator, liquid crystal display panel |
-
1990
- 1990-10-22 JP JP28503090A patent/JPH04157915A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657476B1 (en) | 2002-07-09 | 2003-12-02 | Honeywell International Inc. | AC-coupled sensor signal conditioning circuit |
| JP2010097549A (en) * | 2008-10-20 | 2010-04-30 | Sony Corp | Liquid crystal display panel and chopper type comparator |
| US8466886B2 (en) | 2008-10-20 | 2013-06-18 | Japan Display West, Inc. | Liquid-crystal display panel and chopper-type comparator |
| JP2011018386A (en) * | 2010-10-27 | 2011-01-27 | Sony Corp | Chopper type comparator, liquid crystal display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102064802B (en) | Low-power consumption and low-distortion signal generator based on direct digital frequency synthetic technology | |
| JPH0420238B2 (en) | ||
| CN109060162A (en) | temperature sensor | |
| JPH0389712A (en) | Device for converting unbalanced analog electric signal into complete differential balanced signal | |
| JPH04157915A (en) | Chopper type comparator | |
| CN112422128A (en) | Dynamic comparator and method for analog-to-digital converter offset calibration | |
| US6946986B2 (en) | Differential sampling circuit for generating a differential input signal DC offset | |
| JP2021521666A (en) | How to cancel the load current of the amplifier in the current integrator and the current integrator in which the load current of the amplifier is canceled | |
| JPH04319811A (en) | Chopper type comparator | |
| CN213717957U (en) | Dynamic comparator for analog-to-digital converter offset calibration | |
| JPH0122085Y2 (en) | ||
| CN108448893A (en) | A kind of Dynamic Slope Compensation Circuit based on duty ratio | |
| JPS6025579Y2 (en) | capacitive electrical signal converter | |
| JPH0993086A (en) | Switched capacitor circuit and signal processing circuit using the same | |
| JPS5819966B2 (en) | displacement converter | |
| CN210745116U (en) | Magnetoelectric rotating speed converter | |
| CN103064456A (en) | Reaction type extra-high precision voltage source | |
| JP3190429B2 (en) | Balanced voltage measuring device and balanced voltage measuring method | |
| JPH02119314A (en) | Zero cross voltage detector | |
| Flammini et al. | Time Continuous VCII-Based Fully Analog Interface for Differential Capacitive Sensors | |
| SU1170361A1 (en) | Root-mean-square detector | |
| SU271567A1 (en) | DIODE-REGENERATIVE COMPARATIVE DEVICE | |
| JPH0353180Y2 (en) | ||
| JPH0427218Y2 (en) | ||
| JPH08146059A (en) | Capacitance-voltage conversion circuit |