JPH04155476A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、ホストコンピュータとバス接続し、装置内で
高速に画像データを転送可能な画像処理装置に関するも
のである。

【従来の技術】

従来、この種の装置では、ホストコンピュータとの接続
は、ＳＣＳ　ＩやＧＰＩＢ等の汎用のコンピュータイン
タフェースバスで接続されている。 このため、ホストコンピュータとスキャナ／プリンタの
プリントバッファとしての画像処理装置との間では、各
種コマンドのやり取りによって画像メモリ内の画像デー
タをアクセスするように構成されている。 また、上述の画像メモリは、ＲＧＢ各８ビット構成の場
合には、Ａ５サイズとかＡ４サイズ程度であったり、Ｒ
ＧＢ各１ビット構成の場合には、Ａ３サイズまで可能で
あったり、あるいは小容量の多値メモリと大容量の２＠
ｉメモリを共存させた構成にすることも可能である。 更に、直接システムバスで接続されている場合には、こ
のバス接続を切断することができないという構成になっ
ていた。

【発明が解決しようとしている課題】

しかしながら、上記従来例では、例えばＡ３サイズのＲ
ＧＢ各８ビットの画像データ（約９６Ｍバイト＝４７５
２ｘ６７２０画素×８ビット×３色）をコンピュータイ
ンタフェースバスであるＳＣ３ＩやＧＰＩＢを通してホ
ストコンピュータから画像メモリへ転送しようとしても
、数十分のオーダーで時間がかかり、高速転送が行なえ
ないという欠点があった。 また、ホストコンピュータと画像メモリとの間で、コマ
ンドのやり取りによって画像メモリ等を読み書きするた
めに、画像処理システム側でコンピュータインタフェー
スバスからの各種コマンドを解釈し、実行するコマンド
インタプリタが必要となるという欠点もあった。 更に、２値の画像メモリしか持っていない構成の場合に
は、ＲＧＢ各８ビットで構成される多値の画像データが
扱えないという欠点があった。 そして、小容量の多値メモリと大容量の２値メモリとを
共存させた構成では、これら２種類のメモリの制御が複
雑になり、八−ドウエア構成が大きくなったり、ホスト
コンピュータから画像データを転送したり、逆に画像メ
モリ内に格納されている画像データをホストコンピュー
タに転送する際に、ホストコンピュータの画像メモリ制
御が複雑になるという欠点があった。 更にまた、ホストコンピュータのシステムバスと直接バ
ス接続されている構成では、この接続をソフト的に切断
する機能がなく、このため、画像処理システム内でＣＰ
Ｕ等の演算装置が画像処理システムのシステムバスを占
有し、画像メモリを直接アクセスするような処理を行な
うことができないという欠点もあった。 本発明は、上記課題を解決するために成されたもので、
ホストコンピュータとバス接続し、装置間で高速に画像
データを転送可能な画像処理装置を提供することを目的
とする。

【課題を解決するための手段】

上記目的を達成するために、本発明の画像処理装置は以
下の構成からなる。すなわち、ホストコンピュータとバ
ス接続し、装置間で高速に画像データを転送可能な画像
処理装置であって、ホストコンピュータとバス接続する
ためのバス接続手段と、該バス接続手段で接続されたバ
スを介して高速に画像データを転送する転送手段とを備
える。 また好ましくは、前記バス接続手段は、バスの接続ある
いは切断を管理する管理手段を含むことを一態様とする
。 更に好ましくは、前記転送手段は、アクセスするアドレ
スを発生するアドレス発生手段を含み、該アドレスに基
づいて画像データを転送することを一態様とする。

【作用】

以上の構成において、ホストコンピュータとバス接続し
、そのバスを介して高速に画像データを転送することが
できる。 また、バスの接続あるいは切断を管理することにより、
ホストコンピュータに影響を与えることなく、装置内で
処理を行なうことができる。

【実施例】

以下、添付図面を参照して本発明に係る好適な一実施例
を詳細に説明する。 〈構成の説明　（第１図）〉 第１図は、本実施例における画像処理システムの構成を
示す概略ブロック図である。 図において、１００はホストコンピュータ、１０１はホ
ストコンピュータｌＯＯのシステムバス、１０２はホス
トコンピュータ１００のシステムバス１０１と後述する
本システムのシステムバス１１５との間でシステムバス
接続を可能とするホスト側のバス変換／拡張ボードであ
る。 １１９は本システムであり、１０３はホストコンピュー
タ１００と本システム１１９との間でシステムバス接続
を可能とする本システム側のバス拡張ボード、１０４は
本システム全体を制御するためのＣＰＵボード、１０５
は画像メモリ部であり、画像データを格納するための画
像メモリ１０６とアドレス発生器１０７からなる。１０
８はデイスプレィ１１７に画像を表示させるためのビデ
オフレームメモリ１１０とＤ／Ａ変換やその他デイスプ
レィ１１７を制御するための表示変換器１０９とアドレ
ス発生器１１１からなるボードである。 １１２はスキャナ／プリンタ１１８を制御するスキャナ
／プリンタ制御器１１３とアドレス変換器１１４とを有
するボードであり、画像データをスキャナ／プリンタ１
１８との間で入出力する。 １１８はスキャナ／プリンタ装置、１１６は画像データ
を高速に転送可能な画像データ専用の高速転送バス、１
１５は本システムのシステムバス、そして１２０はホス
ト側のバス変換／拡張ボード１０２と本システム側のバ
ス拡張ボード１０３とを接続するケーブルである。 〈動作概要の説明〉 以下、それぞれの処理について、詳細な説明と動作概要
を関係する図面を参照して説明する。 なお、説明を簡単にするために、画像メモリ１０６の容
量をＡ３サイズ（４７５２ｘ６７２０画素、ＲＧＢ各８
ビット構成）、ビデオフレームメモリ１１０を１２８０
Ｘ１０２４画素、ＲＧＢ各８ビット構成、デイスプレィ
１１７の解像度をｔ２８０ｘ１０２４画素とし、本シス
テム１１９のシステムバス１１５をＶＭババスホスト１
００のシステムバス１０１をＶＭＥバスとする。 ［スキャナから画像メモリへ］ ここでは、スキャナ／プリンタ装Ｎ１１８から画像装置
メモリ１０６へ画像データを読み込む場合を第１図〜第
３図を用いて説明する。 先ず動作概略は、操作者が、スキャナから画像データを
読み込みたい旨を図示しないホスト側のキーボードやマ
ウスに代表されるポインティングデバイス等を用いて指
定するとする。このとき、この読み込みの処理に必要な
原稿サイズ等も同様に指定するとする。次に、これらの
情報がホスト側の図示しないＣＰＵ等により、本システ
ム用のコマンド列に変換され、ホスト側のバス変換／拡
張ボード１０２、本システム側のバス拡張ボード１０３
を経由して、ＣＰＵ１０４に知らされる。 このコマンドにより、ＣＰＵ１０４が与えられたコマン
ドからそれぞれのボード１１２，１０６内の必要なレジ
スタ等を設定し、高速画像転送バス１１６を経由して画
像データをスキャナから画像メモリ１０６に高速転送す
る。 〈アドレス発生器　（第２図、第３図）〉以下、本実施
例におけるアドレス発生器の構成を第２図、第３図を参
照して説明する。 第２図は、アドレス発生器１０７又は１１１の詳細なブ
ロック図である。図において、２００は双方向のデータ
マルチマルチプレクサ（ＭＰＸ）であり、システムデー
タ及び画像データの流れを切り替える。２０１はマルチ
プレクサであり、システムアドレスと内部発生アドレス
とを切り替える０画像メモリ部１０６又は１１０は、例
えばＤＲＡＭで構成され、ストローブ信号に従って、画
像データを高速に読み書きする。 また、２０３はＹレジスタであり、画像データの転送開
始Ｙアドレスを保持する。２０４はロー（Ｒｏｗｌカウ
ンタであり、転送のための垂直同期（Ｖ−３ｙｎｃ）信
号２１１によってＹレジスタ２０３の内容がロードされ
、その後は同じく転送のための水平同期（Ｈ−Ｓｙｎｃ
）信号２１０によって１インクリメントされる。２０６
はＸレジスタであり、画像データの転送開始Ｘアドレス
を保持する。 ２０５はカラム（Ｃｏ１ｕ＋ａｎ）カウンタであり、Ｈ
−Ｓｙｎｃ信号２１０によってＸレジスタの内容がロー
ドされ、その後は転送のためのクロック（ＣＬＫ）信号
２１２によってインクリメントされる。 ２０８．２０９はシフタであり、後述する制御レジスタ
２０７の指令に従ってカウンタ２０４゜２０５の出力（
内部発生アドレス）をそれぞれシフトする。２０７は制
御レジスタであり、上述のカウンタ２０４，２０５の出
力を何れの方向に何ビットシフトさせるかを表す情報を
保持する。 すなわち、レジスタ２０７の値が“０”であればシフト
なし、また“−１”であれば下位方向に１ビツト、更に
“１”であれば上位方向に１ビットというように、シフ
トさせる方向とビット数と４表している。６０３，６０
４はレジスタであり、シフタ２０８，２０９を通過した
アドレス情報番に加えるべきアドレスデータをそれぞれ
保持する。 ６０１．６０２は加算器であり、シフタ２０８゜２０９
を通過したアドレス情報レジスタ６０３゜６０４の内容
をそれぞれ加算する。 一方、３０３はＸレングスレジスタであり、画像データ
の転送Ｙレングスを保持する。３０７はカウンタであり
、Ｖ−５ｙｎｃ信号２１１でクリアされ、その後Ｈ−Ｓ
ｙｎｃ信号２１０によって１インクリメントされる。３
０５は比較器であり、カウンタ３０７の内容がＸレング
スレジスタ３０３の内容より小さい間は論理「１」レベ
ルの信号を出力する。また３０４はＸレングスレジスタ
であり、画像データの転送Ｘレングスを保持する。３０
８はカウンタであり、Ｈ−Ｓｙｎｃ信号２１０でクリア
され、その後ＣＬＫ信号２１２によって１インクリメン
トされる。３０６は比較器であり、カウンタ３０８の内
容がＸレングスレジスタ３０４の内容より小さい間は論
理「ｌＪレベルの信号を出力する。３０９はＡＮＤ回路
であり、比較器３０５及び３０６からの出力が共に論理
「ｌ」レベルの間はＲＡＭ１０６に対してチップイネー
ブル信号ＣＥを出力する。従って、この間はストローブ
信号によって画像データの書き込みが行なわれる。 第３図は、アドレス発生器１１４の詳細なブロック図で
ある。第２図と同じ動作をするものには同一の番号を付
け、ここでの説明は省略する。 つまり、第３図に示すアドレス発生器１１４では、第２
図に示すＲＡＭ１０６に書き込んだり、読み出したりす
る代わりに、スキャナ／プリンタ制御器１１３に対して
行なうものである。 ここで、スキャナ装置１１８から画像データを読み込み
、画像メモリ１０６に格納する際の転送動作の具体例を
以下に説明する。 なお、本実施例では、原稿をＡ３サイズとし、等倍の転
送モードで画像メモリ１０６へ書き込む場合を説明する
。この場合、ＣＰＵ１０４は以下のような初期設定を行
なう。 （アドレス発生器１１４） ■Ｘカウンタ２０５冨０ ■Ｙカウンタ２０４＝０ ■Ｘレングスレジスタ３０３＝４７５２■Ｙレングスレ
ジスタ３０４＝６７２０（アドレス発生器１０７） ■Ｘレジスタ２０６＝０ ■Ｙレジスタ２０３＝０ ■ＭＰＸ２００＝高速−像転送バス接続■ＭＰＸ２０１
＝内部アドレス使用 ■制御レジスタ２０？＝０ ■レジスタ６０３，６０４＝０ ■Ｘレングスレジスタ３０４＝４７５２■Ｙレングスレ
ジスタ３０３＝６７２０かかる初期設定後、ＣＰＵ１０
４がスタートをかけると、スキャナ／プリンタインタフ
ェース部１１２から画像メモリ部１０５に高速画像デー
タ転送が行なわれる。 ［ａｌ像メモリからプリンタへ］ この場合も、上述の

【スキャナから画像メモリへ］の項
で説明したように、ＣＰＵ１０４が所定の初期設定し、
スタートをかければよい。 ［画像メモリからビデオフレームメモリヘコここでは、
画像メモリ１０６に格納されている画像データをデイス
プレィ１１７に表示する場合を考える。この場合、例え
ば、画像メモリ内に、Ａ３サイズ（４７５２Ｘ６７２０
画素）のデータがあり、この画像データの全体像をデイ
スプレィ装置１１７に表示させるためには、デイスプレ
ィ装置１１７（７）解像度が１２８０ｘ１０２４画素で
あれば、縦横の縮小率を同じとし、２のべき上の縮小率
とすると１／８となり、画像メモリ１０６内に格納され
ている画像データを１／８に縮小しながらビデオフレー
ムメモリ１１０へ転送すれば良い、この場合、ＣＰＵ１
０４は以下のような初期設定を行なう。 （アドレス発生器１０７） ■Ｘレジスタ２０６＝Ｘ転送開始アドレス■Ｙレジスタ
２０３；Ｙ転送開始アドレス■ＭＰＸ２００＝高速画像
転送バス接続■ＭＰＸ２０１＝内部アドレス使用 ■制御レジスタ２０７＝＋３ ■レジスタ６０３，６０４＝０ ■Ｘレングスレジスタ３０４＝５９４　（４７５２／８
） ■Ｙレングスレジスタ３０３＝８４０　（６７２０／８
） （アドレス発生器１１１） ■Ｘレジスタ２０６＝０ ■Ｙレジスタ２０３＝０ ■ＭＰＸ２００＝高速画像転送バス接続■ＸＰＸ２０１
＝内部アドレス使用 ■制御レジスタＲ２０７＝０ ■レジスタ６０３，６０４＝０ ■Ｘレングスレジスタ３０４＝５９４ ■Ｙレングスレジスタ３０３＝８４０ かかる初期設定が終了した後、ＣＰＵ　１０４がスター
トをかけると、画像メモリ部１０５のアドレスＸ、Ｙで
始まる（４７５２Ｘ６７２０）画素分の画像データがビ
デオフレームメモリ１１０の番地（０，０）で始まるエ
リアへ高速に間引転送が行なわれる。この間引は、画像
メモリ部１０５のＸ、Ｙ共に上位へ３ビツトなので、Ｘ
、Ｙ方向−共に１／８である。 この例では、１／８の縮小を説明したが、縮小率はこれ
に限るものではなく、また、画像メモリ１０６に格納さ
れているある一部分の画像データを等倍で、更には拡大
して転送することも可能である。 また、この例では、画像データの転送を１回の転送で行
なう場合を説明したが、画像データをに回に分けて転送
することも可能である。 その場合、レジスタ６０３，６０４の値を変更すること
により、実現できる。 ［ホスト側からのアクセス］ この項では、ホストコンピュータ１００側のＣＰＵが直
接画像メモリ１０６に格納されている画像データをアク
セスする場合を説明する。 本システムでは、ホストコンピュータ１００と本画像処
理システム１１９とは、直接本システムのシステムバス
（ＶＭＥバス）１２０でシステムバス接続されているた
め、ホスト側１００のＣＰＵから見ると、本システムの
画像メモリ１０６はホストコンピュータ１００のメモリ
の一部として扱うことができ、直接ＣＰＵでアクセスす
ることが可能となる。 例えば、ホストコンピュータ１００のオペレーティング
システムがバークレイ版ＵＮＩＸである場合には、ｍｍ
ａｐｍミルシステムコールすることにより画像メモリ１
０６内の任意の位置にある画像データをホストコンピュ
ータ１００のメモリの一部として直接ＣＰＬＩで読み／
書きすることが可能である。 ［本システム内でのアクセス］ この項では、本システム内にあるＣＰＵ１０４が直接画
像メモリ１０６に格納されている画像データをシステム
バス１１５を通してアクセスする場合を説明する。 以下、この実施例の動作を第１図及び第４図を参照して
説明する。 第４図は、本実施例における画像処理システム１１９の
バス拡張ボード１０３の構成を示す詳細ブロック図であ
る。なお、第１図と同様の動作を行なうものには同一の
番号を付け、ここでの説明は省略する。 図において、４０はホストコンピュータ１００側からの
バス接続ケーブル１２０と接続し、バスをケーブルで延
長するためのトランシーバ／レシーバ等を有し、電気的
に変換等を行なうバス接続器である。４１はバスの接続
／切断等のステータスや、ホストコンピュータ１００か
ら、例えば、現在実行中の処理を強制終了させたり、画
像処理システム１１９側にリセット信号を発行したり等
のコマンドを書き込むためのコマンド／ステータスレジ
スタであり、ＶＭＥバス上の通常のメモリと同様の機能
を有する。 ４２はホストコンピュータ１００と本画像処理システム
１１９間とのバス接続を接続／切断するバス接続／切断
器である。４６はバス接続／切断器４２の状態に関わら
ず、ホスト１００側と本画像処理システム１１９側から
アクセスできる様にＶＭＥパス１１５上にマツピングさ
れたレジスタであり、ホスト１００側からは、４６の信
号線を使用し、画像処理システム１１９側からは、４５
の信号線を通してアクセスされる。 つまり、ＣＰＵ１０４がバス１２０を切断する場合には
、レジスタ４１内の該当するビットを、例えば、セット
すると、そのビットが信号！Ｉ４４を経由してバス接続
／切断器４２へ送られ、バス接続／切断器４２では、そ
の信号に従ってバスを接続するか、切断するかを判断し
、動作を行なうように構成されている。そして、バスを
切断した場合には、ホストｌＯＯ側からアクセスしよう
としても、バス接続／切断器４２で切断され、そｔより
も先、すなわち、システムバス側１１５には信号が出力
されないように構成されている。 画像処理システム１１９内のＣＰＵ１０４が直接画像メ
モリ１０６をアクセスする場合には、先ず、ＣＰＵ１０
４は、レジスタ４１の切断するためのビットをセットす
る。その後１画像メモリアクセスを行ない、処理が終了
すると、バス切断ビットをクリアする。 以上説明したように本実施例によれば、ホストコンピュ
ータと直接システムバスでバス接続する画像処理システ
ムにおいて、必要に応じてバス接続を接続／切断する機
能と、その状態をモニタできるようなコマンド／ステー
タスレジスタとを有することにより、ホストコンピュー
タに影響を与えることなく、画像処理システム内で、Ｃ
ＰＵ等の演算装置が直接画像メモリをシステムバスから
アクセスすることが可能となる。 更に、直接システムバス接続することにより、Ａ３サイ
ズＲＧＢ各８ビットの構成の画像データのような大容量
の画像データをホストコンピュータと画像メモリ間で高
速に転送することが可能となる。 また、画像データ転送専用の高速転送バスを設けること
により、画像メモリとビデオフレームメモリ間や、スキ
ャナ／プリンタと画像メモリ間での画像データ転送を高
速に行なうことが可能となる。 本実施例では、ホストコンピュータ１００のシステムバ
スがＶＭＥバスの場合を説明したが、これに限るもので
はなく、別のバスの場合には、そのバスからＶＭＥバス
に変換するバス変換器を使用すれば良いことは容易に推
察できる。 更に、ＶＭＥバスに変換するバス変換器がないホストコ
ンピュータ１００の場合には、ＳＣ８ＩやＧＰＩＢ等の
コンピュータインタフェースバスで接続し、ＣＰＵ１０
４にコマンドインタプリタを載せれば良いことも容易に
推察できる。 また、高速転送バスとしてアドレス信号のないバスを例
に説明したが、このバスの中にアドレス信号を入れた場
合には、受信側のボード側にアドレス発生回路は必要な
く、指定されたアドレスに従ってリード／ライトするよ
うにすれば良いことも容易に推察できる。 【発明の効果】 以上説明したように、本発明によれば、ホストコンピュ
ータとバス接続し、装置間で高速に画像データを転送可
能な画像処理装置を提供することができる。

【図面の簡単な説明】

第１図は本実施例における画像処理システムの構成を示
す概略ブロック図、 第２図は第１図に示すアドレス発生器１０７゜１１０の
構成を示す詳細ブロック図、 第３図は第１図に示すアドレス発生器１１４の構成を示
す詳細ブロック図、 第４図は第１図に示すバス拡張ボード１０３の構成を示
す詳細ブロック図である。 図中、１００・・・ホストコンピュータ、１０２・・・
バス変換拡張ボード、１０３・・・バス拡張ボード、１
０４・・・ＣＰＵボード、１０５・・・画像メモリ部、
１０６・・・画像メモリ、１０７，１１０，１１４・・
・アドレス発生器、１０９・・・表示変換器、１１０・
・・ビデオフレームメモリ、１１３・・・スキャナ／プ
リンタ制御器、１１６・・・高速転送バス、１１７・・
・デイスプレィ、１１８・・・スキャナ／プリンタ、１
２０・・・ケーブルである。

Claims (3)

【特許請求の範囲】
1. （１）ホストコンピュータとバス接続し、装置間で高速
   に画像データを転送可能な画像処理装置であつて、 ホストコンピュータとバス接続するためのバス接続手段
   と、 該バス接続手段で接続されたバスを介して高速に画像デ
   ータを転送する転送手段とを備えることを特徴とする画
   像処理装置。
2. （２）前記バス接続手段は、バスの接続あるいは切断を
   管理する管理手段を含むことを特徴とする請求項第１項
   に記載の画像処理装置。
3. （３）前記転送手段は、アクセスするアドレスを発生す
   るアドレス発生手段を含み、該アドレスに基づいて画像
   データを転送することを特徴とする請求項第１項に記載
   の画像処理装置。