JPH04155278A - Lsi tester - Google Patents
Lsi testerInfo
- Publication number
- JPH04155278A JPH04155278A JP2280391A JP28039190A JPH04155278A JP H04155278 A JPH04155278 A JP H04155278A JP 2280391 A JP2280391 A JP 2280391A JP 28039190 A JP28039190 A JP 28039190A JP H04155278 A JPH04155278 A JP H04155278A
- Authority
- JP
- Japan
- Prior art keywords
- chip microcomputer
- test pattern
- test
- circuit
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩテスタに関し、特にシングルチップマイ
クロコンピュータの如きカスタマのプログラムを内蔵し
たＬＳＩの動作機能テストを行うＬＳＩテスタに関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an LSI tester, and more particularly to an LSI tester that performs an operational function test of an LSI that incorporates a customer's program, such as a single-chip microcomputer.
半導体技術の発達によりマイクロコンピュータの需要は
加速度的に増大しているが、一方ではそのテスタ開発が
問題化されている。With the development of semiconductor technology, the demand for microcomputers is increasing at an accelerating pace, but on the other hand, the development of testers for them has become a problem.
今日、半導体回路装置（以下ＬＳＩという）は全てＬＳ
Ｉテスタが直接入力するテスト・パターンによって作動
され、その出カバターンが期待値と比較照合されること
によって良否が判断される。Today, all semiconductor circuit devices (hereinafter referred to as LSI) are LS
The I tester is activated by a directly input test pattern, and its output pattern is compared and verified with an expected value to determine whether it is good or bad.
しかしながら従来のＬＳＩテスタではマイクロコンピュ
ータをテストしようとすると、このＬＳＩは通常１命令
実行だけで数個ないし数十個のテストパターンを必要と
し、しかもこれらのテストパターンは大型コンピュータ
により論理シミュレーション等を経て作成される。However, when trying to test a microcomputer using a conventional LSI tester, this LSI usually requires several to dozens of test patterns just for the execution of one instruction, and these test patterns are not processed through logic simulation etc. on a large computer. Created.
しかし、シングルチップマイクロコンピュータ等におい
てはカスタマのプログラムを内蔵しているため、カスタ
マ毎のテストパターン準備が困難である理由によって内
蔵プログラムによる動作テストは通常実施されていない
。However, since single-chip microcomputers and the like have built-in customer programs, operational tests using built-in programs are not normally carried out because it is difficult to prepare test patterns for each customer.
本発明の目的は、内蔵プログラムによる動作テストが簡
単に実施可能なＬＳＩテスタを捉供することにある。An object of the present invention is to provide an LSI tester that can easily perform operational tests using built-in programs.
本発明のＬＳＩテスタは、被試験ＬＳＩを搭載した装置
から実動作時の前記ＬＳＩの入出力端子情報を所定の信
号に同期させて格納するメモリ回路部と前記メモリ回路
部に格納された情報をテストパターンに編集するテスト
パターン編集回路を有して構成される。The LSI tester of the present invention includes a memory circuit section that stores input/output terminal information of the LSI during actual operation in synchronization with a predetermined signal from a device equipped with the LSI under test, and information stored in the memory circuit section. The test pattern editing circuit is configured to include a test pattern editing circuit for editing test patterns.
第１図は本発明の第１の実施例のブロック図である。 FIG. 1 is a block diagram of a first embodiment of the present invention.
ＬＳＩテスタｌはメモリ回路部２、テストパターン編集
回路３、テストパターンメモリ部４を具備し、相互に接
続されテスタ端子８．９はメモリ回路部２とテストパタ
ーンメモリ部４に接続されている。The LSI tester 1 includes a memory circuit section 2, a test pattern editing circuit 3, and a test pattern memory section 4, which are connected to each other, and tester terminals 8.9 are connected to the memory circuit section 2 and the test pattern memory section 4.
被試験シングルチップマイクロコンピュータ６が実装機
１３上で入出力回路５と外部制御回路７とシングルチッ
プマイクロコンピユー°タ入出力信号１１．１２によっ
て結線されている。A single-chip microcomputer 6 to be tested is connected to an input/output circuit 5 and an external control circuit 7 on a mounting machine 13 by single-chip microcomputer input/output signals 11 and 12.
又、シングルチップマイクロコンピュータの入出力信号
１１．１２とテスタ端子８．９が結線され、実装機１３
上で被試験シングルチップマイクロコンピュータ６が内
蔵プログラムによって動作中の信号をテスタ端子８．９
を通してＬＳＩテスタ１のメモリ回路部２に入力する。In addition, the input/output signals 11.12 of the single-chip microcomputer and the tester terminals 8.9 are connected, and the mounting machine 13
Above, the single-chip microcomputer 6 under test is operating according to the built-in program, and the signal is sent to the tester terminal 8.9.
The signal is inputted to the memory circuit section 2 of the LSI tester 1 through the.
メモリ回路部２に入力された情報はテストパターン編集
回路３を通してテストパターンに編集されてテストパタ
ーンメモリ部４に格納される。従って被試験シングルチ
ップマイクロコンピュータ６の内蔵プログラムによる動
作テストが、テストパターンメモリ部４のテストパター
ン情報によって可能となる。The information input to the memory circuit section 2 is edited into a test pattern through the test pattern editing circuit 3 and stored in the test pattern memory section 4. Therefore, an operation test using the built-in program of the single-chip microcomputer 6 under test can be performed using the test pattern information in the test pattern memory section 4.
第２図は本発明の第２の実施例のブロック図である。FIG. 2 is a block diagram of a second embodiment of the invention.
シングルチップマイクロコンピュータの入出力信号１１
．１２がテスタ端子８．テストパターン編集回路３を通
してテストパターンメモリ部４に直接入力される点が前
述の第１の実施例と違うだけである。Single-chip microcomputer input/output signals 11
．． 12 is the tester terminal 8. The only difference from the first embodiment described above is that the test pattern is directly input to the test pattern memory section 4 through the test pattern editing circuit 3.
被試験シングルチップマイクロコンピュータ６が内蔵プ
ログラムによって動作中の信号よりテストパターンをテ
ストパターンメモリ部４へ格納し、内蔵プログラムによ
る動作テストが実行可能である。The single-chip microcomputer 6 under test stores a test pattern in the test pattern memory section 4 based on the signals that are being operated by the built-in program, and the operation test can be executed by the built-in program.
以上の説明から明らかなように、被試験シングルチップ
マイクロコンピュータの実装機上で動作している内容を
そっくりＬＳＩテスタで実現させたテストが容易に実行
可能となる。As is clear from the above description, it is possible to easily perform a test in which the LSI tester realizes exactly what is running on the mounting machine of the single-chip microcomputer under test.
従って、従来のテスタではカスタマのプログラム毎に大
型コンピュータを使用し長時間必要としたテストパター
ン作成がきわめて迅速に行え、かつカスタマの使用状況
に近いテストが実行可能となりテストの品質向上も図れ
る。Therefore, it is possible to extremely quickly create a test pattern, which would require a long time using a large computer for each customer's program, in the conventional tester, and it is also possible to perform tests that are close to the customer's usage conditions, thereby improving the quality of the test.
本発明によるテスタはシングルチップマイクロコンピュ
ータのテストの例によって説明してきたが、シングルチ
ップマイクロコンピュータに限定されず他のＬＳＩのテ
ストに適用可能である。Although the tester according to the present invention has been described by way of example of testing a single-chip microcomputer, it is not limited to single-chip microcomputers and can be applied to testing other LSIs.
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図である。
１．１ａ・・・ＬＳＩテスタ、２・・・メモリ回路部、
３・・・テストパターン編集回路、４・・・テストパタ
ーンメモリ部、５・・入出力回路、６・・・シングルチ
ップマイクロコンピュータ、７・・・外部制御回路、８
．９・・・テスタ端子、１０・・・テストパターン出力
、１１．１２・・・入出力信号、１３・・・実装機。FIG. 1 is a block diagram of a first embodiment of the invention, and FIG. 2 is a block diagram of a second embodiment of the invention. 1.1a...LSI tester, 2...memory circuit section,
3... Test pattern editing circuit, 4... Test pattern memory section, 5... Input/output circuit, 6... Single chip microcomputer, 7... External control circuit, 8
．． 9... Tester terminal, 10... Test pattern output, 11.12... Input/output signal, 13... Mounting machine.
Claims (1)
験ＬＳＩの入出力端子情報を所定の同期信号に同期させ
て格納するメモリ回路部と、前記メモリ回路部に格納さ
れた情報をテストパターンに編集するテストパターン編
集回路とを有することを特徴とするＬＳＩテスタ。A memory circuit section for storing input/output terminal information of the LSI under test during actual operation of the LSI under test in synchronization with a predetermined synchronization signal, and editing the information stored in the memory circuit section into a test pattern. An LSI tester comprising a test pattern editing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280391A JPH04155278A (en) | 1990-10-18 | 1990-10-18 | Lsi tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2280391A JPH04155278A (en) | 1990-10-18 | 1990-10-18 | Lsi tester |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04155278A true JPH04155278A (en) | 1992-05-28 |
Family
ID=17624373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2280391A Pending JPH04155278A (en) | 1990-10-18 | 1990-10-18 | Lsi tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04155278A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1447672A1 (en) * | 2003-02-13 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| WO2014132329A1 (en) * | 2013-02-26 | 2014-09-04 | 学校法人福岡大学 | Manufacturing device, manufacturing management system and manufacturing control program |
-
1990
- 1990-10-18 JP JP2280391A patent/JPH04155278A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1447672A1 (en) * | 2003-02-13 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| EP1574868A1 (en) * | 2003-02-13 | 2005-09-14 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| US7251761B2 (en) | 2003-02-13 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Assembly for LSI test and method for the test |
| WO2014132329A1 (en) * | 2013-02-26 | 2014-09-04 | 学校法人福岡大学 | Manufacturing device, manufacturing management system and manufacturing control program |
| JPWO2014132329A1 (en) * | 2013-02-26 | 2017-02-02 | 学校法人福岡大学 | Manufacturing apparatus, manufacturing management system, and manufacturing control program |
| US10721848B2 (en) | 2013-02-26 | 2020-07-21 | Fukuoka University | Manufacturing device, manufacturing management system, and manufacturing control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10269103A (en) | Manufacture test system | |
| KR910017301A (en) | Control intensive system | |
| KR940004331B1 (en) | Data processing device | |
| CN114780319A (en) | Chip testing method, system, storage medium, equipment and chip | |
| JPH04155278A (en) | Lsi tester | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| US20020184588A1 (en) | Method and apparatus for the real time Manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
| KR20020088390A (en) | Debugging system for semiconductor integrated circuit | |
| JP2004361171A (en) | Semiconductor integrated circuit and method for verifying function of the same | |
| JPH1040130A (en) | Microcomputer | |
| JPS6276756A (en) | Semiconductor device with self-inspecting circuit | |
| JPH0863368A (en) | Emulator and microcomputer | |
| JPS59202547A (en) | Debugging device | |
| JPS6144373A (en) | Apparatus for testing semiconductor circuit | |
| JPH1083320A (en) | Microprocessor built-in device | |
| JPH11353265A (en) | Information transmission device | |
| JP2002243803A (en) | Method and device for debugging program for testing semiconductor integrated circuit and program for debugging program for testing the same | |
| JPH05342377A (en) | Microcomputer | |
| JPH04355383A (en) | Semiconductor integrated circuit | |
| JP2001186011A (en) | Integrated circuit device | |
| JPS60154637A (en) | Integrated circuit device | |
| JPH0997248A (en) | Microcomputer | |
| JPH03201037A (en) | Lsi test system | |
| JPH1069306A (en) | Ic testing device | |
| JPS59211123A (en) | Semiconductor integrated circuit |