JPH04151920A - 時分割多重分離装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割多重分離装置（ＤＥＭＵＸ：デマック
スと呼ぶ）に関し、特にＤＥＭＵＸのデジタル回線の保
守に関する。

〔従来の技術〕

第４図に示すように、時分割多重（ＴＤＭ）のハイアラ
ーキにおける１次群（伝送速度的１．５４４Ｍｂｉｔ／
ｓ）に使用されている従来のＤＥＭＵＸは、高速デジタ
ル回線からの信号を受信する複数のラインインタフェイ
ス回路５０を有している。

各ラインインタフェイス回路５０は、対応する回線の回
線異状や故障を検出する異状検出回路５１を備えている
。クランプ回路５２は回線に接続され、異状検出回路５
１による回線異状の検出に応答して回線のレベルを所定
の論理レベルにクランプしている。クランプ回路５２の
出力は、多重化回路５１に接続され、そこで入力信号は
時分割多重（ＴＤＭ）フレームに多重化される。この多
重化フレームは時分割スイッチ５４に供給されている。

タイムスロットメモリ５５からの切替信号により、入力
フレームのタイムスロットは、時分割スイッチ５４によ
り入れ替えられる。タイムスロットが入れ替えられたＴ
ＤＭフレームは、分離回路５６により、個々のフレーム
に分離される。

分離されたフレームは、アナログ回線が終端される低速
インタフェイス回路にそれぞれ供給される。

各低速インタフェイス回路５７は、継続的に入力信号を
監視し、所定の論理レベルが連続することを検出すると
、回線異状が高速回線に発生したと判断し、回線異状信
号を低速回線に送出する。

〔発明が解決しようとする課題〕

しかしながら、従来の低速インタフェイス回路では、受
信信号の所定レベルの連続性を監視する必要があるため
、実際の信号（データ）とり回線異常信号とを区別する
必要があり、コード変換等の誤認を除去する付加回路が
必要となるという問題点がある。

〔課題を解決するための手段〕

本発明の目的は、」二連の従来の欠点を除去した時分割
多重分離装置を提供することにある。

本発明の分１ｉｉｌ）装置は、高速デジタル回線に各４
接続された高速インタフェイス回路を有している。

高速インクフェイス回路の各々は、伝送路からの時分割
デジタル信号を受けて伝送路の回線異状を検出し、回線
異状を示すアラーム信１ｊを発生する。

複数の低速インタフェイス回路は、低速テジタル回線に
その出力がそれぞれ接続されている。データチャネルは
、高速回線から低速回線にテシクル信号を伝送するため
に高速インタフェイス回路の出力とおよび低速インタフ
ェイス回路の入力との間に設けられている。一方保守用
チャネルは、高速回線からのアラーム信号を低速回線に
伝送するために高速インタフェイス回路の出力と前記低
速インタフェイス回路の入力との間に設けられている。

〔実施例〕

次に図面を参照して本発明の詳細な説明する。

第１図を参照すると、１．５４４　Ｍｂｉｔ／　ｓのテ
ジタル信号（１次群信号）を分離するための本発明の一
実施例を示すＤＥＭＵＸが示されている。

この１次群信号は２４チヤネルの信号を含み、高速デジ
タル回線１−１〜１−ｍを介して伝送され−ｃｔでおり
、回線インタフェイス回路２−１〜２−ｍによって受信
される。各回線インタフェイス回路２は、８Ｋｂｉｔ／
ｓの保守用のアラーム信号を発生する異状検出回路を含
んでし・る。このアラーム信号は、１．５４４　Ｍｂｉ
ｔ／　ｓフレームの各々に対する回線異状を表している
。従って、１タイムスロツトは２４チヤネルに対して設
けられている。アドレス発生回路３は、全ての回線イン
タフェイス回路２に、ノ・イタエイ１０ａ上のＴＤＭフ
レームのどのタイムスロ７　トにデータ信号を挿入し、
またどのタイムスロ、７）・に保守用アラーム信号を挿
入すべきかを示すための高速アドレス信号を供給してい
る。回線インタフェイス回路２１〜２−ｍの出力は、多
重化回路４に与えられている。なお、多重化回路４にも
アドレス発生回路３からアドレスが供給されている。デ
ータ伯シじと保守用アラーム信号はｍフレームのシーケ
ンスに多重化され、１１．５°分割スイッチ５に、例え
は、６４Ｋｂｉｔ／ｓの単位で供給される。

時分割スイッチ５は、タイムスロット制御メモリ６から
のスイッチ制御信号に応答して、高速信号の各フレーム
のタイムスロットを入れ替える。

時分割スイッチ５の出力は、次に、ノ・イウェイ１０ｂ
を介して分離回路７に供給される。この分離回路７は、
アドレス発生回路３からのアドレスに応答して、タイム
スロットの入れ替えられたフレームシーケンスをｎ個の
（ｎはｍよす犬）フレームに分離し、低速イ、ンタフェ
イス回路８１〜８−ｎに供給する。低速インタフェイス
回路の出力はそれぞれ低速回線９−１〜９−６にそれぞ
れ接続されている。

第２図は回線インタフェイス回路２の一例を示す回路図
である。図において、インタフェイス回路２−１〜２−
ｍの各々は対応する高速回線１１に接続された同期検出
回路２０を有している。タイミング発生回路２１は、回
線１ｉのデータ信号からタイミング信号を抽出し同期検
出回路２０に与える。同期検出回路２０は、このタイミ
ング信号に応答して同期信号とデータを識別する。識別
されたデータ信号はバッファメモリ２２に供給される。

フレーム同期が正しく検出されたか否かを示す信号は、
同期検出回路２０からアラーム信号発生回路２３に供給
される。もし同期はずれあるいは回線断が入力デジタル
回線に生じたならば、アラーム信号発生回路２３は保守
用アラーム信号を発生し、これをバッファメモリ２２に
記憶する。

アドレス発生回路３からのアドレス信号はデコーダ２５
により、バッファ２２に記憶されている１、５３６Ｍｂ
ｉｔ／　ｓのデータ信号のためのタイムスロットを表わ
す信号とバッファ２２に記憶されている８Ｋｂｉｔ／ｓ
のアラーム信号のためのタイムスロットを表わす信号と
にデコードされる。これらのタイムスロットを表わす信
号は、バッファメモリ２２に供給され、こ九によりデー
タおよびアラーム信号が１つのフレームに多重化されて
多重化回路４に供給される。

第４図は、低速インタフェイス回路８の一例を示すブロ
ック図である。図において、低速インクフェイス回路８
の各々は、データバッファ３０とアラーム信号ラッチ回
路３１とを有している。デコーダ３２は、アドレス発生
回路３からの低速アドレス信号をデータタイミング信号
とアラームタイミング信号にデコードする。これらのタ
イミング信号は、それぞれデータバッファ３０およびア
ラーム信号ラッチ回路３１に供給される。バッファ３０
およびラッチ回路３１は、これらタイミング信号にした
がってデータおよびアラームを分離し、アラーム処理回
路３３に与える。アラーム処理回路３３は、分離された
フレームの中の保守用タイムスロットを監視し、このタ
イムスロットの中にアラーム信号がセットされているこ
とを検出すると、処理回路３３は、ビジー信号などを対
応する低速回線９に送出する。アラーム処理回路３３は
、例えば、ＡＴ＆Ｔ　（アメリカン・テレフォン・アン
ド・テレグラフ）製のトランクプロセッサで実現できる
。

〔発明の効果〕

以上述べたように、本発明では、簡単な回路で高速回線
の回線異状を低速回線に直送でき、従来の低速インタフ
ェイス回路のように所定レベルの連続性を監視するよう
な複雑な回路を必要としないという効果が得られる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す多重分離装置を示すブ
ロック図、第２図および第３図は高速および低速インタ
フェイス回路の一例を示すブロック図および第４図は従
来の多重分離装置を示すブロック図である。 ２−１〜２−ｍ・・・・・・高速インタフェイス回路、
８−１〜８−ｎ・・・・・・低速インタフェイス回路、
３・・・・・・アドレス発生回路、４・・・・・・多重
化回路、５・・・・・・時分割スイッチ、６・・・・・
・タイムスロット制御メモリ、 ７・・・・・・分離回路。

Claims (1)

1. 【特許請求の範囲】 １、時分割多重分離装置において、 高速デジタル回線に各々接続され、各々が伝送路から時
   分割デジタル信号を受けて前記伝送路の回線異状を検出
   し、回線異状を示すアラーム信号を発生する複数の高速
   インタフェイス回路と、 低速デジタル回線にその出力がそれぞれ接続された複数
   の低速インタフェイス回路と、 前記高速回線から前記低速回線にデジタル信号を伝送す
   るために前記高速インタフェイス回路の出力と低速イン
   タフェイス回路の入力との間にデータチャネルを設ける
   とともに、前記高速回線からのアラーム信号を前記低速
   回線に伝送するために前記高速インタフェイス回路の出
   力と前記低速インタフェイス回路の入力との間に保守用
   チャネルを設ける手段とから構成されたことを特徴とす
   る時分割多重分離装置。