JPH0414335A - 時分割多重通信用利得制御回路 - Google Patents
時分割多重通信用利得制御回路Info
- Publication number
- JPH0414335A JPH0414335A JP11788490A JP11788490A JPH0414335A JP H0414335 A JPH0414335 A JP H0414335A JP 11788490 A JP11788490 A JP 11788490A JP 11788490 A JP11788490 A JP 11788490A JP H0414335 A JPH0414335 A JP H0414335A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- gain control
- slot
- frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000001052 transient effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 2
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、時分割多重（以下、ＴＤＭＡ ： Ｔｉｍｅ
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ
）通信方式の利得制御に用いられる利得制御回路に関す
るものである。
Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ
）通信方式の利得制御に用いられる利得制御回路に関す
るものである。
（従来技術）
ＴＤＭＡ通信方式における利得制御方式としては、従来
は、即時閉ループ制御方式か用いられている。この方式
では、リアルタイムで利得可変増幅器を制御しており、
連続信号の利得制御には適しているか、ＴＤＭＡ方式に
おいては、不連続のバースト信号を利得制御して増幅す
る必要かあり、各バーストの前縁部、後縁部において過
渡応答が生じ、安定化か問題となる。
は、即時閉ループ制御方式か用いられている。この方式
では、リアルタイムで利得可変増幅器を制御しており、
連続信号の利得制御には適しているか、ＴＤＭＡ方式に
おいては、不連続のバースト信号を利得制御して増幅す
る必要かあり、各バーストの前縁部、後縁部において過
渡応答が生じ、安定化か問題となる。
（発明の目的）
本発明の目的は、上記従来の問題点を解決し、バースト
信号の場合の過渡応答の影響を受けることなく、しかも
、小型化を可能とした時分割多重通信用利得制御回路を
提供することにある。
信号の場合の過渡応答の影響を受けることなく、しかも
、小型化を可能とした時分割多重通信用利得制御回路を
提供することにある。
（発明の構成及び作用）
第１図は本発明による時分割多重通信用利得制御回路の
一構成例図であり、１は利得可変増幅器、２は出力検出
回路、３は利得演算記憶回路である。
一構成例図であり、１は利得可変増幅器、２は出力検出
回路、３は利得演算記憶回路である。
第２図は本発明による第１図中の利得演算記憶回路３の
一構成例である。図において、３１はＡ／Ｄ変換器、３
２．３３は加算器、３４はＮ段シフトレジスタ、３５は
Ｄ／Ａ変換器である。
一構成例である。図において、３１はＡ／Ｄ変換器、３
２．３３は加算器、３４はＮ段シフトレジスタ、３５は
Ｄ／Ａ変換器である。
第３図は、本発明の利得制御回路による制御の流れの一
例を示すタイムチャートである。今、１つのＴＤＭＡフ
レーム内にＮ個のスロットか存在するものとし、スロッ
ト１．スロット２．−−スロットＮの利得誤差をそれぞ
れΔＧｌ、ΔＧ２゜・ΔＧＮとする。
例を示すタイムチャートである。今、１つのＴＤＭＡフ
レーム内にＮ個のスロットか存在するものとし、スロッ
ト１．スロット２．−−スロットＮの利得誤差をそれぞ
れΔＧｌ、ΔＧ２゜・ΔＧＮとする。
（作 用）
本発明の作用を、第１図、第２図及び第３図を用いて詳
細に説明する。
細に説明する。
以下、説明の便宜上、スロットｌに対応する制御動作に
ついて説明する。
ついて説明する。
まず、第３図のＣを付した時間帯でスロット１に対応す
る利得制御か行われているとき、受信搬送波か入力信号
として利得可変増幅器ｌに入力され、第３図のａを付し
た時間帯においてスロット１の利得可変増幅器１の出力
か出力検出回路２て検出され利得演算記憶回路３に入力
される。第２図に示す利得演算記憶回路３に入力された
出力検出レベルは、Ａ／Ｄ変換器３１によりディジタル
値に変換され、この値（出力検出値）をスロット毎に予
め定められた利得目標値から加算器３２によって差し引
くことにより得られる利得誤差か、Ｎ段シフトレジスタ
３４のレジスタ１の出力値から加算器３３によって差し
引かれる。こうして利得誤差か除去される二とにより得
られる利得制御量の更新値は、第３図のｂを付した時間
帯の間、レジスタＮ、レジスタＮ〜１．− レジスタ
１へと順次シフトしなから逐次記憶保持され、次のスロ
ット１の利得制御量となる。
る利得制御か行われているとき、受信搬送波か入力信号
として利得可変増幅器ｌに入力され、第３図のａを付し
た時間帯においてスロット１の利得可変増幅器１の出力
か出力検出回路２て検出され利得演算記憶回路３に入力
される。第２図に示す利得演算記憶回路３に入力された
出力検出レベルは、Ａ／Ｄ変換器３１によりディジタル
値に変換され、この値（出力検出値）をスロット毎に予
め定められた利得目標値から加算器３２によって差し引
くことにより得られる利得誤差か、Ｎ段シフトレジスタ
３４のレジスタ１の出力値から加算器３３によって差し
引かれる。こうして利得誤差か除去される二とにより得
られる利得制御量の更新値は、第３図のｂを付した時間
帯の間、レジスタＮ、レジスタＮ〜１．− レジスタ
１へと順次シフトしなから逐次記憶保持され、次のスロ
ット１の利得制御量となる。
従って、次のＴＤＭＡフレームのスロットｌのタイミン
グが到来したとき、Ｎ段シフトレジスタ３４に記憶され
ていた第３図ａての出力検出に基づくスロット１の利得
制御量か、Ｄ／Ａ変換器３５に入力され、アナログ値と
なって、第３図のＣを付した時間帯で第１図の利得可変
増幅器１への利得制御出力となる。利得可変増幅器１に
より、増幅器入力信号は増幅され、増幅器出力は第３図
のａｏ を付した時間帯で出力検出回路２へ入力され、
その出力検出レベルは利得演算記憶回路３へ供給される
。ここで再び、利得演算記憶回路３は、出力検出レベル
をディジタル値に変換し、その値（出力検出値）を利得
目標値から差し引いた利得誤差を、現在の利得制御量の
記憶値から差引き、次のフレームの当該スロットの利得
制御量として更新記憶する。以上の動作の繰り返しによ
り、スロット１の利得制御か逐次行われる。
グが到来したとき、Ｎ段シフトレジスタ３４に記憶され
ていた第３図ａての出力検出に基づくスロット１の利得
制御量か、Ｄ／Ａ変換器３５に入力され、アナログ値と
なって、第３図のＣを付した時間帯で第１図の利得可変
増幅器１への利得制御出力となる。利得可変増幅器１に
より、増幅器入力信号は増幅され、増幅器出力は第３図
のａｏ を付した時間帯で出力検出回路２へ入力され、
その出力検出レベルは利得演算記憶回路３へ供給される
。ここで再び、利得演算記憶回路３は、出力検出レベル
をディジタル値に変換し、その値（出力検出値）を利得
目標値から差し引いた利得誤差を、現在の利得制御量の
記憶値から差引き、次のフレームの当該スロットの利得
制御量として更新記憶する。以上の動作の繰り返しによ
り、スロット１の利得制御か逐次行われる。
第２図の利得演算記憶回路３には、Ｎ個のレジスタかあ
り、スロット１〜スロツトＮの各利得制御量を順次記憶
し、出力するように構成されているので、スロット２〜
スロツトＮにおいても、同様の利得制御か逐次行われる
ことは明らかである。
り、スロット１〜スロツトＮの各利得制御量を順次記憶
し、出力するように構成されているので、スロット２〜
スロツトＮにおいても、同様の利得制御か逐次行われる
ことは明らかである。
以上により、各スロットに対応した利得目標値に従った
制御か、スロット毎に逐次行われていく二とかわかる。
制御か、スロット毎に逐次行われていく二とかわかる。
次に、本発明をＴＤＭＡ移動通信回線に応用した場合の
有用性について吟味する。
有用性について吟味する。
まず一つの応用例として、ＴＤＭＡ移動通信回線におけ
る基地局の受信ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａ１ｎ
Ｃｏｎｔｒｏｌ）回路かある。上記基地局ＡＧＣ回路
において、各スロットに割り当てられた移動局の距離か
各々異なるため、基地局の受信入力は各スロット毎に大
幅に異なるものとなるか、本発明による方式を用いれば
、従来の即時閉ループ制御方式において不可避的に生ず
る受信スロット間のＡＧＣ過渡応答干渉かない状態でＡ
ＧＣか可能となる。
る基地局の受信ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａ１ｎ
Ｃｏｎｔｒｏｌ）回路かある。上記基地局ＡＧＣ回路
において、各スロットに割り当てられた移動局の距離か
各々異なるため、基地局の受信入力は各スロット毎に大
幅に異なるものとなるか、本発明による方式を用いれば
、従来の即時閉ループ制御方式において不可避的に生ず
る受信スロット間のＡＧＣ過渡応答干渉かない状態でＡ
ＧＣか可能となる。
又、本発明の他の一つの応用例として、ＴＤＭＡ移動通
信回線における基地局の送信ＡＰＣ（Ａｕｔｏｍａｔｉ
ｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路かある。ＡＰＣ
の応用例として、同一周波数を利用している他の基地局
との干渉を回避する目的で、自基地局の送信出力を対応
する移動局との距離に従って制御（近い移動局に対して
は低出力で、遠い移動局に対しては高出力で送信）する
方式か、既にアナログ方式の自動車電話で採用されてい
るか、この送信電力制御をＴＤＭＡにも応用する場合、
本発明によれば、従来の即時閉ループ制御方式において
不可避的に生ずる送信スロット間のＡＰＣ過渡応答干渉
かない状態でＡＰＣ機能を実現できる二とがわかる。
信回線における基地局の送信ＡＰＣ（Ａｕｔｏｍａｔｉ
ｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路かある。ＡＰＣ
の応用例として、同一周波数を利用している他の基地局
との干渉を回避する目的で、自基地局の送信出力を対応
する移動局との距離に従って制御（近い移動局に対して
は低出力で、遠い移動局に対しては高出力で送信）する
方式か、既にアナログ方式の自動車電話で採用されてい
るか、この送信電力制御をＴＤＭＡにも応用する場合、
本発明によれば、従来の即時閉ループ制御方式において
不可避的に生ずる送信スロット間のＡＰＣ過渡応答干渉
かない状態でＡＰＣ機能を実現できる二とがわかる。
（発明の効果）
以上詳細に説明したように、本発明によれは、ＴＤＭＡ
通信における利得制御方式を、ＴＤＭＡｌフレーム分の
各スロット（スロット１〜スロツトＮ）のキャリヤレベ
ルに基づく利得制陣量を記憶する利得演算記憶回路を用
いることにより実現しているので、従来の即時閉ループ
制御方式において不可避であったバースト信号入力時の
過渡応答の影響かなく、ＴＤＭＡＩフレーム分の各スロ
ット毎に利得の制御が個別にできる。又、回路の大部分
をマイクロコンピュータを用いたソフトウェアで実現す
ることができ、小型化か可能である。
通信における利得制御方式を、ＴＤＭＡｌフレーム分の
各スロット（スロット１〜スロツトＮ）のキャリヤレベ
ルに基づく利得制陣量を記憶する利得演算記憶回路を用
いることにより実現しているので、従来の即時閉ループ
制御方式において不可避であったバースト信号入力時の
過渡応答の影響かなく、ＴＤＭＡＩフレーム分の各スロ
ット毎に利得の制御が個別にできる。又、回路の大部分
をマイクロコンピュータを用いたソフトウェアで実現す
ることができ、小型化か可能である。
第１図は本発明による時分割多重通信用利得制御回路の
一構成例図、第２図は本発明による第１図中の利得演算
記憶回路３の一構成例図、第３図は本発明による利得制
御の流れの一例を示すタイムチャートである。 １・・・利得可変増幅器、 ２・・・出力検出回路、３
・・・利得演算記憶回路、 ３１−・・Ａ／Ｄ変換器、
３２．３３・・・加算器、 ３４・・・Ｎ段シフトレ
ジスタ、 ３５・・・Ｄ／Ａ変換器。
一構成例図、第２図は本発明による第１図中の利得演算
記憶回路３の一構成例図、第３図は本発明による利得制
御の流れの一例を示すタイムチャートである。 １・・・利得可変増幅器、 ２・・・出力検出回路、３
・・・利得演算記憶回路、 ３１−・・Ａ／Ｄ変換器、
３２．３３・・・加算器、 ３４・・・Ｎ段シフトレ
ジスタ、 ３５・・・Ｄ／Ａ変換器。
Claims (1)
- 【特許請求の範囲】 時分割多重通信方式におけるタイムスロット毎の搬送波
の利得を制御するために、 前記タイムスロット毎に入力される利得制御量に従って
前記搬送波を増幅した出力信号を得る利得可変増幅器と
、 該利得可変増幅器の前記出力信号から前記タイムスロッ
ト毎の出力を検出する出力検出回路と、該出力検出回路
からの出力値を各タイムスロット毎に予め定められた利
得目標値から差し引いて利得誤差を求め、現在のフレー
ムにおける各タイムスロットの利得制御量から前記求め
られた利得誤差をそれぞれ差し引いた値を記憶更新して
その次のフレームの対応する各タイムスロットの前記利
得制御量として逐次前記利得制御増幅器に入力する利得
演算記憶回路と、 を備えた時分割多重通信用利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11788490A JPH0414335A (ja) | 1990-05-08 | 1990-05-08 | 時分割多重通信用利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11788490A JPH0414335A (ja) | 1990-05-08 | 1990-05-08 | 時分割多重通信用利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0414335A true JPH0414335A (ja) | 1992-01-20 |
Family
ID=14722619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11788490A Pending JPH0414335A (ja) | 1990-05-08 | 1990-05-08 | 時分割多重通信用利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0414335A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240650A (ja) * | 1993-12-28 | 1995-09-12 | Nec Corp | 時分割多重通信における自動利得制御方式 |
| WO2005011165A1 (ja) * | 2003-07-25 | 2005-02-03 | Fujitsu Limited | 無線受信機および自動利得制御方法 |
| US8369738B2 (en) | 2008-09-09 | 2013-02-05 | Ricoh Company, Ltd. | Toner container and image forming apparatus |
| US8706010B2 (en) | 2010-08-03 | 2014-04-22 | Ricoh Company, Ltd. | Image forming apparatus using a toner container in which the toner outlet may be positioned in a horizontal or vertical direction |
| US8792809B2 (en) | 2009-09-04 | 2014-07-29 | Ricoh Company, Limited | Toner container and image forming apparatus with a mechanism to secure the toner container |
-
1990
- 1990-05-08 JP JP11788490A patent/JPH0414335A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240650A (ja) * | 1993-12-28 | 1995-09-12 | Nec Corp | 時分割多重通信における自動利得制御方式 |
| WO2005011165A1 (ja) * | 2003-07-25 | 2005-02-03 | Fujitsu Limited | 無線受信機および自動利得制御方法 |
| US7593705B2 (en) | 2003-07-25 | 2009-09-22 | Fujitsu Limited | Radio receiver and gain control method |
| US8369738B2 (en) | 2008-09-09 | 2013-02-05 | Ricoh Company, Ltd. | Toner container and image forming apparatus |
| US8600262B2 (en) | 2008-09-09 | 2013-12-03 | Ricoh Company, Ltd. | Toner container and image forming apparatus |
| US8792809B2 (en) | 2009-09-04 | 2014-07-29 | Ricoh Company, Limited | Toner container and image forming apparatus with a mechanism to secure the toner container |
| US8706010B2 (en) | 2010-08-03 | 2014-04-22 | Ricoh Company, Ltd. | Image forming apparatus using a toner container in which the toner outlet may be positioned in a horizontal or vertical direction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2119714C1 (ru) | Способ и устройство для снижения максимального значения мощности огибающей линейного усилителя мощности | |
| JPS6381515A (ja) | 自動電力制御回路 | |
| GB1502253A (en) | Spreadspectrum-multiple-access modulation system receiver | |
| TW520586B (en) | Selectively activatable AGC signal measurement unit | |
| JPH0394522A (ja) | 出力波形制御回路 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JPH11355078A (ja) | ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路 | |
| JP3576410B2 (ja) | 受信装置と送受信装置及び方法 | |
| JPH0414335A (ja) | 時分割多重通信用利得制御回路 | |
| JPH03184449A (ja) | 受信装置 | |
| JPH0879143A (ja) | 無線機 | |
| JP3300185B2 (ja) | 無線機および無線機の使用方法 | |
| US6959174B2 (en) | Amplifying device | |
| AU675973B2 (en) | The apparatus for adjusting the efficiency of electric poweramplification | |
| JPH0531330B2 (ja) | ||
| US5864586A (en) | Radio apparatus with offset compensating circuit | |
| JPH08288881A (ja) | 自動利得制御方式 | |
| JPH03230607A (ja) | 自動利得制御回路 | |
| JPH0974371A (ja) | 無線機 | |
| JPH03222510A (ja) | 自動利得制御装置 | |
| JP2973258B2 (ja) | アナログ／デジタル共用方式の送信電力自動制御装置 | |
| JP2765211B2 (ja) | 線形化電力増幅器の電力制御回路 | |
| JPH05102939A (ja) | 時分割多重デイジタル無線通信システムの受信機 | |
| JP2001267851A (ja) | 歪補償増幅器 | |
| JPH0590854A (ja) | 自動利得制御回路 |