JPH04142642A - 通信機能付き情報処理装置 - Google Patents

通信機能付き情報処理装置

Info

Publication number
JPH04142642A
JPH04142642A JP2264951A JP26495190A JPH04142642A JP H04142642 A JPH04142642 A JP H04142642A JP 2264951 A JP2264951 A JP 2264951A JP 26495190 A JP26495190 A JP 26495190A JP H04142642 A JPH04142642 A JP H04142642A
Authority
JP
Japan
Prior art keywords
communication control
communication
control device
load factor
load ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2264951A
Other languages
English (en)
Other versions
JP2863295B2 (ja
Inventor
Yutaka Ishikawa
裕 石川
Masami Katagiri
片桐　正巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2264951A priority Critical patent/JP2863295B2/ja
Priority to US07/770,927 priority patent/US5281963A/en
Publication of JPH04142642A publication Critical patent/JPH04142642A/ja
Application granted granted Critical
Publication of JP2863295B2 publication Critical patent/JP2863295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321—Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、通信制御処理の高速化を実現することのでき
る通信機能付き情報処理装置に関する。
（従来の技術） 近年、単体で処理を実行する情報処理装置の他に、上位
装置等の装置との間で通信を行ない、処理を実行する通
信機能付き情報処理装置が各種の分野で利用されている
。
第２図に、従来の通信機能付き情報処理装置の概念図を
示す。
図には２種類の通信機能付き情報処理装置（以下単に情
報処理装置と称す）１．２が示されている。
まず情報処理装置１は、主制御装置（ＭＰ）１１と、主
制御装置１１にシステムバス１２を介して接続された通
信制御装置（ＣＰ）１３と、通信制御装置１３にローカ
ルバス１４を介して接続された回線対応装置（ＴＲＣ）
１５から構成されている。
主制御装置１１は、情報処理装置１に予め設定されたア
プリケーション処理を実行する主プロセッサから成るも
のである。通信制御装置１３は、通信回線１６を介して
送受信される電文のプロトコル処理及び回線対応装置１
５に設けられた図示しない通信制御ＬＳＩ制御を行なう
既知の通信制御プロセッサから成るものである。回線対
応装置１５は、電文の組立及び分解やシリアル／パラレ
ル変換を行なう通信制御ＬＳＩの制御（ＬＳＩ制御）や
情報処理装置１内部の信号形式と通信回線１６上の信号
形式との整合を取るドライバ・レシーバ等から成るもの
である。
また、情報処理装置２は、主制御装置（ＭＰ）２１と、
主制御装置２１にシステムバス２２を介して接続された
回線対応装置（ＴＲＣ）２３から構成されている。ここ
で、回線対応装置２３は、回線対応装置１４と同一のも
のである。また主制御装置２１は、主制御装置１１及び
通信制御装置１３の両方の機能を備えたプロセッサ等か
ら成るものである。即ち主制御装置２１は、アプリケー
ション処理、プロトコル処理、ＬＳＩ制御を実行する。
以上の構成の情報処理装置１．２の動作を、第３図及び
第４図を参照しながら説明する。
第３図（ａ）、（ｂ）は、従来の電文受信に係る動作説
明図である。
第３図（ａ）は、情報処理装置１の動作を示したもので
、同図（ｂ）は情報処理装置２の動作を示したものであ
る。
まず第３図（ａ）に示すように、情報処理装置１の場合
、ＴＲＣｌ３が通信回線１６上の電文を受信すると（ス
テップＳｌ）、ＣＰ１３に向けてローカルバス１４を介
して受信完了の通知を行なう（ステップＳ２）、この通
知を受けたＣＰ１３では、プロトコル処理が実行され（
ステップＳ３）、この処理を完了すると、ＭＰＩＩに向
けて受信処理完了の通知を行なう（ステップＳ４）。こ
の通知を受けたＭＰｌｌは、アプリケーション（ＡＰ）
処理を行なうことになる（ステップＳ５）。
一方第３図（ｂ）に示すように、情報処理装置２の場合
、ＴＲＣ２３が通信回線２４上の電文な受信すると（ス
テップ５１１）、システムバス２２を介してＭＰ２１に
向けて受信完了の通知を行なう（ステップ５１２）、こ
の通知を受けたＭＰ２１は、プロトコル処理を行なった
後（ステップ５１３）、ＡＰ処理を行なうことになる（
ステップ５１４）。
次に、第４図（ａ）、（ｂ）は、従来の電文送信に係る
動作説明図である。
第４図（ａ）は、情報処理装置１の動作を示したもので
、同図（ｂ）は情報処理装置２の動作を示したものであ
る。
まず第４図（ａ）に示すように、情報処理装置１の場合
、ＭＰｌｌで実行されるＡＰ処理の結果、通信回線１６
上に通信電文を送信する必要が生じたものとする（ステ
ップＳ２１）、この場合ＭＰＩＩは、ＣＰ１３に向けて
送信処理命令を送出する（ステップ５２２）、この命令
を受けたＣＰ１３では、送信すべき電文のプロトコル処
理を実行しくステップ５２３）　、ＴＲＣｌ３に向けて
送信命令を出す（ステップ５２４）、この命令を受けた
ＴＲＣｌ３では、通信回線１６の規格に合致する電文組
立の後、送信を行なう（ステップ５２５）。
一方第４図（ｂ）に示すように、情報処理装置２の場合
、ＭＰ２１で実行されるＡＰ処理の結果、通信回線２４
上に通信電文を送信する必要が生じたものとする（ステ
ップＳ３１）、この場合ＭＰ２１は、更にプロトコル処
理を実行しくステップ５３２）　、ＴＲＣ２３に向けて
送信命令を出す（ステップ５３３）、この命令を受けた
ＴＲＣ２３では、通信回線２４の規格に合致する電文の
組立後、送信を行なう（ステップ５３４）。
（発明が解決しようとする課題） さて、情報処理装置１の場合、一般に主制御装置１１の
処理能力が通信制御装置１３よりも優れている。
このため、主制御装置１の負荷が軽い場合（負荷率が低
い場合）、即ちアプリケーション処理等が少ない場合は
、情報処理装置２のように、主制御装置１１がプロトコ
ル処理を実行するのが望ましい。言換えれば、このよう
な場合には、情報処理装置２は情報処理装置１よりも速
やかに電文の送受信を完了できる。
また、主制御装置２１の負荷が重い場合（負荷率が高い
場合）、即ちアプリケーション処理等が多い場合は、即
座に主制御装置２１によるプロトコル処理が実施されず
アプリケーション処理実行による待ち時間が長くなる。
このような場合には、情報処理装置１は情報処理装置２
よりも速やかに電文の送受信を完了できる。
以上のように、主制御装置１の負荷率によって、迅速に
電文の送受信を完了させる処理が異なるるため、情報処
理装置を構築する場合、主制御装置の負荷率を想定し電
文の送受信を速やかに完了させる工夫がなされていたが
、時々刻々変化する負荷率の想定が困難で、思うように
電文の送受信に係る時間を削減できないといった問題が
生じていた。
本発明は以上の点に着目してなされたもので、常に最小
の時間で電文の送受信に係る処理を完結することのでき
る通信機能付き情報処理装置を提供することを目的とす
るものである。
（課題を解決するための手段） 本発明の通信機能付き情報処理装置は、通信回線への電
文送受信の制御を行なう回線対応装置と、予め設定され
た通信手順に基づく通信制御処理を行なう機能を有する
通信制御装置と、前記通信回線を介して送受信されるデ
ータの処理と前記通信制御処理を行なう機能を有する主
制御装置とを備えたものにおいて、前記主制御装置の負
荷率を算出する負荷率算出部と、当該負荷率を記憶する
負荷率記憶部と、前記負荷率記憶部の内容が低負荷を示
していた場合に、前記通信制御処理を前記主制御装置に
実行させる通信制御実行装置決定部とを備えたものであ
る。
（作用） この装置は、主制御装置の負荷率を算出する負荷率算出
部と、この負荷率を記憶する負荷率記憶部と、負荷率記
憶部の内容から通信制御処理を主制御装置もしくは通信
制御装置の何れかに実行させる通信制御実行装置決定部
とを用意する。
通信制御実行装置は、通信制御処理を実行する必要が生
じた場合、負荷率記憶部の内容を読取り、その内容によ
って通信制御処理を、主制御装置に実行させるか、通信
制御装置に実行させるかを判断する。
これにより、常に最適な装置に通信制御処理を実行させ
ることができ、電文の送受信に係る時間を最小にするこ
とができる。
（実施例） 第１図は、本発明の通信機能付き情報処理装置のブロッ
ク図である。
図に示した通信機能付き情報処理装置（以下単に情報処
理装置と称す）５０は、主制御装置（ＭＰ）５１と、こ
の主制御装置５１にシステムバス５２を介して接続され
た共有メモリ５３と、ローカルバス５４を介して接続さ
れた通信制御装置（ＣＰ）５５及び回線対応装置（ＴＲ
Ｃ）５６から構成されている。回線対応部５６には、図
示しない上位装置の接続された通信回線８が接続されて
いる。
主制御装置５１には、負荷率算出部６１、負荷率記憶部
６２、第１通信制御実行装置決定部６３が設けられてい
る。
負荷率算出部６１は、主制御装置５１の負荷率、即ち、
アプリケーション処理を頻繁に実行しているか否かを算
出するものである。負荷率記憶部６２は、負荷率算出部
６１の算出結果を記憶するレジスタ等から成るものであ
る。第１通信制御実行装置決定部６３は、主制御装置５
１が電文を送信する必要が生じた場合、この電文に係る
プロトコル処理を主制御装置５１が実行するか通信制御
装置５５が実行するかを決定するものである。
通信制御装置５５には第２通信制御実行装置決定部６４
が設けられている。この第２通信制御実行装置決定部６
４は、回線対応部５６が通信回線８から電文を受信した
場合、この電文のプロトコル処理を主制御装置５１が実
行するか通信制御装置５５が実行するかを決定するもの
である。
なおここでは、情報処理装置５０における通信制御処理
をプロトコル処理であるものとして話を進めする。
以上の構成の情報処理装置５０の動作を、第５図及び第
６図を参照しながら説明する。
第５図は本発明に係る電文受信に係る動作説明図である
。
図に示すように、ＴＲＣ５６が電文を受信すると（ステ
ップ５４１）、ＣＰ５５に向けて受信完了の通知を行な
う（ステップ５４２）、この通知を受けた通信制御装置
５５では、第２通信制御実行装置決定部６４を起動する
。第２通信制御実行装置決定部６４は、負荷率記憶部（
レジスタ）６２の内容を読取り（ステップ５４３）、そ
の内容が高負荷を示しているか否かの判断を行なう。
具体的には、負荷率記憶部６２の内容が予め設定された
閾値以上の場合、高負荷であると判断し、閾値未満の場
合、低負荷であると判断する。例えば低負荷であると判
断した場合、通信制御装置５５は、ＭＰ５１に向けて受
信完了の通知を行なう（ステップ５４４）。ＭＰ５１で
は、通知を受けると、プロトコル処理を実行しくステッ
プ５４５）、ＡＰ処理を実行することになる（ステップ
５４６）。
一方、ＴＲＣ５６が更に電文を受信すると（ステップ５
４７）　、再び通信制御装置５５に向けて受信完了の通
知を行なう（ステップ５４８）、そして、第２通信制御
実行装置決定部６４が負荷率記憶部６２の内容を読取る
（ステップ５４９）。
この場合、高負荷であると判断し、通信制御装置５５自
身がプロトコル処理を実行（ステップ５５０）　、ＭＰ
５１に向けて受信処理完了の通知を行なう（ステップ５
５１）、この通知を受けるとＭＰ５１ではＡＰ処理を実
行することになる（ステップ５５２）。
なお、負荷率算出部６１は、主制御装置５１の負荷を逐
次監視し、負荷率記憶部６２の内容を更新する。ここで
、図中■のタイミングでは低負荷率を示し、■のタイミ
ングでは高負荷率を示す。
このため、ステップＳ２３の結果、第２通信制御実行装
置決定部６４は、プロトコル処理を主制御装置５１に実
行させる。また、ステップＳ２９の結果、第２通信制御
実行装置決定部６４は、プロトコル処理を通信制御装置
５５自身に実行させる。
次に第５図は、本発明に係る電文送信の動作説明図であ
る。
図に示すようにＭＰ５１におけるＡＰ処理が実行され電
文の送信の必要が生じた場合（ステップ５６１）、ＭＰ
５１の第１通信制御実行装置決定部６３は、負荷率記憶
部６２の内容を読取り（ステップ５６２）　、主制御装
置５１の負荷率を把握する。この場合負荷率が予め設定
された閾値未満であったものとする（負荷率記憶部６２
の内容が■の状態）、このため、主制御装置５１は、プ
ロトコル処理を実行しくステップ５６３）　、ＣＰ５５
に向けて送信命令を送出する（ステップ５６４）、送信
命令を受けたＣＰ５５は、更にＴＲＣ５６を制御する送
信命令を送出する（ステップ５６５）、この命令を受け
たＴＲＣ５６は、通信回線８上に電文を送信する（ステ
ップ５６６）。
一方、ＭＰ５１において、新たなＡＰ処理が実行され再
び電文の送信の必要が生じた場合（ステップ５６７）、
第１通信制御実行装置決定部６３は、負荷率記憶部６２
の内容を読取る（ステップ５６Ｂ）、この場合負荷率が
予め設定された閾値以上であったものとする（負荷率記
憶部６２の内容が■の状態）、従って、第１通信制御実
行装置決定部６３は、プロトコル処理を通信制御装置５
５に依頼するための送信処理命令を送出する（ステップ
５６９）。送信処理命令を受けたＣＰ５５は、プロトコ
ル処理を実行しくステップ５７０）　、ＴＲＣ５６に送
信命令を送出する（ステップＳ７１）、この結果、ＴＲ
Ｃ５６では、電文の送信を実行することになる（ステッ
プ５７２）。
以上のように電文の送信を行なう場合、主制御装置５１
に設けられた第１通信制御実行装置決定部６３が、プロ
トコル処理を主制御装置５１が実行するか通信制御装置
５５が実行するのかを決定する。
本発明は以上の実施例に限定されない。
実施例では、負荷率記憶部６２を主制御装置５１に設け
た場合を例に説明したが、主制御装置５１及び通信制御
装置５５が参照できる位置ならば、例えば共有メモリ５
３上等に設けても構わない。
また、通信制御実行装置決定部を主制御装置５１及び通
信制御装置５５に設け、それぞれ電文の送信と受信の場
合に使い分ける例を説明したが、何れか一つで電文の送
受信に対処することも可能である。
そして、通信制御処理は、プロトコル処理のみでなく、
回線対応部の制御（ＬＳＩ制御）を含めてもよい。
（発明の効果） 以上の構成の本発明の通信機能付き情報処理装置は、主
制御装置の負荷の状態によって通信制御処理を主制御装
置自身、もしくは通信制御装置の何れかに選択的に実行
させる。このため、主制御装置の負担増加を招くことな
く、迅速な通信制御処理を実現することができる。
【図面の簡単な説明】
第１図は本発明の通信機能付き情報処理装置のブロック
図、第２図は従来の通信機能付き情報処理装置の概念図
、第３図（ａ）、（ｂ）は従来の電文受信に係る動作説
明図、第４図（ａ）。 （ｂ）は従来の電文送信に係る動作説明図、第５図は本
発明に係る電文受信の動作説明図、第６図は本発明に係
る電文送信の動作説明図である。 ５１・・・主制御装置、５５・・・通信制御装置、６１
・・・負荷率算出部、６２・・・負荷率記憶部、６３・
・・第１通信制御実行装置決定部、６４・・・第２通信
制御実行装置決定部。 特許出願人　沖電気工業株式会社 本発明の通信機能付か情報処理ａｍのブロック間第　　
１　　図 従来の過信ｌＩ！Ｉｔ４き情報処理装置の概念間第　　
２　　図 ＝　３ 二四 本発明に係る電文受信の動作説明間 第　　５　　図 本発明に係る電文送信の動作説明間 第　　６　　図

Claims (1)

  1. 【特許請求の範囲】 通信回線への電文送受信の制御を行なう回線対応装置と
    、 予め設定された通信手順に基づく通信制御処理を行なう
    機能を有する通信制御装置と、 前記通信回線を介して送受信されるデータの処理と前記
    通信制御処理を行なう機能を有する主制御装置とを備え
    たものにおいて、 前記主制御装置の負荷率を算出する負荷率算出部と、 当該負荷率を記憶する負荷率記憶部と、 前記負荷率記憶部の内容が低負荷を示していた場合に、
    前記通信制御処理を前記主制御装置に実行させる通信制
    御実行装置決定部とを備えたことを特徴とする通信機能
    付き情報処理装置。
JP2264951A 1990-10-04 1990-10-04 通信機能付き情報処理装置 Expired - Fee Related JP2863295B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2264951A JP2863295B2 (ja) 1990-10-04 1990-10-04 通信機能付き情報処理装置
US07/770,927 US5281963A (en) 1990-10-04 1991-10-04 Information processing equipment having communication capabilities and which calculates load factor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2264951A JP2863295B2 (ja) 1990-10-04 1990-10-04 通信機能付き情報処理装置

Publications (2)

Publication Number Publication Date
JPH04142642A true JPH04142642A (ja) 1992-05-15
JP2863295B2 JP2863295B2 (ja) 1999-03-03

Family

ID=17410465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2264951A Expired - Fee Related JP2863295B2 (ja) 1990-10-04 1990-10-04 通信機能付き情報処理装置

Country Status (2)

Country Link
US (1) US5281963A (ja)
JP (1) JP2863295B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014644A2 (en) * 1992-05-21 2000-06-28 Rockwell International Corporation Distribution of error correction and compression processing

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0590175B1 (de) * 1992-09-28 1996-07-24 Siemens Aktiengesellschaft Prozesssteuerungssystem
US5392033A (en) * 1993-01-05 1995-02-21 International Business Machines Corporation Priority generator for providing controllable guaranteed fairness in accessing a shared bus
US5615254A (en) * 1995-04-04 1997-03-25 U S West Technologies, Inc. Methods and systems for dynamic routing in a switched comunication network
US6757746B2 (en) * 1997-10-14 2004-06-29 Alacritech, Inc. Obtaining a destination address so that a network interface device can write network data without headers directly into host memory
US8621101B1 (en) 2000-09-29 2013-12-31 Alacritech, Inc. Intelligent network storage interface device
US6226680B1 (en) 1997-10-14 2001-05-01 Alacritech, Inc. Intelligent network interface system method for protocol processing
US8539112B2 (en) 1997-10-14 2013-09-17 Alacritech, Inc. TCP/IP offload device
US6434620B1 (en) * 1998-08-27 2002-08-13 Alacritech, Inc. TCP/IP offload network interface device
US8782199B2 (en) 1997-10-14 2014-07-15 A-Tech Llc Parsing a packet header
US6697868B2 (en) * 2000-02-28 2004-02-24 Alacritech, Inc. Protocol processing stack for use with intelligent network interface device
US8019901B2 (en) 2000-09-29 2011-09-13 Alacritech, Inc. Intelligent network storage interface system
US20030046330A1 (en) * 2001-09-04 2003-03-06 Hayes John W. Selective offloading of protocol processing
US7543087B2 (en) * 2002-04-22 2009-06-02 Alacritech, Inc. Freeing transmit memory on a network interface device prior to receiving an acknowledgement that transmit data has been received by a remote device
US8108656B2 (en) * 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US6996070B2 (en) * 2003-12-05 2006-02-07 Alacritech, Inc. TCP/IP offload device with reduced sequential processing
EP1598715A1 (de) * 2004-05-18 2005-11-23 Siemens Aktiengesellschaft Verfahren zur Erfassung der Kommunikationslast eines Automatisierungssystems
US8248939B1 (en) 2004-10-08 2012-08-21 Alacritech, Inc. Transferring control of TCP connections between hierarchy of processing mechanisms
US20080263171A1 (en) * 2007-04-19 2008-10-23 Alacritech, Inc. Peripheral device that DMAS the same data to different locations in a computer
US8539513B1 (en) 2008-04-01 2013-09-17 Alacritech, Inc. Accelerating data transfer in a virtual computer system with tightly coupled TCP connections
US8341286B1 (en) 2008-07-31 2012-12-25 Alacritech, Inc. TCP offload send optimization
US9306793B1 (en) 2008-10-22 2016-04-05 Alacritech, Inc. TCP offload device that batches session layer headers to reduce interrupts as well as CPU copies
US8171175B2 (en) * 2009-01-23 2012-05-01 Qualcomm Incorporated Methods and systems using data rate driven protocol accelerator for mobile devices
EP3814898A1 (en) * 2018-06-29 2021-05-05 Intel IP Corporation Technologies for cross-layer task distribution

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868818A (en) * 1987-10-29 1989-09-19 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fault tolerant hypercube computer system architecture
US5155851A (en) * 1989-05-15 1992-10-13 Bell Communications Research, Inc. Routing an incoming data stream to parallel processing stations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014644A2 (en) * 1992-05-21 2000-06-28 Rockwell International Corporation Distribution of error correction and compression processing
EP1014644A3 (en) * 1992-05-21 2005-07-13 Rockwell International Corporation Distribution of error correction and compression processing

Also Published As

Publication number Publication date
US5281963A (en) 1994-01-25
JP2863295B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
JPH04142642A (ja) 通信機能付き情報処理装置
JPH09331370A (ja) データ通信装置
JP3750467B2 (ja) Ｕｓｂシミュレーション装置、及び、記憶媒体
JPS6236940A (ja) 自動車内デ−タ通信装置
JP2001177508A (ja) 無線通信装置
JP3454264B2 (ja) 無線通信システムおよび無線通信方法
JPH03108930A (ja) 非同期通信方式
JP2925049B2 (ja) 入力バッファ制御方式
JPH0669978A (ja) プロセッサ間通信方式
JPH0741231Y2 (ja) データ伝送システム
JPH06332866A (ja) プログラム間通信方式
JPS58201136A (ja) 通信制御装置
JP2000047965A (ja) 情報処理装置
JPS62209935A (ja) デ−タ伝送制御方式
JPH10320345A (ja) バスコントローラ
JPH03265250A (ja) 通信制御装置
JPS59119439A (ja) バツフア・ビジ−回避方式
JPH04287455A (ja) 正規応答モード物理レベル半二重通信制御方式
JPS6032461A (ja) 伝送システム
JPH0448369A (ja) 複数中央情報処理装置システムにおける情報処理装置制御情報更新方式
JPH05244216A (ja) 転送モード設定方式
JPH0478249A (ja) 通信制御方法
JPH07200451A (ja) マルチバスｉｉ−ｓｃｓｉバスデータ転送方法および装置
JPH07129205A (ja) プログラマブルコントローラとモニタ装置間の通信方法
JPH02149049A (ja) 通信制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091211

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees