JPH0414202A - Ｖ↓２ｏ↓３系セラミクス抵抗体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、■、０．系セラミクスを主成分とするＰＴＣ
抵抗体素子に関し、特にヒステリシスクランクの発生を
抑制することにより、大電流。

大電圧用の制限素子として採用できるようにしたＶ２Ｏ
，系抵抗体素子の構造に関する。

（従来の技術〕 一般に、正の抵抗温度特性（ＰＴＣ）を有する抵抗体素
子に採用されるＶ２Ｏ，系半導体セラミクスは、ある特
定温度で導体から絶縁体に移行する、いわゆるモットー
転移を利用したものである。

このＶ’ｔＯｚ系抵抗体素子は、ＢａＴｉ０ｚ系に比べ
てＰＴＣ特性の変化率が２桁程度低いものの、比抵抗が
約１０弓Ω１と小さいことから電流密度が大きく、大ｉ
流、大電力用の過電流保護素子としての利用が期待され
ている。

〔発明が解決しようとする問題点〕

しかしながら、上記従来のＶ２Ｏ３系セラミクス抵抗体
素子のＰＴＣ特性を測定すると温度上昇時の往路と温度
下降時の復路では別の抵抗特性曲線を描くという履歴現
象、いわゆるヒステリシスが大きいという問題点がある
。

このヒステリシスとは過電流状態の温度上昇における基
準抵抗値を示す温度と、解除冷却されて上記基準抵抗値
に戻ったときの温度との差とである。例えば、図に示す
ヒステリシス特性のように、温度上昇中のＰＴＣカーブ
ａの抵抗の対数値の１７２を半抵抗値Ｃ（基準抵抗値）
として、温度上昇時の半抵抗値Ｃを示す温度に対して、
冷却時のＰＴＣカーブｂで同値抵抗Ｃとなる温度は約３
０℃も低くなり、このように従来のＶ、○コ系抵抗体素
子のヒステリシスは最大で２０〜３０℃にも達する。

また、上記従来のＶ２Ｏ，系セラミクス抵抗体素子は、
自己発熱によって急激に温度上昇した場合、素子内の温
度分布が不均一となり、その温度差からクラックが発生
し易く、耐熱衝撃性が低いという問題点がある。このこ
とから、上記従来のＶ２Ｏ，系抵抗体素子を大電流、大
電圧用の制限素子として採用するには実用上の制約が大
きく、これの改善が要請されている。

本発明の目的は、上記ヒステリシス及び熱衝撃によるク
ラックの発生を抑制することにより、過電流保護素子と
して採用できるＶｔＯｓ系セラミクス抵抗体素子を提供
することにある。

〔問題点を解決するための手段〕

本件発明者らは、上記ヒステリシス、クラックを抑制す
るために検討を重ねたところ、ＶｔＯｓセラミクスの構
造はポーラス状となっていることから、温度上昇時、下
降時における金属転移現象が不均一となり、しかも転移
時の熱応力が大きくなり、その結果ヒステリシスを増大
させ、クラックを発生し易くしていることを見出した。

この結果から、上記ＶｔＯｓセラミクスに樹脂を混合し
て硬化させることにより金属絶縁体転移現象を均一化で
、かつクランクを低減できることに想到し、本発明を成
したものである。

そこで本発明は、Ｖ２Ｏ，系セラミクスからなる抵抗体
素子において、ＰＴＣ特性を発現するセラミクスに樹脂
を混合したことを特徴としている。

ここで、上記樹脂として熱硬化性樹脂を採用することが
好ましく、これの添加量は抵抗温度特性に影響を与えな
い程度に適宜設定すればよい。

また、本発明は、セラミクス層と内部電極とを交互に積
層してなる積層型、及び単板型のいずれにも適用できる
。

〔作用〕

本発明に係るＶ８Ｏ，系セラミクス抵抗体素子によれば
、ＰＴＣ特性を発現するセラミクスに樹脂を混合したの
で、該セラミクスのポーラス部分に存在する樹脂により
モット転移時の熱応力が緩和されることとなり、クラッ
クの発生を防止して耐熱衝撃性を向上できる。しかも樹
脂の存在により熱応力緩和が一様に進み易くなることか
ら、金属転移現象の均一化が図られ、ヒステリシスを大
幅に小さくできる。その結果、大電流、大電力用の制限
素子として利用でき、上述の要請に応えられる。

〔実施例〕

以下、本発明の詳細な説明する。

まず本発明の一実施例によるＶｔＯｓ系セラミクス抵抗
体素子を得るための一製造方法について説明する。

■　まず、Ｖ２０２９９．Ｏｍｏ１％、Ｃｒ、０．１゜
０ｇｏ１％に、Ｓｂｇ　０３　、Ｂ　Ｉｔ　Ｏｓ　、Ｐ
ｂｓ　Ｏｓの一種以上を配合し、これにトルエンを溶媒
として添加し、ボールミルで約２４時間粉砕してセラミ
クス原料粉を得る。

■　次に、上記セラミクス原料粉を脱溶媒、乾燥した後
、ＡｒＨｔ雰囲気中にて１０００℃×４時間焼成し、続
いてＨ２雰囲気中にて１５００℃×５時間焼成する。

■　上記焼成後、再びトルエンを溶媒として添加し、ボ
ールミルで約２４時間粉砕し、この後脱溶媒、乾燥して
セラミクス粉末を得る。

■　次に、上記セラミクス粉末９０ｇに対してメタアク
リレート樹脂１０ｇを添加して混合し、この後プレスで
加圧、加熱成形し、円板状の焼結体を得る。

■　しかる後、上記焼結体の両生面にＡｇ又はＡｇ−Ｐ
ｄからなる導電ペーストを印刷した後、焼き付けて電極
膜を形成する。これにより本実施例の単板型抵抗体素子
が製造される。

次に本実施例の作用効果について説明する。

本実施例の■２０．系セラミクス抵抗体素子によれば、
セラミクス粉末に樹脂を添加混合し、こを加圧、加熱形
成したので、この樹脂により金属転移時の熱応力が緩和
されるから、クランクの発生を防止でき、それだけ耐熱
衝撃性を向上できる。

しかも、樹脂の存在により熱応力緩和が均一に進み易く
なることから、温度上昇時、下降時のヒステリシスを小
さくでき、その結果大電流、大電圧用の制限素子として
採用できる。

表は、本実施例の効果を確認するために行った特性試験
の結果を示す。

この試験では、本実施例の製造方法により作成されたＶ
オ０．セラミクス抵抗体素子を採用し、この抵抗体素子
の比抵抗（Ωａｉ）　、ＰＴＣ倍率（％）、ヒステリシ
ス（’Ｃ）を測定した。なお、比較するために樹脂を混
合していない従来試料についても同様の測定を行った。

表中、Ｎａｌ、　　３．　５は本実施例試料、ＦｋＬ２
．　４゜６は従来試料を示す。

表からも明らかなように、樹脂を混合してない従来試料
は、いずれもヒステリシスは温度差が１０〜１５℃とな
っており、過電流制限素子としては不充分である。これ
に対して本実施例試料は、いずれもヒステリシスは８〜
５℃となっており、大幅に温度差が小さくなっているこ
とがわかる。

また、比抵抗では、従来試料の２〜４Ω口に対して、本
実施例試料は２〜３Ω国とほとんど変わらない特性が得
られている。さらに、ＰＴＣ倍率では、従来試料の７０
〜１００％に対して、本実施例試料は９０〜１２０％と
大きくなっている。

〔発明の効果〕

以上のように本発明に係るＶ２Ｏ３系セラミクス抵抗体
素子によれば、セラミクスに樹脂を混合したので、モフ
ト転移時の熱応力を緩和でき、クラックの発生を防止し
て耐熱衝撃性を向上できるとともに、ヒステリシスを大
幅に小さくでき、大電流、大電力用の制限素子として利
用できる効果がある。

４、

【図面の簡単な説明】

図は従来のＶ２ 系抵抗体素子のヒステリシ ス特性を示す図である。

Claims (1)

【特許請求の範囲】
1. （１）所定の温度で導体から絶縁体に転移する抵抗温度
   特性を有するＶ＿２Ｏ＿３系セラミクスからなる抵抗体
   素子において、上記セラミクスに樹脂を混合したことを
   特徴とするＶ＿２Ｏ＿３系セラミクス抵抗体素子。