JPH04134551A - 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第１のエージェントがサービスの必要を第２のエージェントへ知らせる方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

本発明は出所と、複数のデータ受取り処理装置との間で
データを転送するメカニズムおよび方法に関するもので
ある。更に詳しくいえば、本発明は、１つのエージェン
トがある種のサービスの必要性を別のエージェントへ知
らせる方法に関するものである。 ［０００２］

【従来の技術】

コンピュータ産業において、たとえば、コンピュータ、
プリンタ、メモリ等のような複数のデータ処理装置の間
で、システムバスまたはデータバスを介してデータと指
令を転送することは非常に一般的である。通常のバスア
ーキテクチャはデータ処理装置と周辺装置（まとめて「
エージェント」と呼ぶ）を相互に接続して、データとメ
ツセージを高速で交換できるようにする並列バスと直列
バスを含む。 ［０００３］ 多数のエージェント（たとえばプリント回路板）へ接続
されている任意のバスに対しては、１つのエージェント
（「出所」としばしば呼ばれる）に対しである種のサー
ビスを要求することを別のエージェント（「宛先」とし
ばしば呼ばれる）へ知らせる必要が生ずる。出所エージ
ェントがサービスを要求していることを宛先エージェン
トへ知らせるために用いるそのメカニズムは「要求」と
呼ばれる。要求されたサービスはデータその他のシステ
ム情報の態様をとることができる。２つ以上のエージェ
ントがサービスを求めていることを宛先へ知らせるため
にバスを制御でき、または所有権を得ることができる場
合のバスアーキテクチャにおいては、任意の特定の時刻
にバスの所有権をどのエージェントが許されているかを
判定するメカニズムがなければならない。 ［０００４］ 「仲裁」として知られている手法が最もしばしば用いら
れる。仲裁により、種々のエージェントが、どのエージ
ェントが次のバス所有者になるかを決定できる。種々の
エージェントの間でどのエージェントが次のバス所有者
についての決定は、特定のエージェントにより用いられ
る「仲裁番号」に反映される優先度を基にして行われる
。すなわち、仲裁手法においては、各エージェントに、
そのエージェントが次のバス所有者となる時を決定する
優先番号が割り当てられる。 ［０００５］ 割り込み要求または直接メモリアクセス（ＤＭＡ）要求
を宛先へ送るために、特定のバスアーキテクチャにより
種々の方法が考え出されている。マイクロチャネル、Ｅ
ＩＳＡ、ＶＭＥおよびマルチパス■（たとえばｌ’−Ｍ
ＢＩｊ　）のようなバスが、種々のエージェントの間に
相互に接続されている個別割り込み要求線またはＤＭＡ
要求線を採用する。それらの個別線はマルチパスＩＩ（
（たとえば「Ｍ　Ｂ　ＩＩ」）のようなバスアーキテク
チャでは利用できない。 ［０００６］ 個別割り込み要求線またはＤＭＡ要求線を用いるバスア
ーキテクチャにおいては、サービスが要求されたことを
宛先へ直ちに知らされるように、出所は個別線の１本を
簡単に使用可能にする。待ち時間、すなわち、出所が個
別割り込み要求線またはＤＭＡ要求線の１本を使用可能
にする時刻と、宛先が応答する時刻との間の時間、は宛
先の優先度に依存するだけである。当業者であればわか
るように、個別割り込み線要求手法またはＤＭＡ線要求
手法の主な欠点は、種々のエージェントの間で相互に接
続される付加線の明らかな要求である。多くのエージェ
ントまたは回路板を含むデータ処理装置においては、求
められる個別割り込み線またはＤＭＡ線の数は急速に過
剰になる。 ［０００７］ 別々の割り込み要求線セットの代わりに、他のバスアー
キテクチャが種々の方法に頼っている。たとえば、マル
チパスＩＩアーキテクチャにおいては、出所は割り込み
型またはＤＭＡ型の要求をメツセージの態様で宛先へ送
る。このやり方は出所要求法と一般に呼ばれる。送られ
るメツセージは、適切な情報を含むデータ書き込みサイ
クルの単なる集まりである。ＭＢＩＩのケースにおいて
は、そのメツセージは、割り込みサービスまたはＤＭＡ
サービスに対する符号化された要求を含んでいる３２バ
イトのブロックである。マルチパスＩＩのようなバスア
ーキテクチャの明らかな利点は、個別の要求線の使用を
なくすことにより、より多くの潜在的な出所を今は利用
できる。また、バスの所有権があるエージェントへひと
たび与えられると、そのエージェントは実際のメツセー
ジを送ることができる。 ［０００８］ ＭＢＩＩに類似するバスアーキテクチャにおいては、メ
ツセージを宛先へ送る前に、バスの所有者になるために
出所は初めに仲裁せねばならない。バスの所有権がひと
たび与えられると、出所は要求メツセージを宛先へ送る
ことができる。出所がサービスを要求する時と、宛先が
そのサービスを行う時の時間の長さは待ち時間と呼ばれ
る。バスがそれ自身の仲裁番号を用いているバスに対し
て出所が最初に仲裁せねばならないから、待ち時間は非
常に長いことがある。次に、それは割り込み要求メツセ
ージを宛先へ送らねばならず、その後で宛先は応答して
、出所にサービスするためにそれ自身の仲裁番号で仲裁
する。いいかえると、割り込み要求またはＤＭＡ要求を
サービスすると、宛先がサービスを得る点は、サービス
を要求しているエージェント（すなわち、出所）とサー
ビスを行うエージェント（すなわち、宛先）の仲裁優先
度を基にしている。出所と宛先の少なくとも一方が仲裁
中で低い優先度を有するものとすると、　（すなわち、
バスの制御を迅速に行うことがあまりない）待ち時間は
非常に長くなるとがある。 ［０００９］ したがって、出所点と宛先点においてバスの制御のため
の仲裁の必要を基にしてＤＭＡ要求または割り込み要求
を実行するために組み込まれた時間オーバヘッドが存在
する。仲裁の長さは、それぞれの仲裁番号を反映してい
る出所および宛先の両方の優先度に依存する。多数のエ
ージェントを有するデータ処理装置においては、待ち時
間を最短にする新しい割り込みまたはＤＭＡ要求機構が
必要とされる。そのようなやり方によりバス性能の効率
が最適にされる。 ［００１０］ 後で説明するように、ＭＢＩＩのようなバスアーキテク
チャが割り込み要求またはＤＭＡ要求をサポートできる
ようにする、−層速く、かつ−層簡単な方法を提供する
ものである。本発明の概念に従って、出所は宛先からの
サービスを要求する時に、出所自身の仲裁番号ではなく
て宛先の仲裁番号を使用する。この機構は「宛先要求」
と呼ばれる。本発明の宛先要求手法においては、ＤＭＡ
要求または割り込み要求の優先度は、出所の優先度では
なくて、宛先の仲裁番号のみに依存する。その結果、個
別割り込み要求線またはＤＭＡ要求線を採用しているバ
スアーキテクチャの待ち時間に匹敵するレベルまで待ち
時間は短縮される。 ［００１１］ 次に図１を参照して従来の技術について説明する。図１
にはマルチパスＩＩアーキテクチャにおいて見られるよ
うな出所要求のやり方のタイミング図が示されている。 図１のタイミング図により定められる方法に従って、サ
ービス要求を行っているエージェント（すなわち、出所
）はバスの直接制御を行い、要求をサービスできるエー
ジェントに対して記憶サイクルと、Ｉ１０サイクルと、
メツセージサイクルとを行う。このプロセスは信号ＢＲ
ＥＱの負へ向かう移行１０と、信号ＡＲＢＩＴの有効な
論理レベル移行１０とに続いて始まる。 ［００１２］ それから、要求するエージェント（出所）は応答するエ
ージェント（宛先）メモリ、Ｉｌｏまたはメツセージ空
間のアドレスをアサートする。要求されたサービスの宛
先エージェントへ知らせるために、１つまたはいくつか
の出所転送サイクルが行われる。データ交換の用意がさ
れた時に、要求するエージェント（出所）は要求端末レ
ディ（ＲＥＱ、ＲＤＹ）信号をアサートする。同様に、
応答するエージェント（宛先）が、データの転送を続行
する用意ができた時に、応答端末レディ（ＲＥＰＬＩＥ
Ｒ，ＲＤＹ）信号をアサートする。両方のレディ信号の
アサーション時だけに転送サイクルが終わらされる。Ｅ
ＤＴ線がアサートされるまで出所転送サイクルが続く。 ［００１３］ 応答するエージェント（宛先）は、要求するエージェン
ト（出所）により行われた要求をサービスするために、
今はバスを仲裁せねばならない。より高い優先度を有す
る別のエージェントもバスを仲裁するものとすると、そ
の仲裁期間が非常に長くなることがある。宛先がバスの
所有者にひとたびなると、その宛先は要求するエージェ
ントにもなる。そうすると出所は応答するエージェント
の役割も演する。そのために宛先は出所を直接サービス
するために進行できる。 ［００１４］ 図１のタイミイング関係により定められる方法は、個別
の要求線を有するバスによっても使用される。というの
は、サービスを要求しているいくつかの出所により１本
の要求線をサービスできるからである。このようにして
用いられると、宛先ソフトウェアは、可能な出所のどれ
がサービスを要求しているかを判定するために、宛先ソ
フトウェアはメモリサイクルまたはＩ１０サイクルを実
行せねばならない。したがって、個別要求線は出所転送
サイクルに対する必要を除くだけである。 ［００１５］

【発明の概要】

本願で、あるバスアーキテクチャにおいて割り込み要求
をサポートする改良した方法について説明する。本発明
の方法に従って、割り込み要求またはＤＭＡ要求を実行
する時は、出所は、それ自身の仲裁番号ではなくて、宛
先の仲裁番号を使用する。宛先がもともとバスの仲裁を
しなっかなとしても、宛先がバスの所有権を直ちに許可
されたことをその宛先は認識する。したがって、要求が
行われたことを宛先は直ちに仮定し、その後でそれの要
求サービスルーチンを直ちに開始できる。 ［００１６］ サービスルーチンは要求の出所をまず判定する。従来の
出所要求のやり方ではこの情報はメツセージの一部とし
て含まれる。本発明の宛先要求のやり方においては、宛
先ソフトウェアが種々のエージェント（すなわち、バス
へ結合されているデータ処理装置および周辺装置）を質
問して出所を判定する。 ［００１７］ 本発明の主な利点は、宛先要求のための待ち時間が今は
、個別要求線を用いるバスアーキテクチャの待ち時間と
ほぼ同じであることである。本発明の別の利点は、宛先
要求機構を実現するために必要な仲裁ハードウェアが、
出所要求のやり方において通常必要とされるものよりも
はるかに簡単なことである。 ［００１８］ 更に、本発明は、出所要求機構を用いて出所から宛先へ
メツセージを送ることをいぜんとして行う。メツセージ
を送ることをユーザーが選択したとすると、宛先はバス
の所有権を得ることにより、メツセージに対して直ちに
作用する。他方メツセージを送る知能構成を出所が欠い
ているとすると、宛先要求の手法を利用でき、それによ
り出所はそれからの読み出しと、それへの書き込みを行
うことを宛先へ単に指令するだけである。したがって、
本発明の別の利点は、各回路板または各エージェントに
おけるハードウェアまたはソフトウェアのコストを低減
できることである。 ［００１９］ 要求の優先度が、宛先の数のみに依存して、出所の優先
度には依存しないような宛先要求スキームについて説明
する。本発明を完全に理解できるようにするために、以
下の説明においては、ビット長、バス幅等のような特定
の事項の詳細について数多く述べである。しかし、その
ような特定の詳細事項なしに本発明を実施できることが
当業者には明らかであろう。その他の場合には、本発明
を不必要に詳しく説明して本発明をあいまいにしないよ
うにするために、周知の構造および回路は説明しない。 ［００２０］

【実施例】

図２のタイミング図において、本発明の宛先概念をＭＢ
ＩＩ型サイクサイクルて定義することが好ましい。本発
明に従って、出所がサービスを要求する時は、その出所
は宛先の仲裁番号を要求する。それから、宛先がバス自
体を仲裁しなかったとしても、その宛先にはバスの所有
権が与えられる。（出所要求サイクルを示す図２を参照
されたい。）その後で、その宛先は要求が行われたと直
ちに仮定でき、それから要求サービスルーチンを開始で
きる。宛先が現在のバス所有者であるとすると、ＭＢＩ
Ｉにおける未使用の留保されている線を出所により使用
可能状態にして、現在のバス所有者によりサービスが要
求されていることを示すことができる。それから、宛先
が要求バスルーチンを実行するまで、その宛先はバス所
有権を放棄しないことを知る。 ［００２１］ 宛先はサービス要求の出所をまず決定せねばならない。 本発明においては、宛先ソフトウェアは種々のエージェ
ントに質問して、図１に概略が示されているように、宛
先転送サイクルを実行することにより出所を決定する。 出所が自身を識別できるように、宛先は前記留保されて
いる線またはその他の線を使用することもできる。 ［００２２］ 図２の好適な実施においては、出所要求サービスは、バ
ス要求（ＢＲＥＱ）信号をアサートし、全てのシステム
エージェントへ結合されているｉｔ別（Ｉ　、　Ｄ。 ）バス上の一意の宛先エージェント仲裁番号に対応する
デジタル符号を送ることにより、並列バスに沿ってサー
ビスの要求を開始する。これは図２の移行点に起こるこ
とが示されている。それから仲裁サイクルが始まる。そ
の仲裁サイクルは、ＭＢＩＩの場合には、常に３クロツ
クパルス長である。仲裁プロセス中は、バスの所有権を
要求する任意のエージェントが仲裁を開始できる。しか
し、３クロツクパルスの後では、バスの所有権を与えら
れたエージェントを除く全てのエージェントが仲裁プロ
セスから脱落する。図２の例においては、クロックパル
ス時刻２１において宛先にバス所有権が与えられる。 ［００２３］ それから、その宛先は要求フェーズ（ＲＥＱ、ＰＨＡＳ
Ｅ）信号と要求者レディ（ＲＥＱ、ＲＤＹ）信号をアサ
ートする。それは移行点２３に起こることが示されてい
る。その時にはその宛先はサービス要求の出所を決定す
る用意ができる。この時には、移行２５に示すように、
バス所有権はロックもされる。ロックは出所と宛先の間
のデータ転送すなわち会話が終わるまで、バスの所有権
をそのバスに保持することを許す標準的なＭＢＩＩの特
徴である。このロック特徴は、データの交換または転送
が始まった時は、他のエージェントがバスの所有権を仲
裁することを阻止する。ロックは、全てのデータサイク
ルが終わった後は、図２の移行３１におけるバスから開
放される。 ［００２４］ 移行２３において宛先により行われたアクセスは、カー
ドスロット３１に対する相互接続読み出しアクセスであ
る。ＭＢＩＩは、スロット３１へのエージェントのアク
セスを、それ自身の相互接続空間に対するアクセスとし
てまもなく定める。現在のＭＢＩＩ装置におけるこのア
クセスによりバスサイクルとなる結果はない。それより
も、バスにこの種のアクセスサイクルが存在することが
、相互接続順次ブロック読み出しくｌ５Ｂ）として一意
的に定められる。 ［００２５］ そのエージェントがサービスを要求しているか、および
要求されているサービスの種類とについての符号化され
た情報を戻すために、ＩＳＢ読み出しは、順次ブロック
転送により装飾されたスロット３１に対するバスにおけ
る単なる相互接続アクセスである。図２に示すように、
この情報は４クロツクサイクル（約４００ナノ秒）で宛
先により受けられる。これは図１に示す転送サイクル法
よりかなり速い。 ［００２６］ 図２のタイミング図により与えられる例においては、第
」の読み出しサイクルからの情報は、データＡとして記
されている、クロックサイクル２８において供給される
。この情報は、たとえば、割り込み要求に対応すること
がある。第２の情報パケットは、データＢと記されてい
る、クロックパルス２９において到達する。それはＤＭ
Ａ要求に対応することがある。最後に、バスの完全性を
維持するために、データＡとデータＢにおけるソフトの
誤りおよびハードの誤りを検査するためにパリティ検査
が含まれる。そのパリティ検査はクロックパルス３０に
おいて行われる。したがって、図２においてデータＡ、
データＢおよびパリティと呼ばれている符号化された情
報は、サービスを要求している全てのエージェントによ
り戻される。個々の情報ビットは各エージエントヘー意
的に割り当てられる［００２７］ 次に、装置全体の構造のブロック図が示されている図３
を参照する。実現の好適な手段としてＭＢＩＩを再び用
いて、図３は、要求している符号化されたデータＡと、
データＢと、データＣとの情報を、要求しているエージ
ェントが宛先へどのようにして同時に供給できるかを示
す。各スロットはＬＡＴＣＨＮと示されている信号線を
含む。このＬＡＴＣＨＮ線は、地理学的アドレッシング
として一般に知られているスキームの下にカードスロッ
トを初期化するために従来用いられていた。各回路板に
電力が供給され、正しく初期設定されると、ＬＡＴＣＨ
Ｎピンは通常は無視される。しかし、本発明のこの好適
な実施例は、後で詳しく説明するように、情報を宛先へ
戻すための手段としてＬＡＴＣＨＮピンを用いる。 ［００２８］ 各スロット、したがって、設備された各エージェントの
ＬＡＴＣＨＮ線がバス３６の独特のＡＤＤＲ／ＤＡＴＡ
線へ取付けられる。ＩＳＢが実行されると、各エージェ
ントはＬＡＴＣＨＮ線を介してＡＤＤＲ／ＤＡＴＡ線の
１本を個々に制御できる。たとえば、スロット１０と１
７内のエージェントだけがサービスを要求することを望
むとすると、関連するＬＡＴＣＨＮ線が論理ｒＯＪへ駆
動される。スロット６内のＬＡＴＣＨＮ線と、他の要求
していないエージェントは、論理「１」へ駆動される。 宛先により読み取られるＡＤＤＲ／ＤＡＴＡ線はこのパ
ターンを反映する。出所がサービスを要求している特定
のエージェントであることを宛先へ指示するために、そ
の出所はＬＡＴＣＨＮ線を用いる。図３に示されている
装置のための仲裁線と制御線は、バス３４と３５により
それぞれ供給される［００２９］ 次に、本発明の好適な実施例のためのハードウェア構成
のブロック図が示されている図４を参照する。宛先ハー
ドウェアは仲裁複合装置４０を備える。この仲裁復号装
置は、仲裁線３４を介して、装置内の他の全てのエージ
ェントへ結合される。 ［００３０］ 仲裁復号回路は仲裁線をモニタし、それの値をローカル
仲裁番号と比較する。 有効な比較は、バスにおける他のエージェントが要求す
るサービスであることを示す。それから、仲裁復号装置
４０は相互接続アクセス回路ブロック４１に対する自動
サイクル要求を発生する。この自動サイクル要求は、相
互接続順次ブロック読み出しくｌ５Ｂ）を実行すること
を相互接続アクセス回路ブロック４１に指示する。自動
サイクルを使用することにより、宛先ハードウェアとＣ
ＰＵの間の不必要な通信の必要性をなくすことを理解す
べきである。これによって貴重なＣＰＵ時間が節約され
る。宛先複合装置４０は宛先エージェントのローカル仲
裁番号を線４９に沿って受ける。宛先復号装置４０によ
り発生された自動サイクル要求は、線５０に沿って相互
接続アクセス回路４１へ入力される。 ［００３１］ 相互接続アクセス回路ブロック４１は、ＩＳＢを実行さ
せるためにアドレスおよびデータ線３６と制御線３５を
駆動する。基本的には、ブロック４１はＢＭＩＩ読み出
しサイクルを実行することにより動作する。それは、図
２の波形を実現する状態マシンを有する。状態マシン自
体は低価格ＣＰＵ、またはプログラム可能な論理（たと
えばＰＡＬ）の装置を有することができる。相互接続ア
クセス回路ブロック４１にはパリティ検査情報を発生す
る回路も含まれる。 ［００３２］ 相互接続アクセス回路がＡＤＤＲ／ＤＡＴＡ線と制御線
を駆動した後で、要求するエージェントは符号化された
パターンを復号マツピングおよびパリティ検査回路４２
へ戻す。この復号マツピングおよびパリティ検査回路４
２は割り込み要求とＤＭＡを発生してそれらをローカル
バスへ供給し、そのバス上のエージェントの要求を反映
する。いいかえると、符号化された情報が出所のハード
ウェアからひとたび受けられると、復号マツピングおよ
びパリティ検査装置４２は、オペレーティングシステム
のための標準的なりＭＡ要求フォーマットまたは割り込
み要求フォーマットへデータと情報を編成する。 ［００３３］ ポーリングサイクル入力が線５１を介して相互接続アク
セス回路ブロック４１へ供給される。こうすることによ
□す、ＣＰＵが宛先相互接続アクセス回路をオーバーラ
イドして出所ハードウェアをポールし、非常に簡単かつ
非常に速く情報を得ることができるようにする。ポーリ
ングサイクルオーバーライドを用いることにより、ＣＰ
Ｕは情報を４サイクル以内で得ることができる。 ［００３４］ 出所ハードウェアは４つの部分に分けられる。相互接続
アクセス回路ブロック４１は、スロット３１への相互接
続アクセスについてバスをモニタする。スロット３１へ
のアクセスと継続中の要求を検出すると、ブロック４１
の回路はバッファを使用可能状態にし、適切なデータと
パリティ情報を駆動してＡＤＤＲ／ＤＡＴＡバス３６へ
供給する。バッファ４５はこの情報をＬＡＴＣＨＮ線７
を介してバスへ駆動する。仲裁番号選択回路４８が独立
してＤＭＡ割り込み要求をモニタし、仲裁論理装置４７
のための適切な仲裁番号を発生する。その後で、仲裁論
理装置４７は適切な宛先仲裁番号でバス仲裁線３４を駆
動する。 ［００３５］ 従来のＢＭＩＩに適合する回路板は、相互接続アクセス
回路ブロック４７と４４を本発明の宛先要求概念に完全
に適合させるために、適切なバッファ４５とともにそれ
らのブロック４７と４４を後で取りつける必要があるだ
けである。更に、宛先の仲裁番号に対する要求を基にす
ることは、装置の他の活動または機能を決して妨げない
。他の回路板またはスロットは、出所または宛先がバス
仲裁線を実際に駆動するかどうかを判定する方法を持た
ない。このことはＬＡＴＣＨＮ線に対してもそうである
。その理由は、正常なＭＢＩＩサイクル中はＬＡＴＣＨ
ＮピンがＡＤＤＲ／ＤＡＴＡ線へ取りつけられたままで
あるからである。 ［００３６］ この好適な実施例に従って実行される特定の割り込み順
次ブロック読み出しにおいては、付加相互接続アクセス
回路を有しない回路板、すなわちエージェントは、バス
バックプレーン上の抵抗を介して引きあげられるから、
ＡＤＤＲ／ＤＡＴＡバスにおける活動を無視する。した
がって、従来の回路板を、データ転送を妨害することな
しに本発明を含んでいる装置に含ませることができる。 ［００３７］ 以上の説明を読んだ後は、本発明に対しての多くの変更
および修正を行うことは当業者には明きらかであろうが
、図示し、説明した特定の実施例は本発明を限定する意
図では決してないこと理解すべきである。たとえば、こ
の開示は宛先要求の概念を実現する特定の方法を示すが
、他の手法で実現することも可能である

【図面の簡単な説明】

【図１】 １つのエージェントがサービスの必要性を別のエージェ
ントへ知らせることができるようにする従来の方法を示
すタイミング図である。

【図２】 本発明による相互接続順次ブロック読み出しを示すタイ
ミング図である。

【図３】 要求するエージェントが符号化された情報を宛先へどの
ようにして同時に供給できるかを示す全体の装置の構造
のブロック図である。

【図４】 本発明の好適な実施例において利用されるハードウェア
装置の概略を示すブロック図である。

【符号の説明】

４０　仲裁復号装置 ４１　相互接続アクセス回路ブロック ４２　復号マツピングおよびパリティ検査回路４４　相
互接続アクセスおよび要求回路ブロック４５　バッファ ４７　相互接続アクセス回路ブロック ４８　仲裁番号選択回路

【書類芯】

【図１】 図面

【図３】 へ、

【図４】

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１のデータ処理エージェントによるデー
   タ転送バスの所有権を第２のデータ処理エージェントの
   仲裁番号を用いて仲裁する過程と、前記バスの制御を前
   記第２のエージェントに認める過程と、前記第１のエー
   ジェントが符号化された情報を前記第２のエージェント
   へ戻すことを許して、自身を要求しているエージェント
   として識別する過程と、を備える、複数のデータ処理エ
   ージェントの間でデータを転送するバスにおいて、第１
   のエージェントがサービスの必要を第２のエージェント
   へ知らせる方法。
2. 【請求項２】仲裁線と、アドレスおよびデータ（ＡＤＤ
   Ｒ／ＤＡＴＡ）線と、制御線とを備え、複数のデータ処
   理エージェントの間でデータを転送するバスにおいて、 出所エージェントによる前記バスの所有権を宛先エージ
   ェントの仲裁番号を基にして仲裁する過程と、 前記バスの制御を前記宛先エージェントに認める過程と
   、符号化された情報を前記出所エージェントから前記宛
   先エージェントへ転送して、前記出所エージェントを要
   求しているエージェントとして識別し、かつ実行すべき
   サービスの種類を識別する過程と、 を備える、出所エージェントが宛先エージェントからサ
   ービスを要求する方法。
3. 【請求項３】複数のデータ処理エージェントの間でデー
   タを転送するコンピュータバスにおいて、 前記バスの所有権を前記第１のエージェントにより、第
   ２のエージェントの仲裁番号を用いて仲裁する過程と、 前記バスの所有権を前記第２のエージェントに認める過
   程と、前記第１のエージェントの一致を前記第２のエー
   ジェントへ通信する過程と、を備える、第１のエージェ
   ントがサービスの必要性を第２のエージェントへ知らせ
   る方法。