JPH04133033A - Semiconductor single crystal thin film substrate optical valve device and manufacture thereof - Google Patents
Semiconductor single crystal thin film substrate optical valve device and manufacture thereofInfo
- Publication number
- JPH04133033A JPH04133033A JP2254918A JP25491890A JPH04133033A JP H04133033 A JPH04133033 A JP H04133033A JP 2254918 A JP2254918 A JP 2254918A JP 25491890 A JP25491890 A JP 25491890A JP H04133033 A JPH04133033 A JP H04133033A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- light shielding
- valve device
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 123
- 239000010409 thin film Substances 0.000 title claims abstract description 120
- 239000000758 substrate Substances 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000003287 optical effect Effects 0.000 title claims abstract 3
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000010408 film Substances 0.000 claims abstract description 141
- 239000002131 composite material Substances 0.000 claims abstract description 53
- 230000002093 peripheral effect Effects 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 27
- 230000005669 field effect Effects 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000000382 optic material Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 79
- 239000010703 silicon Substances 0.000 abstract description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 74
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 29
- 238000005516 engineering process Methods 0.000 abstract description 22
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 137
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000012535 impurity Substances 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- -1 arsenic ions Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 150000003376 silicon Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
〔産業上の利用分野〕
本発明は直視型表示装置や投影型表示装置等に用いられ
る平板型光弁装置とその製造方法に関する。より詳しく
は、駆動回路と画素電極群とが集積的に形成された半導
体薄膜基板を用いて構成されたアクティブマトリックス
型の光弁装置とその製造方法に関する。
〔従来の技術〕
アクティブマトリックス装置の原理は比較的簡単であり
、各画素にスイッチ素子を設け、特定の画素を選択する
場合には対応するスイ・ソチ素子を導通させ、非選択時
においてはスイ・ンチ素子を非導通状性にしておくもの
である。このスイ・ソチ素子はアクティブマトリックス
装置を構成する半導体薄膜基板に形成されている。スイ
・ソチ素子は通算薄膜型の絶縁ゲート電界効果トランジ
スタから構成されている。
従来、アクティブマトリックス装置においては薄膜トラ
ンジスタはガラス基板上に堆積された非晶質シリコン薄
膜あるいは多結晶シリコン薄膜の表面に形成されていた
。これら非晶質シリコン薄膜及び多結晶シリコン薄膜は
物理気相成長法又は化学気相成長法を用いてガラス基板
上に容易に堆積できるので比較的大画面のアクティブマ
トリックス装置を製造するのに適している。
〔発明が解決しようとする課題〕
しかしながら、従来の非晶質シリコン薄膜あるいは多結
晶シリコン薄膜を用いたアクティブマトリックス装置は
、薄膜スイッチ素子の微細化及び画素電極の高密度化に
は必ずしも適していない。
最近、比較的大面積の画像面が必要とされる直視型表示
装置とは別に、微細化された高密度の画素を有する超小
型表示装置あるいは光弁装置に対する要求か高まってき
ている。かかる超小型光弁装置は例えば投影型画像装置
の一次画像形成面として利用され、投影型の／％イビジ
ョンテレビとして応用可能である。仮に、微細半導体製
造技術あるいはＬＳＩ製造技術を用いる事ができれば、
１μｓオーダの画素寸法を有し全体としても数薗程度の
寸法を有する超小型光弁装置が実現できると考えられて
いる。
しかしながら、従来の非晶質あるいは多結晶シリコン薄
膜を用いた場合には、ＬＳＩ製造技術を駆使して廂オー
ダあるいはサブ虜オーダの薄膜トランジスタスイッチ素
子を形成する事は困難である。例えば、非晶質シリコン
薄膜の場合にはその成膜温度が３００℃程度である為、
ＬＳＩ製造技術に必要な高温処理を実施する事ができな
い。又、多結晶シリコン薄膜の場合には結晶粒子の大き
さか数回程度である為、必然的に薄膜トランジスタの微
細化か制限される。加えて、多結晶シリコン薄膜の成膜
温度は６００℃程度であり、１０００℃以上の高温処理
を要する微細化技術あるいはＬＳＩ製造技術を十分に活
用する事は難しい。以上に述べた様に、従来の非晶質シ
リコン薄膜又は多結晶シリコン薄膜を用いたアクティブ
マトリックス装置においては、通常の半導体集積回路と
同程度の集積密度及びチップ寸法を実現する事は極めて
困難であるという問題点があった。
上述した従来の技術の問題点に鑑み、本発明は微細化さ
れた高精細の画素を有するアクティブマトリックス液晶
装置等の光弁装置を提供する事を一般的な目的とする。
この目的を達成する為に、本発明においては電気絶縁性
の担体層とその上に形成された高品質の半導体単結晶薄
膜層例えばシリコン単結晶薄膜層とからなる二層構造を
有する複合基板を用いて薄膜トランジスタスイッチ素子
群及び周辺駆動回路を形成する様にした。
ところで、シリコン単結晶薄膜トランジスタは、シリコ
ン非晶質薄膜トランジスタあるいはシリコン多結晶薄膜
トランジスタに比べて高速応答性及び素子の微細化の点
で優れている一方、入射光に起因するリーク電流が大き
いという不具合を有している。この光リーク電流はトラ
ンジスタからなるスイッチ素子のオン／オフ電流比を悪
化させるので極力抑える必要がある。この為に、特に画
素アレイ領域に形成された薄膜トランジスタスイッチ素
子の遮光対策が必要とされる。
さらに、本発明においては素子の高速応答性を可能とし
且つ微細化を達成する為に半導体単結晶薄膜例えばシリ
コン単結晶薄膜の上にスイッチ素子群ばかりでなく周辺
駆動回路も集積形成されている。特に、シリコン単結晶
薄膜を用いた場合にはＣＭＯＳトランジスタを形成でき
るので低消費電力化を図る事もできる。しかしながら、
ＣＭＯＳトランジスタを集積形成した場合には、入射光
の照射に起因してＮ型トランジスタとＰ型トランジスタ
との間でラッチアップ等が生じ誤動作あるいは最悪の場
合には暴走の危険性がある。
従って、画素アレイ領域外に配置された周辺駆動回路に
対しても遮光対策を講する必要がある。
そこで、本発明は複合基板表面に形成された半導体単結
晶薄膜に集積されたスイッチ素子群及び周辺回路素子群
に対して有効な遮光手段を提供する事を主たる目的とす
る。
〔課題を解決するための手段〕
上述した本発明の一般的な目的及び主たる目的を達成す
る為に、本発明にかかる光弁装置は半導体単結晶薄膜層
と絶縁性担体層とを有する複合基板を利用している。複
合基板表面には画素を規定する画素電極群が高密度高精
細に形成されている。
又、半導体単結晶薄膜層には画素電極群を駆動する為の
集積駆動回路が高密度で形成されている。
加えて、この光弁装置は該集積駆動回路を入射光から遮
閉する為の遮光手段を具備している。複合基板に対して
所定の間隙を介して対向基板が対向配置されている。こ
の所定の間隙内には電気光学物質層が充填されており画
素毎に入射光の光学変調を行なう。
該半導体単結晶薄膜層に形成された集積駆動回路は、画
素電極群に対応して配置されたスイッチ素子群を含んで
おり、個々の画素電極を選択給電する。そして、該遮光
手段は個々のスイッチ素子を遮光する為の遮光膜を含ん
でいる。この遮光膜は、各スイッチ素子が形成された半
導体単結晶薄膜層領域の直下に配置されており、光弁装
置の裏面から入射する光を遮断している。この遮光膜は
導電性を有するとともに絶縁層により対応するスイッチ
素子から電気的に分離されている。この絶縁層は半導体
単結晶薄膜層と絶縁性担体層との間に介在している。
他の態様によれば、遮光膜は、各スイッチ素子に関し半
導体単結晶薄膜層と反対側でスイッチ素子の直上に位置
しており、光弁装置の表側から入射する光を遮断してい
る。この場合、各スイッチ素子は該半導体単結晶薄膜層
に形成されたソース領域及びドレイン領域とゲート絶縁
膜を介して積層配置されたゲート電極とからなる絶縁ゲ
ート電界効果トランジスタで構成されているとともに、
該遮光膜はゲート電極表面に積層されており、少くとも
絶縁ゲート電界効果トランジスタのチャネル領域に入射
する光を遮断している。あるいは、この遮光膜はドレイ
ン領域に接続するドレイン電極から延設されゲート電極
の上方においてスイッチ素子を覆う様に配置された電極
膜であっても良い。
前述した様に、該集積駆動回路は画素電極群を選択給電
する為のスイッチ素子群に加えて、該スイッチ素子群を
駆動する為に画素電極群の周辺に配置されたドライバ回
路をも含んでいる。そして、該遮光手段はこのドライバ
回路全体を遮光する為の遮光層をも含んでいる。この遮
光層は、例えば複合基板と対向基板とを互いに接着する
為の遮光性シー５から構成しても良い。あるいはこの遮
光層は複合基板の周辺部表面に塗布された遮光性樹脂層
から構成しても良い。さらには、この遮光層は複合基板
の周辺部に配置された金属枠部材から構成しても良い。
上述した構造を有する光弁装置は以下に述べる方法によ
り製造される。先ず、一対の半導体単結晶板部材と絶縁
性担体板部材とを用意する。次に、一方の板部材の表面
に遮光膜を形成する。続いて、遮光膜を挟んで一対の板
部材を接着するとともに、半導体単結晶板部材を研摩し
て半導体単結晶薄膜層を形成する。この半導体単結晶板
部材は例えばＬＳＩ製造に用いられる高品質のシリコン
ウェハが用いられる。このシリコンウェハを研摩する事
により実質的にシリコンウェハと同等の品質を有するシ
リコン単結晶薄膜層を得る事ができる。さらに、この半
導体単結晶薄膜層に対して遮光膜に重ならない様に画素
電極群を形成するとともに、遮光膜に重なる様にスイッ
チ素子群を集積形成する。最後に、担体板部材に対して
所定の間隙を介して対向基板を接着するとともに、該間
隙に電気光学物質を充填して光弁装置を完成する。この
製造方法によれば、各スイッチ素子が形成された半導体
単結晶薄膜層領域の直下に遮光膜からなる遮光手段が形
成される。
〔発明の作用〕
上述した様に、本発明によれば絶縁性担体層及びその上
に形成された半導体単結晶薄膜層とからなる二層構造を
有する複合基板を用いており、且つ該半導体単結晶薄膜
層は半導体単結晶バルクからなるウェハと同等の品質を
有している。従って、かかる半導体単結晶薄膜層に対し
て微細化技術あるいはＬＳＩ製造技術を駆使して画素電
極群及びこれらを駆動する為の駆動回路を集積的に形成
する事ができる。この集積駆動回路には画素電極群に対
して選択給電を行なう為のスイッチ素子群やこれらスイ
ッチ素子群を線順次走査する為の周辺回路が含ま′れる
。この結果得られる光弁装置は極めて高い画素密度及び
極めて小さい画素寸法を有しており超小型高精細の光弁
装置例えばアクティブマトリックス装置を構成できる。
特に本発明によれば、光弁装置は遮光手段を含んでおり
集積駆動回路を入射光から保護している。例えば、遮光
手段は個々のスイッチ素子を構成する絶縁ゲート電界効
果トランジスタのチャネル領域を入射光から遮閉する遮
光膜を含んでいる。
この為、半導体単結晶薄膜に形成された絶縁ゲート電界
効果トランジスタに光リーク電流が発生するのを防止で
きる。又、該遮光手段は遮光層をも含んでおり、周辺ド
ライバ回路を構成するＣＭＯＳトランジスタを外部入射
光から遮閉している。この為、誤動作の原因となるラッ
チアップ等を有効に防止する事ができる。
〔実 施 例〕
以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は本発明にかかる光弁装置の一実施例を示
す模式的断面図であり、遮光手段として遮光膜を具備す
る例を表わしている。理解を容易にする為、第１図は一
画素部分のみを切り出して示している。図示する様に、
光弁装置は複合基板１を利用している。この複合基板１
は半導体単結晶薄膜層例えばシリコン単結晶薄膜層２と
絶縁性担体層例えば石英ガラス層３とを含んでいる。複
合基板１の上には画素を規定する画素電極４が形成され
ている。又、シリコン単結晶薄膜層２には画素電極４を
駆動する為の集積駆動回路が形成されている。この集積
駆動回路は対応する画素電極４に対して選択給電を行な
う為のスイッチ素子５を含んでいる。このスイッチ素子
５は絶縁ケート電界効果トランジスタからなり、シリコ
ン単結晶薄膜層２に形成された一対のドレイン領域り及
びソース領域Ｓとゲート絶縁膜６を介して積層配置され
た所定の形状を有するゲート電極Ｇとから構成されてい
る。トランジスタのソース領域Ｓは画素電極４に電気的
に接続されているとともに、ドレイン領域りは金属パタ
ン７に電気的に接続されている。これら画素電極４及び
金属パタン７はフィールド酸化膜８の上に堆積されてい
る。
フィールド酸化膜８はシリコン単結晶薄膜層２を選択的
熱酸化処理する事により得られる。スイッチ素子５はそ
の全体が保護膜１５により被覆されている。
個々のスイッチ素子５を入射光から遮閉するための遮光
手段が具備されている。本実施例においては、この遮光
手段は遮光膜９から構成されている。この遮光膜９は、
各スイッチ素子５が形成された半導体単結晶薄膜層領域
の直下に配置されており、光弁装置の裏面側から入射す
る光を遮断している。なお、表側から入射する光はスイ
ッチ素子５のゲート電極Ｇによって有効に遮断できる。
この遮光膜９は例えば不純物のドーピングされたポリシ
リコンからなり遮光性及び導電性を有するとともに絶縁
層１０に埋め込まれており、対応するスイッチ素子５か
ら電気的に分離されている。この遮光膜９に導電性を持
たせる事によりスイッチ素子５のバックゲート電極とし
て利用する事もできる。なお、絶縁層１０はシリコン単
結晶薄膜層２と石英ガラス層３との間に介在している。
複合基板１に対して所定の間隙を介して対向基板１１が
対向配置されている。この対向基板１１はガラス板１２
とその内側表面に形成された共通電極１３とからなる。
複合基板１と対向基板１１との間には電気光学物質層例
えば液晶層１４が充填されており、画素毎に入射光の光
学変調を行なう。即ち、画素電極４と共通電極１３との
間に印加される電圧の大きざに応じて入射光に対する透
過率が変化し光弁機能を奏する。
上述した実施例においては、遮光膜９は所定の形状にパ
タニングされたポリシリコン膜から構成されている。し
かしながら、遮光膜の材料はこれに限られるものではな
く、例えば高融点金属あるいは、高融点金属とシリコン
の化合物からなるシリサイドで構成しても良い。高融点
金属としてはタングステン、タンタル、白金等がある。
又、スイッチ素子５を構成するトランジスタのゲート電
極Ｇは通常ポリシリコンで構成されている。しかしなが
ら、本発明はこれに限られるものではなくポリシリコン
に代えてシリサイドを用いても良い。
次に、第２図（Ａ）ないし第２図（Ｇ）を参照して第１
図に示す光弁装置の製造方法の一例を説明する。先ず、
第２図（Ａ）に示す工程において、シリコン単結晶板２
１と石英ガラス板２２とが用意される。
シリコン単結晶板２１は例えばＬＳＩ製造に用いられる
高品質のシリコンウェハを用いる事が好ましく、その結
晶方位は＜ １００ ＞ ０．０±１．０の範囲の一様
性を有し、その単結晶格子欠陥密度は５００個／Ｃ−以
下である。シリコン単結晶板２１の裏面は絶縁層２３で
被覆されている。この絶縁層２３は例えばシリコン酸化
膜あるいはシリコン窒化膜からなり、その表面は平坦化
されている。一方、石英ガラス板２２の表面には遮光膜
２４が形成されている。
この遮光膜２４は所定の形状にパタニングされたポリシ
リコンあるいは高融点金属シリサイドから構成されてい
る。さらに、石英ガラス板２２の表面は全体に渡って絶
縁層２５により被覆されている。この絶縁層２５もシリ
コン酸化膜あるいはシリコン窒化膜からなりその表面は
平坦化されている。
次に第２図（Ｂ）に示す工程において、平坦仕上げされ
た両板部材２１及び２２の両面を重ね合わせ加熱する事
により両板部材を互いに熱圧着する。この熱圧着処理に
より、両板部材は強固に固着される。この結果、両板部
材の間には融合して単層化された絶縁層２６が介在する
事となる。この絶縁層２６に遮光膜２４が埋め込まれて
いる。
次に第２図（Ｃ）に示す工程において、シリコン単結晶
板２１の表面を研摩する。この結果、絶縁層２６の表面
には所望の厚さまで研摩されたシリコン単結晶薄膜層２
７が形成される。従って、石英ガラス板２２からなる担
体層と単結晶シリコン薄膜層２７とを有する複合基板が
得られる。なお、単結晶シリコン板２１を薄膜化する為
に研摩処理に代えてエツチング処理を用いても良い。こ
の様にして得られた単結晶シリコン薄膜２７はシリコン
ウェハ２１の品質が実質的にそのまま保存されるので、
結晶方位の一様性や格子欠陥密度に関して極めて優れた
半導体基板材料を得る事ができる。
ところで従来からシリコン単結晶薄膜を有する種々のタ
イプの半導体基板が知られている。
いわゆるＳＯＩ基板と呼ばれているものである。
ＳＯ■基板は例えば絶縁物質からなる担体表面に化学気
相成長法等を用いて多結晶シリコン薄膜を堆積させた後
、レーザビーム照射等により加熱処理を施こし多結晶膜
を再結晶化して単結晶構造に転換して得られていた。し
かしながら、一般に多結晶の再結晶化により得られた単
結晶は必ずしも−様な結晶方位を有しておらず又格子欠
陥密度が大きかった。これらの理由により、従来の方法
により製造されたＳＯＩ基板に対してシリコンウェハと
同様に微細化技術あるいはＬＳＩ製造技術を適用する事
が困難であった。この点に鑑み、本発明は半導体製造プ
ロセスで広（用いられているシリコンウェハと同程度の
結晶方位の一様性及び低密度の格子欠陥を有するシリコ
ン単結晶薄膜を用いて微細且つ高分解能の光弁装置を構
成するものである。
続いて、上述した様に製造された複合基板に対してスイ
ッチ素子及び画素電極を形成する工程を以下に説明する
。先ず、第２図（Ｄ）に示す工程において、シリコン単
結晶薄膜２７の選択的熱酸化処理を行ない、フィールド
酸化８２Ｂを形成する。この選択的熱酸化はシリコン単
結晶薄膜２７の全厚に対して行なわれ完全にシリコン酸
化膜に転換されるので、フィールド酸化膜２８は実質的
に透明である。選択的熱酸化処理を行なった結果、フィ
ールド酸化膜２８によって囲まれた部分に残されたシリ
コン単結晶薄膜２７によって素子領域が形成される。
この時、形成された素子領域の直下に遮光膜２４が位置
する様に選択的熱酸化処理のマスク合わせが行なわれる
。
次に第２図（Ｅ）に示す工程において、素子領域に残さ
れたシリコン単結晶薄膜２７の表面部分のみの選択的熱
酸化か行なわれケート絶縁膜２９が形成される。続いて
、このゲート絶縁膜２９の上に所定の形状にパタニング
されたゲー１− ｔｅｌ’３０が配設される。このゲー
ト電極３０はポリシリコンあるいはシリサイドから構成
され光学的に不透明である。
さらに第２図（Ｆ）に示す上程において、シリコン単結
晶薄膜２７に対する不純物ドーピングが行なわれドレイ
ン領域３１とソース領域３２とが形成される。この不純
物ドーピングは、例えばゲート電極３０をマスクとしゲ
ート絶縁膜２９を介して不純物例えば砒素のイオン注入
を行なう事により実行される。この結果、素子領域には
一対のドレイン領域及び′ノース領域とゲート電極等か
らなる絶縁ゲート電界効果トランジスタ構造を有するス
イッチ素子３３が形成される。このスイッチ素子３３は
、大きな電荷移動度を有する高品質シリコン単結晶薄膜
２７に形成されるので高速応答性を有するとともに、上
述したＬＳＩ製造技術を駆使しているので一オーダある
いはサブ如オーダの微細寸法を有する。又、ドレイン領
域３１とソース領域３２との間に形成されたトランジス
タチャネル領域は下方から遮光膜２４によって遮閉され
るとともに、上方からゲート電極３０によって遮閉され
る。従って、画素に対して入射光か照射されても、単結
晶薄膜トランジスタに光リーク電流が誘起される事がな
い。
最後に第２図（Ｇ）に示す工程において、フィールド酸
化膜２８の表面に透明電極材料例えばＩＴＯからなる画
素電極３４がパタニング形成される。この画素電極３４
は遮光膜２４に重ならない様に配設されるので、入射光
は透明電極３４、フィールド酸化膜２８、絶縁層２６及
び石英ガラス板２２からなる積層構造を透過する事がで
き、透過型光弁装置を構成できる。画素電極３４はゲー
ト絶縁膜２９に開口されたコンタクトホールを介してト
ランジスタのソース領域３２に電気接続されている。一
方、金属バタン３５も形成され、ゲート絶縁膜２９に開
口された他のコンタクトホールを介してトランジスタの
ドレイン領域３１に電気接続されている。最後に、スイ
ッチ素子３３は保護膜３Ｇによって被覆される。この様
に（２て、光弁装置用半導体基板チップが完成する。な
お図示しないが、光弁装置を組み立てる為に、複合基板
に対して所定の間隙を介して対向基板を重ねるとともに
、この間隙に電気光学物質例えば液晶を封入する。
第３図（＾）ないし第３図（Ｃ）は本発明にかかる複合
基板の他の製造方法の例を示す工程図である。
先に説明した例と異なり、本例においては遮光膜は予め
シリコン単結晶板の表面の方に形成されている。先ず、
第３図（Ａ）に示す工程において、石英ガラス板４１と
シリコン単結晶板４２とが用意される。石英ガラス板４
１の裏面を平滑仕上げする。
方、シリコン単結晶板４２の表面にシリコン酸化膜から
なる下地層４３を形成[Industrial Field of Application] The present invention relates to a flat plate light valve device used in direct-view display devices, projection display devices, etc., and a method for manufacturing the same. More specifically, the present invention relates to an active matrix light valve device configured using a semiconductor thin film substrate on which a drive circuit and a pixel electrode group are integrally formed, and a method for manufacturing the same. [Prior art] The principle of an active matrix device is relatively simple; each pixel is provided with a switch element, and when a specific pixel is selected, the corresponding switch element is made conductive, and when not selected, the switch element is turned on.・This is to keep the chip element in a non-conducting state. This Swiss-Sochi element is formed on a semiconductor thin film substrate constituting an active matrix device. The Sui-Sochi device is composed of a thin-film type insulated gate field effect transistor. Conventionally, in active matrix devices, thin film transistors have been formed on the surface of an amorphous silicon thin film or a polycrystalline silicon thin film deposited on a glass substrate. These amorphous silicon thin films and polycrystalline silicon thin films can be easily deposited on glass substrates using physical vapor deposition or chemical vapor deposition, making them suitable for manufacturing relatively large-screen active matrix devices. There is. [Problem to be solved by the invention] However, conventional active matrix devices using amorphous silicon thin films or polycrystalline silicon thin films are not necessarily suitable for miniaturization of thin film switch elements and high density of pixel electrodes. . Recently, in addition to direct-view display devices that require a relatively large image plane, there has been an increasing demand for ultra-compact display devices or light valve devices that have miniaturized, high-density pixels. Such a microscopic light valve device is used, for example, as a primary image forming surface of a projection type image device, and can be applied as a projection type /% Ivision television. If we could use fine semiconductor manufacturing technology or LSI manufacturing technology,
It is believed that an ultra-compact light valve device having a pixel size on the order of 1 μs and a total size of several meters can be realized. However, when conventional amorphous or polycrystalline silicon thin films are used, it is difficult to form second-order or sub-order thin film transistor switching elements by making full use of LSI manufacturing technology. For example, in the case of an amorphous silicon thin film, the film formation temperature is about 300°C, so
It is not possible to perform high-temperature processing required for LSI manufacturing technology. Furthermore, in the case of a polycrystalline silicon thin film, the size of crystal grains is approximately several times the size, which inevitably limits the miniaturization of thin film transistors. In addition, the deposition temperature of polycrystalline silicon thin films is approximately 600° C., making it difficult to fully utilize miniaturization technology or LSI manufacturing technology that requires high-temperature processing of 1000° C. or higher. As mentioned above, in active matrix devices using conventional amorphous silicon thin films or polycrystalline silicon thin films, it is extremely difficult to achieve the same level of integration density and chip size as normal semiconductor integrated circuits. There was a problem. In view of the above-mentioned problems of the prior art, it is a general object of the present invention to provide a light valve device such as an active matrix liquid crystal device having miniaturized and high-definition pixels. In order to achieve this objective, the present invention uses a composite substrate having a two-layer structure consisting of an electrically insulating carrier layer and a high quality semiconductor single crystal thin film layer, such as a silicon single crystal thin film layer, formed thereon. A thin film transistor switch element group and a peripheral drive circuit were formed using the thin film transistor switch element group and peripheral drive circuit. By the way, while silicon single crystal thin film transistors are superior to silicon amorphous thin film transistors or silicon polycrystalline thin film transistors in terms of high-speed response and miniaturization of elements, they have the drawback of large leakage current caused by incident light. are doing. This photo leakage current deteriorates the on/off current ratio of the switching element made of a transistor, and therefore needs to be suppressed as much as possible. For this reason, it is especially necessary to take measures to shield the thin film transistor switch elements formed in the pixel array region from light. Furthermore, in the present invention, not only the switch element group but also the peripheral drive circuit are integrated on a semiconductor single crystal thin film, such as a silicon single crystal thin film, in order to enable high-speed response of the element and achieve miniaturization. In particular, when a silicon single crystal thin film is used, a CMOS transistor can be formed, and therefore power consumption can be reduced. however,
When CMOS transistors are integrated, there is a risk that latch-up or the like may occur between an N-type transistor and a P-type transistor due to irradiation with incident light, resulting in malfunction or, in the worst case, runaway. Therefore, it is necessary to take measures against light shielding also for peripheral drive circuits arranged outside the pixel array area. Therefore, the main object of the present invention is to provide effective light shielding means for a group of switching elements and a group of peripheral circuit elements integrated in a semiconductor single crystal thin film formed on the surface of a composite substrate. [Means for Solving the Problems] In order to achieve the above-mentioned general and main objects of the present invention, a light valve device according to the present invention comprises a composite substrate having a semiconductor single crystal thin film layer and an insulating carrier layer. is used. A group of pixel electrodes defining pixels is formed with high density and high definition on the surface of the composite substrate. Further, integrated drive circuits for driving the pixel electrode group are formed in the semiconductor single crystal thin film layer at high density. In addition, the light valve device includes light shielding means for shielding the integrated drive circuit from incident light. A counter substrate is disposed to face the composite substrate with a predetermined gap therebetween. This predetermined gap is filled with an electro-optic material layer to optically modulate incident light for each pixel. The integrated drive circuit formed on the semiconductor single crystal thin film layer includes a switch element group arranged corresponding to the pixel electrode group, and selectively supplies power to each pixel electrode. The light shielding means includes a light shielding film for shielding each switch element from light. This light shielding film is disposed directly under the semiconductor single crystal thin film layer region in which each switch element is formed, and blocks light incident from the back surface of the light valve device. This light shielding film has conductivity and is electrically isolated from the corresponding switch element by an insulating layer. This insulating layer is interposed between the semiconductor monocrystalline thin film layer and the insulating carrier layer. According to another aspect, the light shielding film is located directly above the switch element on the side opposite to the semiconductor single crystal thin film layer with respect to each switch element, and blocks light incident from the front side of the light valve device. In this case, each switch element is constituted by an insulated gate field effect transistor consisting of a source region and a drain region formed in the semiconductor single crystal thin film layer, and a gate electrode laminated with a gate insulating film interposed therebetween.
The light shielding film is laminated on the surface of the gate electrode and blocks at least light incident on the channel region of the insulated gate field effect transistor. Alternatively, the light shielding film may be an electrode film extending from the drain electrode connected to the drain region and disposed above the gate electrode so as to cover the switch element. As described above, the integrated drive circuit includes not only a switch element group for selectively supplying power to the pixel electrode group, but also a driver circuit arranged around the pixel electrode group to drive the switch element group. There is. The light shielding means also includes a light shielding layer for shielding the entire driver circuit from light. This light-shielding layer may be composed of, for example, a light-shielding sheet 5 for bonding the composite substrate and the counter substrate to each other. Alternatively, this light-shielding layer may be composed of a light-shielding resin layer coated on the peripheral surface of the composite substrate. Furthermore, this light shielding layer may be constructed from a metal frame member placed around the periphery of the composite substrate. The light valve device having the above-described structure is manufactured by the method described below. First, a pair of semiconductor single crystal plate members and an insulating carrier plate member are prepared. Next, a light shielding film is formed on the surface of one plate member. Subsequently, the pair of plate members are bonded with the light shielding film interposed therebetween, and the semiconductor single crystal plate member is polished to form a semiconductor single crystal thin film layer. For this semiconductor single crystal plate member, for example, a high quality silicon wafer used in LSI manufacturing is used. By polishing this silicon wafer, a silicon single crystal thin film layer having substantially the same quality as a silicon wafer can be obtained. Further, a pixel electrode group is formed on this semiconductor single crystal thin film layer so as not to overlap the light shielding film, and a switch element group is integrally formed so as to overlap the light shielding film. Finally, the counter substrate is adhered to the carrier plate member with a predetermined gap therebetween, and the gap is filled with an electro-optic material to complete the light valve device. According to this manufacturing method, a light shielding means made of a light shielding film is formed directly under the semiconductor single crystal thin film layer region in which each switch element is formed. [Operation of the invention] As described above, according to the present invention, a composite substrate having a two-layer structure consisting of an insulating carrier layer and a semiconductor single crystal thin film layer formed thereon is used, and the semiconductor single crystal thin film layer is The crystal thin film layer has the same quality as a wafer made of a semiconductor single crystal bulk. Therefore, by making full use of miniaturization technology or LSI manufacturing technology on such a semiconductor single crystal thin film layer, a group of pixel electrodes and a driving circuit for driving them can be formed in an integrated manner. This integrated drive circuit includes a group of switch elements for selectively supplying power to a group of pixel electrodes and a peripheral circuit for scanning these switch elements line-sequentially. The resulting light valve device has extremely high pixel density and extremely small pixel size and can be constructed as an ultra-compact, high-definition light valve device, such as an active matrix device. In particular, according to the invention, the light valve arrangement includes light shielding means to protect the integrated drive circuit from incident light. For example, the light shielding means includes a light shielding film that shields a channel region of an insulated gate field effect transistor constituting each switch element from incident light. Therefore, it is possible to prevent photo leakage current from occurring in an insulated gate field effect transistor formed in a semiconductor single crystal thin film. Further, the light shielding means also includes a light shielding layer, and shields the CMOS transistors constituting the peripheral driver circuit from external incident light. Therefore, latch-up and the like that cause malfunction can be effectively prevented. [Embodiments] Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing one embodiment of a light valve device according to the present invention, and shows an example in which a light-shielding film is provided as a light-shielding means. To facilitate understanding, FIG. 1 shows only one pixel portion cut out. As shown,
The light valve device utilizes a composite substrate 1. This composite board 1
comprises a semiconductor monocrystalline thin film layer, for example a silicon monocrystalline thin film layer 2, and an insulating carrier layer, for example a quartz glass layer 3. A pixel electrode 4 defining a pixel is formed on the composite substrate 1. Further, an integrated drive circuit for driving the pixel electrode 4 is formed in the silicon single crystal thin film layer 2 . This integrated drive circuit includes a switch element 5 for selectively supplying power to the corresponding pixel electrode 4. This switch element 5 is composed of an insulated gate field effect transistor, and has a gate having a predetermined shape, which is laminated with a pair of drain and source regions S formed in a silicon single crystal thin film layer 2 and a gate insulating film 6. It is composed of an electrode G. The source region S of the transistor is electrically connected to the pixel electrode 4, and the drain region is electrically connected to the metal pattern 7. These pixel electrodes 4 and metal patterns 7 are deposited on a field oxide film 8. Field oxide film 8 is obtained by subjecting silicon single crystal thin film layer 2 to selective thermal oxidation treatment. The entire switch element 5 is covered with a protective film 15. A light shielding means is provided for shielding each switch element 5 from incident light. In this embodiment, this light shielding means is composed of a light shielding film 9. This light shielding film 9 is
It is arranged directly under the semiconductor single crystal thin film layer region in which each switch element 5 is formed, and blocks light incident from the back side of the light valve device. Note that light incident from the front side can be effectively blocked by the gate electrode G of the switch element 5. This light shielding film 9 is made of polysilicon doped with impurities, for example, and has light shielding properties and conductivity, and is embedded in an insulating layer 10 and is electrically isolated from the corresponding switch element 5. By imparting conductivity to the light shielding film 9, it can also be used as a back gate electrode of the switch element 5. Note that the insulating layer 10 is interposed between the silicon single crystal thin film layer 2 and the quartz glass layer 3. A counter substrate 11 is arranged to face the composite substrate 1 with a predetermined gap therebetween. This counter substrate 11 is a glass plate 12
and a common electrode 13 formed on its inner surface. An electro-optic material layer such as a liquid crystal layer 14 is filled between the composite substrate 1 and the counter substrate 11, and optically modulates incident light for each pixel. That is, the transmittance of incident light changes depending on the magnitude of the voltage applied between the pixel electrode 4 and the common electrode 13, and thus functions as a light valve. In the embodiment described above, the light shielding film 9 is made of a polysilicon film patterned into a predetermined shape. However, the material of the light shielding film is not limited to this, and may be made of, for example, a high melting point metal or a silicide made of a compound of a high melting point metal and silicon. Examples of high melting point metals include tungsten, tantalum, and platinum. Further, the gate electrode G of the transistor constituting the switch element 5 is usually made of polysilicon. However, the present invention is not limited to this, and silicide may be used instead of polysilicon. Next, referring to FIGS. 2(A) to 2(G),
An example of a method for manufacturing the light valve device shown in the figure will be described. First of all,
In the step shown in FIG. 2(A), silicon single crystal plate 2
1 and a quartz glass plate 22 are prepared. As the silicon single crystal plate 21, it is preferable to use a high quality silicon wafer used for LSI manufacturing, for example, and its crystal orientation has uniformity in the range of <100>0.0±1.0, and the single crystal The lattice defect density is 500/C- or less. The back surface of the silicon single crystal plate 21 is covered with an insulating layer 23. This insulating layer 23 is made of, for example, a silicon oxide film or a silicon nitride film, and its surface is flattened. On the other hand, a light shielding film 24 is formed on the surface of the quartz glass plate 22. This light shielding film 24 is made of polysilicon or refractory metal silicide patterned into a predetermined shape. Furthermore, the entire surface of the quartz glass plate 22 is covered with an insulating layer 25. This insulating layer 25 is also made of a silicon oxide film or a silicon nitride film, and its surface is flattened. Next, in the step shown in FIG. 2(B), both the flattened plate members 21 and 22 are bonded to each other by thermocompression by stacking and heating both sides of the plate members 21 and 22. Through this thermocompression bonding process, both plate members are firmly fixed. As a result, the insulating layer 26, which is fused into a single layer, is interposed between the two plate members. A light shielding film 24 is embedded in this insulating layer 26. Next, in the step shown in FIG. 2(C), the surface of the silicon single crystal plate 21 is polished. As a result, the surface of the insulating layer 26 has a silicon single crystal thin film layer 2 polished to a desired thickness.
7 is formed. Thus, a composite substrate is obtained having a carrier layer consisting of a quartz glass plate 22 and a monocrystalline silicon thin film layer 27. Incidentally, in order to reduce the thickness of the single crystal silicon plate 21, an etching process may be used instead of the polishing process. Since the monocrystalline silicon thin film 27 obtained in this way retains the quality of the silicon wafer 21 substantially,
A semiconductor substrate material with extremely excellent crystal orientation uniformity and lattice defect density can be obtained. By the way, various types of semiconductor substrates having silicon single crystal thin films have been known. This is a so-called SOI substrate. For example, an SO substrate is made by depositing a polycrystalline silicon thin film on the surface of a carrier made of an insulating material using a chemical vapor deposition method, etc., and then applying heat treatment such as laser beam irradiation to recrystallize the polycrystalline film to form a single layer. It was obtained by converting it into a crystal structure. However, in general, single crystals obtained by recrystallization of polycrystals do not necessarily have --like crystal orientation and have a large lattice defect density. For these reasons, it has been difficult to apply miniaturization technology or LSI manufacturing technology to SOI substrates manufactured by conventional methods in the same way as silicon wafers. In view of this, the present invention aims to produce fine and high-resolution silicon single-crystal thin films that have a uniformity of crystal orientation and a low density of lattice defects comparable to those of silicon wafers that are widely used in semiconductor manufacturing processes. This constitutes a light valve device.Next, the process of forming switch elements and pixel electrodes on the composite substrate manufactured as described above will be explained below.First, the steps shown in FIG. 2(D) will be explained. In the process, selective thermal oxidation treatment is performed on the silicon single crystal thin film 27 to form field oxidation 82B.This selective thermal oxidation is performed on the entire thickness of the silicon single crystal thin film 27, completely converting it into a silicon oxide film. As a result, the field oxide film 28 is substantially transparent.As a result of performing the selective thermal oxidation treatment, an element region is formed by the silicon single crystal thin film 27 left in the area surrounded by the field oxide film 28. At this time, mask alignment for selective thermal oxidation treatment is performed so that the light shielding film 24 is located directly under the formed element region.Next, in the step shown in FIG. A gate insulating film 29 is formed by selectively thermally oxidizing only the surface portion of the silicon single crystal thin film 27.Subsequently, a gate insulating film 29 is formed on the gate insulating film 29 in a predetermined shape. '30 is arranged. This gate electrode 30 is made of polysilicon or silicide and is optically opaque.Furthermore, in the upper stage shown in FIG. 2(F), impurity doping is performed on the silicon single crystal thin film 27. A drain region 31 and a source region 32 are formed. This impurity doping is performed by, for example, using the gate electrode 30 as a mask and implanting impurities such as arsenic ions through the gate insulating film 29. As a result, the element A switch element 33 having an insulated gate field effect transistor structure consisting of a pair of drain regions, a north region, a gate electrode, etc. is formed in the region.The switch element 33 is made of high quality silicon single crystal with high charge mobility. Since it is formed as a thin film 27, it has high-speed response, and since it makes full use of the above-mentioned LSI manufacturing technology, it has fine dimensions of one order or sub-order. The formed transistor channel region is shielded from below by the light shielding film 24 and from above by the gate electrode 30. Therefore, even if the pixel is irradiated with incident light, there is no light leakage to the single crystal thin film transistor. No current is induced. Finally, in the step shown in FIG. 2(G), a pixel electrode 34 made of a transparent electrode material, such as ITO, is formed on the surface of the field oxide film 28 by patterning. This pixel electrode 34
are arranged so as not to overlap the light shielding film 24, so that the incident light can pass through the laminated structure consisting of the transparent electrode 34, the field oxide film 28, the insulating layer 26, and the quartz glass plate 22. Can configure devices. The pixel electrode 34 is electrically connected to the source region 32 of the transistor through a contact hole opened in the gate insulating film 29. Meanwhile, a metal button 35 is also formed and electrically connected to the drain region 31 of the transistor through another contact hole opened in the gate insulating film 29. Finally, the switch element 33 is covered with a protective film 3G. In this way (2), the semiconductor substrate chip for the light valve device is completed.Although not shown, in order to assemble the light valve device, the counter substrate is stacked on the composite substrate with a predetermined gap in between, and this gap is An electro-optical substance such as a liquid crystal is sealed in the substrate. Figures 3(^) to 3(C) are process diagrams showing another example of a method for manufacturing a composite substrate according to the present invention. Differently, in this example, the light shielding film is formed in advance on the surface of the silicon single crystal plate.
In the step shown in FIG. 3(A), a quartz glass plate 41 and a silicon single crystal plate 42 are prepared. Quartz glass plate 4
Smooth the back side of 1. On the other hand, a base layer 43 made of a silicon oxide film is formed on the surface of the silicon single crystal plate 42.
【、た後、その上に遮光膜４４を
パタニング形成する。そして、遮光膜４４を被覆する様
にシリコン酸化膜からなる絶縁層４５を堆積する。この
堆積は例えば化学気相成長法を用いて行なわれる。堆積
処理を行なった後、絶縁層４５の表面を研摩し平坦化す
る。
次に第３図（Ｂ）に示す工程において、石英ガラス板４
１の平坦化された裏面とシリコン単結晶板４２の平坦化
された表面は互いに熱圧着される。この結果、シリコン
酸化膜からなる絶縁層４５と石英ガラス板４１は互いに
熱融合し一体化される。
最後に第３図（Ｃ）に示す工程において、シリコン単結
晶板４２を所望の厚みになるまで研摩しシリコン単結晶
薄膜層４Ｂを形成する。このシリコン単結晶薄膜層４Ｇ
は下地層４３を介して遮光！Ｉ４４がら電気的に分離さ
れている。この様にして、本発明にかかる複合基板が製
造される。この複合基板の表面に積層されたシリコン単
結晶薄膜層４６に対して、Ｌ、ＳＩ製造技術を駆使し微
細且つ高密度のスイッチ素子群及び画素電極群を集積形
成する事ができる。
次に第４図（Ａ）ないし第４図（Ｇ）を参照して本発明
にかかる複合基板の製造方法のさらに別の例を説明する
。本例においては、遮光膜の形成と同時に素子分離領域
の形成も行なう。先ず、第４図（Ａ）に示す工程におい
て、シリコンウェハ等からなるシリコン単結晶板５１を
用意する。このシリコン単結晶板５１の表面をエツチン
グし段差凸部あるいは溝５２を形成する。溝の形成され
た表面にシリコン酸化膜からなる絶縁層５３を設ける。
この結果、溝５２は絶縁層５３によって埋められる。絶
縁層５３は化学気相成長法により二酸化シリコンを堆積
するか、あるいはシリコン単結晶板５１の表面を熱酸化
処理して形成される。さらに、絶縁層５３の表面にボリ
シ′リコンからなる半導体多結晶層５４を形成する。こ
のプロセスはポリシリコンを化学気相成長法により堆積
して行なわれる。続いて、堆積されたポリシリコンの表
面を研摩し平坦化する。
次に第４図（Ｂ）に示す工程において、平坦化された半
導体多結晶層５４に対して、同じく平坦化された裏面を
有する絶縁性担体板部材例えば石英ガラス板５５を熱圧
着により接合する。
続いて第４図（Ｃ）に示す工程において、絶縁層５３を
ストッパとして半導体単結晶板５１をエツチング除去し
シリコン単結晶薄膜５６を形成する。この除去処理はエ
ツチングに代えて研摩技術を用いても良い。この結果、
段差凸部あるいは溝５２の底部に存在していた絶縁層５
３の部分が露出される。この露出された絶縁層５３の部
分によってシリコン単結晶薄膜５Ｂは個々に分離されス
イッチ素子の形成される素子領域が設けられる。そして
、素子領域の上方には絶縁層５３を介して半導体多結晶
層５４あるいはポリシリコン層が積層される事となる。
このポリシリコン層が後に遮光膜を構成する。
第４図（Ｄ）に示す工程において、シリコン単結晶薄膜
５６のみを被覆する様にシリコン窒化膜からなるマスク
５７を形成する。なお、第４図（Ｄ）は、理解を容易に
する為に基板の配置を表裏反転して示している。図から
明らかな様に、シリコン窒化膜をパタニングして得られ
たマスク５７は絶縁層５３のみを露出させている。
第４図（Ｅ）に示す工程において、マスク５７を介して
絶縁層５３の選択的エツチングを行ない露出しているシ
リコン酸化膜を除去し窓部５８を形成する。
この窓部５８にはポリシリコン層あるいは半導体多結晶
層５４が露出する事となる。
第４図（Ｐ）に示す工程において、この窓部５８を介し
てポリシリコン層５４のＬＯＣＯＳ酸化あるいは選択的
熱酸化処理を行ない酸化膜層５９に転換する。従って、
窓部５８は酸化膜層５９によって埋め込まれる事となる
。続いて、埋め込まれた酸化膜層５９の表面を研摩ある
いはエツチング等により平坦化する。
最後に第４図（Ｇ）に示す工程において、残されたマス
ク５７を除去する。この結果、シリコン単結晶薄膜５６
は酸化膜層５９により個々に電気的に分離される事とな
る。換言すると、酸化膜層５９は素子分離領域を構成す
る。一方、個々のシリコン単結晶薄膜５Ｂの直下には絶
縁層５３を介してポリシリコン層５４が配置される事と
なる。このポリシリコン層５４が遮光膜を構成する。上
述した方法により、予め素子分離領域が形成された複合
基板を得る事ができるとともに、その複合基板の表面は
完全に平坦化されており、ＬＳＩ製造技術を適用するの
に理想的な表面状態を有している。
さて、前述した種々の例においては、遮光手段を構成す
る遮光膜は個々のスイッチ素子の直下に配置され、光弁
装置の裏側から入射する光に対してスイッチ素子の遮光
を行なっている。これに対して、以下に説明する例は個
々のスイッチ素子の直上に遮光膜が形成され、光弁装置
の表側から入射する光に対してスイッチ素子の遮閉を行
なうものである。第５図（Ａ）を参照してその一例を説
明する。本例においては、遮光膜は金属配線から一部延
設された部分によって構成されている。図示する様に、
石英ガラス層６１の表面にはシリコン単結晶薄膜層６２
が形成されている。このシリコン単結晶薄膜層６２は前
述した例と同様にシリコンウェハの接着及び研摩によっ
て形成され結晶方位の一様性及び格子欠陥密度に関しシ
リコンウェハと同等の高品質を有している。シリコン単
結晶薄膜層６２はフィールド酸化膜６３によって囲まれ
ており素子領域を形成する。この素子領域にはＬＳＩ製
造技術を用いて高速且つ微細の絶縁ゲート電界効果トラ
ンジスタからなるスイッチ素子６４が形成されている。
このトランジスタスイッチ素子６４は、ドレイン領域６
５と、ソース領域６６と、ゲート絶縁膜を介して積層配
置された所定の形状を有するゲート電極６７とから構成
されている。一方、フィールド酸化膜６３の上には画素
電極６８が形成されている。
本例においては、ゲート電極６７及び画素電極６８は共
通のポリシリコン薄膜をパタニングする事により同時に
形成される。画素電極６８の透明性を維持する為に、ポ
リシリコン薄膜は非常に薄い厚みを有している；従って
、ゲート電極６７自体の遮光性は期待できず、何等かの
遮光手段を設ける必要かあ−る。
画素電極６８はトランジスタのソース領域６６に電気的
に接続されているとともに、その表面は層間絶縁膜６９
によって被覆されている。この層間絶縁膜６９は同時に
スイッチ素子６４をも被覆している。
層間絶縁膜６９の上には金属バタン又は金属配線７０が
形成されている。この金属配線７０は層間絶縁膜６９に
開口されたコンタクトホールを介してトランジスタのド
レイン領域６５に接続されている。金属バタン７０は、
素子領域の上方においてゲート電極６７を被覆する様に
延設された部分を有する。この延設された部分が遮光膜
７１を構成する。金属配線７０はアルミニウム等の金属
電極材料から構成されているので当然に不透明である。
この様に、本例においてはドレイン電極と遮光膜か兼用
されている構造となっている。最後に、スイッチ素子６
４及び画素電極６８は保護膜７２によって被覆されてい
る。
この保護膜７２の表面は平坦化されており、この上に図
示しないが電気光学物質層及び対向基板が重ねられる。
第５図（Ｂ）は第５図（Ａ）に示す構造の一部分を拡大
して示した平面図である。図示する様に、スイッチ素子
６４は走査線７３と信号線７４の交点部分に配置されて
いる。走査線７３はスイッチ素子６４を線順次で選択す
る為の走査信号を供給しゲート電極６７と電気的に接続
されている。一方、信号線７４は前述した金属配線７０
からなり、トランジスタスイッチ素子６４のドレイン領
域６５に対してコンタクトホールを介して電気的に接続
されているとともに、所定の画像信号を選択されたスイ
ッチ素子６４に供給し画素電極６８の選択給電を行なう
ものである。この画素電極６８はコンタクトホールを介
してトランジスタスイッチ素子６４のソース領域６６に
電気的に接続されている。金属配線７０あるいはドレイ
ン電極の一部分はスイッチ素子６４の全体を被覆する様
に延設されており遮光膜７１を構成している。
この例においては、スイッチ素子６４は走査線７３と信
号線７４の交点に局在して配置されているので画素電極
６８の面積を極めて大きくとれる。この結果、画素毎の
開口率が大きくとれ光弁装置の高輝度化が図れる。
上述した例においては、遮光膜はドレイン電極と兼用さ
れていた。これに対して、次に示す実施例においては遮
光膜はゲート電極の表面に重ねられておりいわゆるセル
フアライメントで形成されている。第６図に示す様に、
石英ガラス層８１の表面にシリコン単結晶薄膜層８２が
配置されている。
シリコン単結晶薄膜層８２はフィールド酸化膜８３によ
ってその周囲を囲まれており素子領域を規定する。素子
領域には絶縁ゲート電界効果トランジスタからなるスイ
ッチ素子８４か形成されている。このトランジスタは高
品質のシリコン単結晶薄膜層８２に対してＬＳＩ製造技
術を適用して形成され微細な寸法を有するとともに高速
スイッチング特性に優れている。トランジスタは、一対
のドレイン領域８５及びソース領域８Ｂとゲート絶縁膜
８７を介して積層配置された所定の形状を有するゲート
電極８８とから構成されている。ゲート電極８８はドレ
イン領域８５とソース領域８６との間に形成されたチャ
ネル領域を覆う様に配置されており、チャネル領域の電
気的導通及び遮断を制御する。本例においては、ゲート
電極８８はポリシリコンから構成されている。このポリ
シリコンは本来不透明材料であるが、その膜厚が薄い場
合には透過率か０％にならない。従って、必ずしもゲー
ト電極８８のみによっては完全な遮光効果を得る事がで
きない。
その為に、本例においてはゲート電極８８の上に遮光膜
８９が重ねて形成されている。この遮光膜８９は例えば
アルミニウム等の金属あるいは高融点金属とシリコンの
化合物であるシリサイドから構成されており入射光を完
全に遮断する事ができる。
従って、ゲート電極の下部に存在するチャネル領域に入
射光が照射される惧れがなく、光リーク電流は発生しな
い。この結果、画素電極に蓄積された供給電荷はスイッ
チ素子の非選択期間中においてもリークする事がなく安
定した動作を保証できる。ゲート電極８８と遮光膜８９
は同一の平面形状を有しセルフアライメントで加工する
事ができる。
トランジスタスイッチ素子８４のソース領域８６には画
素電極９０が接続されている。画素電極９０はゲート電
極と同様にポリシリコンから構成する事ができ、フィー
ルド酸化膜８３の上に堆積される。
ポリシリコンに代えてＩＴＯ等の透明性導電材料を用い
ても良い。一方、トランジスタスイッチ素子８４のドレ
イン領域８５には金属配線９１が接続されている。この
金属配線９１は遮光膜８９と同一の膜を用いて同時にパ
タニング形成する事が可能である。
第７図（Ａ）は第６図に示す実施例をさらに改良した例
を示す模式的断面図である。図示する様に、石英ガラス
層１０１の上にはシリコン単結晶薄膜層１０２が配置さ
れている。シリコン単結晶薄膜層１０２はその素子領域
を除いて選択的熱酸化処理を施こされフィールド酸化膜
１０３に転換されている。この素子領域に絶縁ゲート電
界効果トランジスタからなるスイッチ素子１０４が微細
加工技術あるいはＬＳＩ製造技術を用いて形成されてい
る。
この絶縁ゲート電界効果トランジスタはいわゆるＬＤＤ
構造を有し高耐圧型となっている。即ち、素子領域を規
定するシリコン単結晶薄膜層１０２には高濃度不純物領
域からなる第１ドレイン領域１０５と第１ソース領域１
０６とが互いに離間して形成されている。さらに、低濃
度不純物領域からなる第２ドレイン領域１０７が第１ド
レイン領域１０５に隣接して形成されているとともに、
同じく低濃度不純物領域からなる第２ソース領域１０ｇ
が第１ソース領域１０６に隣接して形成されている。一
対の第２ドレイン領域１０７及び第２ソース領域１０８
との間にトランジスタチャネル形成領域１０９が配置さ
れる。この様に、ＬＤＤ構造においては、トランジスタ
チャネル形成領域１０９はその両端に位置する低濃度不
純物領域である第２ドレイン領域１０７及び第２ソース
領域１０８に連続しているので、バンチスルーや短チヤ
ネル効果を有効に防止する事ができ高耐圧構造を実現で
きる。特に、画素電極を駆動する為のスイッチ素子には
高電圧が印加される為、高耐圧構造である事は著しく信
頼性の向上に寄与する。
トランジスタチャネル形成領域１０９の上にはゲート絶
縁層１１０を介してゲート電極１１１が重ねられている
。このゲート電極１１１の上にはさらに遮光膜１１２が
配置されており、入射光からトランジスタチャネル形成
領域１０９を遮閉している。本例においては、遮光膜１
１２の平面形状はゲート電極Ｉｌｌの平面形状に比べて
大きく設定さｔでいる。
この様な寸法形状としたのは、後に説明する様に遮光Ｈ
ｒ＋２を用いてセルフアライメントによりＬＤＤ構造を
実現する為である。
フィールド酸化膜１０３の上には画素電極１１３が配設
されており、その一端はトランジスタスイッチ素子１０
４の第１ソース領域１０Ｂに電気的に接続されている。
一方、金属配線１１４も形成されており、その一端はト
ランジスタスイッチ素子１０４の第１ドレイン領域１０
５に電気的に接続されている。
最後に、スイッチ素子素子１０４及び画素電極１１３を
被覆する様に保護膜１１５が堆積されている。その表面
は平坦化処理が施こされており、図示しないが液晶層及
び対向基板がこの上に重ねて配置され光弁装置が完成す
る。
第７図（Ｂ）は、第７図（Ａ）に示すＬＤＤ構造を有す
るスイッチ素子の製造工程を示す半完成品の模式的断面
図である。第７図（Ｂ）は遮光膜１１２をマスクとして
用いたイオン注入による不純物ドーピングプロセスを示
す。図示する様に、ゲート電極１１】の直下には不純物
イオン例えば砒素イオンのドーピングが行なわれないの
で、トランジスタチャネル形成領域＋０９はシリコン単
結晶薄膜層」０２の本来の導電型例えばＰ型を維持する
。一方、マスクとして用いられる遮光膜１１２によって
覆われていない部分に対しては不純物砒素イオンが直接
注入されるので、高濃度のＮ＋型不純物領域からなる第
１ドレイン領域１０５と第１ソース領域１０Ｂが形成さ
れる。さらに、ゲート電極ｉｌｌには重ならないが遮光
膜１１２には重なる部分のシリコン単結晶薄膜層１０２
には不純物砒素イオンの回り込みや不純物砒素の拡散等
により低濃度不純物領域が形成される。即ち、このＮ
型不純物領域はゲート電極１１１の両側に形成され第２
ドレイン領域１０７と第２・ノース領域１０８を構成す
る。
この結果、ゲート電極１１１より一回り大きい遮光膜１
１２をイオン注入のマスクとして用いる事により、セル
フアライメントで一時にＬＤＤ構造を形成する事か可能
となる。
さて、以上に説明した様々な実施例においては、遮光手
段は個々のスイッチ素子を表側あるいは裏側から遮光す
る為の遮光膜で構成されていた。これに対して、以下に
説明する実施例においては遮光手段は周辺回路を逆開す
る為に設けられている。
前述した様に、本発明によれば高電荷移動度を有する高
品質のシリコン単結晶薄膜を用いているのでスイッチ素
子群のみならずこれらスイッチ素子群を駆動する為の周
辺駆動回路素子群も同時にＬＳＩ製造技術を用いて集積
的に形成する事ができる。一般に、周辺回路素子群とし
てはＣＭ ＯＳトランジスタを用いるのか有利である。
ＣＭ ＯＳトランジスタはＮ型及びＰ型の絶縁ゲート電
界効果トランジスタの組からなり、低消費電力である点
に特徴かある。しかしながら、Ｎ型及びＰ型のトランジ
スタを隣接して配置すると必然的にＮＰＮＰ接合からな
る寄生サイリスタが形成され入射光の照射を受けるとラ
ッチアップが生じ正常の動作か維持できなくなる。この
結果、最悪の場合には暴走等か生し光弁装置の機能は破
壊される。
この為に、個々のスイッチ素子の遮光と合わせて周辺回
路素子群の遮光も極めて重要である。
第８図（Ａ）に上述した周辺回路に対する遮光構造の一
例を示す。第８図（八）は光弁装置の・１０而形状を示
している。表面にシリコン単結晶薄膜層が形成された複
合基板１２１は、中央部にある画素アレイ区域１２２と
周辺部に存在する周辺回路区域１２３に分割されている
。画素アレイ区域１２２の表面に位置するシリコン単結
晶薄膜層にはマトリックス状に配置された画素電極群１
２４と対応するスイッチ素子群１２５とが集積的に高密
度で形成されている５個々のスイッチ素子１２５は絶縁
ゲート電界効果トランジスタから構成されている。トラ
ンジスタのゲート電極は行状に配設された走査線１２６
に接続されており、そのドレイン電極は列状に配列され
た信号線１２７に接続されており、そのソース電極は対
応する画素電極１２４に接続されている。
一方周辺回路区域１２３に存在するシリコン単結晶薄膜
層の表面にはＸドライバ１２８及びＹドライバ１２９を
含む周辺回路が同様にＬＳＩ製造技術を用いて集積的に
形成されている。Ｘドライバ１２８は列状の信号線１２
７に接続されており各画素に画像信号を供給するととも
に、Ｙドライバ１２９は行状の走査線１２Ｇに接続され
ており各画素に対して線順次走査信号を供給する。これ
ら周辺回路１２８及び１２９は遮光層１３０によって被
覆されている。
この遮光層１３０は画素アレイ区域１２２を囲む様に配
置されており周辺回路のみを選択的に遮光する様になっ
ている。一方、画素アレイ区域に形成されたスイッチ素
子群１２５については前述した様に個々に遮光膜か具備
されている。
第８図（Ｂ）は、第８図（Ａ）に示す光弁装置の断面構
造を示す模式図である。図示する様に、複合基板１２１
の上には所定の間隙を介して対向基板１３１が配置され
ているとともに、該間隙には電気光学物質例えば液晶１
３２が封入されている。液晶１３２はシーラ１３３によ
って封止されている。図示しないが、シーラ１３３て囲
まれた内側部分には画素アレイが配置されているととも
に、シーラ１３３の外側にはＹドライバ１２９等を含む
周辺回路が配置されている。画素アレイ及び周辺回路は
共通のシリコン単結晶薄膜層に形成されている。Ｙトラ
イバ１２９を含む周辺回路は遮光層１３０によって上下
から遮閉されている。本例においては、この遮光層１３
０は複合基板１２１の周辺部に配置された金属枠部材か
ら構成されている。この金属枠部材は遮光機能を有する
とともに熱伝導性に優れている為光弁装置の冷却機能を
も有する。さらに、金属材料で構成されている為電磁気
的なシールド機能をも有する。本例においては、金属枠
部材又は金属フレームは複合基板１２１の表面から離間
して配置されているが、必ずしもこれに限られるもので
はなく金属フレームを複合基板１２１の表面に接着して
も良い。かかる構成とする事により、ラッチアップ等に
よる周辺回路の誤動作を有効に防止する事ができる。
本発明の構造、作用及び効果を明らかにする為に、第８
図（Ａ）及び第８図（Ｂ）を参照して光弁装置の全体的
な動作を簡潔に説明する。個々のトランジスタスイッチ
素子１２４のゲート電極は走査線１２６に接続されてお
り、Ｙドライバ１２９によって走査信号が印加され線順
次で個々のトランジスタスイッチ素子１２５の導通及び
遮断を制御する。
Ｘドライバ回路１２ｇから出力される画像信号は信号線
１２７を介して導通状態にある選択されたトランジスタ
スイッチ素子１２５に印加される。印加された画像信号
は対応する画素電極１２４に伝えられる。この結果、各
画素電極１２４には画像信号の大きさに応した電荷が供
給され且つ蓄積される。
蓄積された電荷により画素電極１２４は励起し液晶層１
３２に作用してその透過率を局部的に変化させ光弁機能
を奏する。一方、非選択時においてはトランジスタスイ
ッチ素子１２５は非導通状態となり画素電極１２４に書
き込まれた画像信号を電荷として維持する。なお液晶層
１３２は比抵抗が高く通常は容量性として動作する。ト
ランジスタスイッチ素子は遮光膜によって遮閉されてい
るので非導通状態において光リーク電流か発生せず画素
電極に維持された電荷はリークしない。従って、極めて
安定した光弁機能を発揮する事ができる。
ところで、これらトランジスタスイッチ素子のスイッチ
ング性能を表わす為にオン／オフ電流比が用いられる。
液晶動作に必要な電流比は書き込み時間と保持時間から
簡単に求められる。例えば画像信号がテレビジョン信号
である場合には、１走査線期間の約６０μｓｅｃの間に
画像信号の９０％以上を書き込まねばならない。一方、
１フイ一ルド期間である約１８１１１ｓｅｃで電荷の９
０％以上を保持しなければならない。その結果、電流比
は５桁以上が必要となる。この時、トランジスタスイッ
チ素子は電荷移動度が極めて高いシリコン単結晶薄膜の
上に形成されているのでオン／オフ比は６桁以上を確保
できる。従って、極めて高速な信号応答性を有するアク
ティブマトリックス型の光弁装置を得る事ができる。又
、シリコン単結晶薄膜の高移動度特性を利用して同時に
Ｘドライバ回路１２８及びＹドラ４３回路１２９を含む
周辺回路を同一シリコン単結晶薄膜に形成する事が可能
となる。この時、ドライバ回路も又遮光層１３０によっ
て有効に遮閉されているので光弁装置の誤動作を防止す
る事ができる。
さて、前述した例においては周辺回路を遮閉する遮光層
は金属フレームで構成されていた。これに対して、以下
に説明する実施例においては遮光層は複合基板の周辺部
表面及び裏面に塗布された遮光性樹脂層から構成されて
いる。第９図（Ａ）に示す様に、複合基板１４１の上に
は対向基板１４２が搭載されている。対向基板１４２に
よって覆われている複合基板１４１の部分には画素アレ
イが形成されており、対向基板＋４２によって覆われて
いない複合基板１４１の周辺部にはドライバ回路を含む
周辺回路が集積形成されている。このドライバ回路を被
覆する様に遮光性樹脂層１４３が塗布されている。
第９図（Ｂ）は第９図（Ａ）に示す光弁装置の断面構造
を示す模式図である。図示する様に、対向基板１４２は
複合基板１４１に対して所定の間隙を介してリーク又は
シール部材１４４により接着固定されている。両基板の
間隙には液晶層１４５が充填されている。複合基板１４
１の周辺部にはドライバ回路１４６が形成されている。
このドライバ回路１４６を被覆する様に遮光性樹脂層１
４３が塗布されているのである。この遮光性樹脂層１４
３は例えば黒色顔料か分散されたエポキシ樹脂等からな
る。ところで、複合基板１４１は通常石英ガラスを担体
として用いている。従って、光弁装置の表側からのみな
らず裏側からもこの石英ガラス担体を通して光がドライ
バ回路１４６に入射してしまう惧れかある。
従って、本例においては複合基板１４１の表面だけでな
く裏面にも遮光性樹脂層１４３が塗布されている。
最後に第１０図は遮光層の他の構成例を示す模式的断面
図である。図示する様に、複合基板１５１の表面にはシ
リコン単結晶薄膜１５２が形成されている。このシリコ
ン単結晶薄膜１５２には画素アレイに加えて周辺駆動回
路１５３も高密度で集積的に形成されている。複合基板
１５１の上には所定の間隙を介して対向基板１５４が搭
載されている。両基板の間隙には液晶１５５が充填封止
されている。両基板は接着剤からなるンーラ１５６によ
って互いに接合されている。本例においては、このリー
ラ１５６が遮光層を構成している。即ち、周辺駆動回路
１５３を覆う様に黒色樹脂からなるリーラ１５６か配設
されているのである。かかる構造によれば、特こ追加の
遮光層を設ける事なく、ンーラを遮光層として兼用する
事かでき製造工程の合理化が図れる。なお、駆動回路１
５３に対する遮光をより完全なものとする為に黒色樹脂
１５７が光弁装置の側面及び裏面に塗布されている。複
合基板１５１及び対向基板１５４は何れも透明材料から
構成されているので基板端面から入射する光も屈折等を
受は駆動回路１５３を照射する惧れかある。その為に、
各基板の側面及び裏面をも遮光性の黒色樹脂で覆う様に
している。
〔発明の効果〕
上述した様に、本発明によれば担体層の上に形成された
半導体単結晶薄膜に対して崖導体微細化技術又はＬＳＩ
製造技術を用いて画素電極群及び駆動回路を集積的に形
成して得られる集積回路チップ基板を利用して光弁装置
を構成している。
この為、極めて高い画素密度を有する光弁装置を得る事
ができるという効果がある。又、集積回路チップ基板の
寸法を通常の半導体ＩＣチップと同程度にてきるので極
めて小型の光弁装置を得る事ができるという効果がある
。半導体微細化技術を用いて画素を製造するので極めて
高精度の光弁装置を得る事ができるという効果がある。
特に、駆動回路を入射光から遮閉する為の遮光手段を用
いたので、入射光の悪影響を受ける事なく光弁装置を正
常に動作させる事ができるという効果かある。駆動回路
に含まれるスイッチ素子群の各々に対して表面側及び裏
面側から遮光膜を配置する事によりスイッチ素子の光リ
ーク電流を抑制する事が可能となり安定した光弁機能が
保証できるという効果がある。又、駆動回路に含まれる
周辺ドライバ回路等を外部入射光から遮閉する遮光層を
設ける事によりドライバ回路にラッチアップが生ずる事
を防止でき光弁装置の誤動作を防げる。After that, a light shielding film 44 is patterned thereon. Then, an insulating layer 45 made of a silicon oxide film is deposited to cover the light shielding film 44. This deposition is performed using, for example, chemical vapor deposition. After performing the deposition process, the surface of the insulating layer 45 is polished and planarized. Next, in the step shown in FIG. 3(B), the quartz glass plate 4
The flattened back surface of the silicon single crystal plate 42 and the flattened front surface of the silicon single crystal plate 42 are bonded together by thermocompression. As a result, the insulating layer 45 made of a silicon oxide film and the quartz glass plate 41 are thermally fused to each other and integrated. Finally, in the step shown in FIG. 3(C), the silicon single crystal plate 42 is polished to a desired thickness to form a silicon single crystal thin film layer 4B. This silicon single crystal thin film layer 4G
is shielded from light through the base layer 43! It is electrically isolated from I44. In this way, the composite substrate according to the present invention is manufactured. A fine and high-density switch element group and a pixel electrode group can be integrally formed on the silicon single crystal thin film layer 46 laminated on the surface of this composite substrate by making full use of L and SI manufacturing techniques. Next, still another example of the method for manufacturing a composite substrate according to the present invention will be described with reference to FIGS. 4(A) to 4(G). In this example, the element isolation region is also formed at the same time as the light shielding film is formed. First, in the step shown in FIG. 4(A), a silicon single crystal plate 51 made of a silicon wafer or the like is prepared. The surface of this silicon single crystal plate 51 is etched to form stepped convex portions or grooves 52. An insulating layer 53 made of a silicon oxide film is provided on the surface where the grooves are formed. As a result, the trench 52 is filled with the insulating layer 53. The insulating layer 53 is formed by depositing silicon dioxide by chemical vapor deposition or by thermally oxidizing the surface of the silicon single crystal plate 51. Further, a semiconductor polycrystalline layer 54 made of polysilicon is formed on the surface of the insulating layer 53. This process is performed by depositing polysilicon by chemical vapor deposition. Subsequently, the surface of the deposited polysilicon is polished and planarized. Next, in the step shown in FIG. 4(B), an insulating carrier plate member such as a quartz glass plate 55 having a similarly flattened back surface is bonded to the flattened semiconductor polycrystalline layer 54 by thermocompression bonding. . Subsequently, in the step shown in FIG. 4C, the semiconductor single crystal plate 51 is etched away using the insulating layer 53 as a stopper to form a silicon single crystal thin film 56. This removal process may use a polishing technique instead of etching. As a result,
The insulating layer 5 existing at the bottom of the stepped convex portion or groove 52
Part 3 is exposed. This exposed portion of the insulating layer 53 separates the silicon single crystal thin film 5B into individual regions to provide element regions in which switch elements are formed. Then, a semiconductor polycrystalline layer 54 or a polysilicon layer is laminated above the element region with an insulating layer 53 interposed therebetween. This polysilicon layer will later constitute a light shielding film. In the step shown in FIG. 4(D), a mask 57 made of a silicon nitride film is formed so as to cover only the silicon single crystal thin film 56. In addition, in FIG. 4(D), the arrangement of the substrates is shown reversed for ease of understanding. As is clear from the figure, the mask 57 obtained by patterning the silicon nitride film exposes only the insulating layer 53. In the step shown in FIG. 4E, the insulating layer 53 is selectively etched through a mask 57 to remove the exposed silicon oxide film and form a window 58. The polysilicon layer or the semiconductor polycrystalline layer 54 is exposed in this window portion 58. In the step shown in FIG. 4(P), the polysilicon layer 54 is subjected to LOCOS oxidation or selective thermal oxidation treatment through this window portion 58 to convert it into an oxide film layer 59. Therefore,
The window portion 58 will be filled with an oxide film layer 59. Subsequently, the surface of the buried oxide film layer 59 is flattened by polishing or etching. Finally, in the step shown in FIG. 4(G), the remaining mask 57 is removed. As a result, silicon single crystal thin film 56
are individually electrically isolated by the oxide film layer 59. In other words, the oxide film layer 59 constitutes an element isolation region. On the other hand, a polysilicon layer 54 is placed directly under each silicon single crystal thin film 5B with an insulating layer 53 in between. This polysilicon layer 54 constitutes a light shielding film. By the method described above, it is possible to obtain a composite substrate on which element isolation regions have been formed in advance, and the surface of the composite substrate is completely flattened, creating an ideal surface condition for applying LSI manufacturing technology. have. In the various examples described above, the light-shielding film constituting the light-shielding means is placed directly under each switch element, and blocks the switch element from light entering from the back side of the light valve device. On the other hand, in the example described below, a light shielding film is formed directly above each switch element, and the switch element is closed off from light entering from the front side of the light valve device. An example will be explained with reference to FIG. 5(A). In this example, the light shielding film is constituted by a portion partially extending from the metal wiring. As shown,
A silicon single crystal thin film layer 62 is formed on the surface of the quartz glass layer 61.
is formed. This silicon single crystal thin film layer 62 is formed by bonding and polishing a silicon wafer in the same way as in the previous example, and has the same high quality as a silicon wafer in terms of uniformity of crystal orientation and lattice defect density. The silicon single crystal thin film layer 62 is surrounded by a field oxide film 63 to form a device region. In this element region, a switch element 64 made of a high-speed and fine insulated gate field effect transistor is formed using LSI manufacturing technology. This transistor switch element 64 has a drain region 6
5, a source region 66, and a gate electrode 67 having a predetermined shape and stacked in layers with a gate insulating film interposed therebetween. On the other hand, a pixel electrode 68 is formed on the field oxide film 63. In this example, the gate electrode 67 and the pixel electrode 68 are formed simultaneously by patterning a common polysilicon thin film. In order to maintain the transparency of the pixel electrode 68, the polysilicon thin film has a very thin thickness; therefore, the gate electrode 67 itself cannot be expected to have a light-shielding property, and it is necessary to provide some kind of light-shielding means. -ru. The pixel electrode 68 is electrically connected to the source region 66 of the transistor, and its surface is covered with an interlayer insulating film 69.
covered by. This interlayer insulating film 69 also covers the switch element 64 at the same time. A metal button or metal wiring 70 is formed on the interlayer insulating film 69. This metal wiring 70 is connected to the drain region 65 of the transistor through a contact hole opened in an interlayer insulating film 69. The metal baton 70 is
It has a portion extending above the element region so as to cover the gate electrode 67. This extended portion constitutes the light shielding film 71. Since the metal wiring 70 is made of a metal electrode material such as aluminum, it is naturally opaque. In this way, this example has a structure in which the drain electrode and the light shielding film are also used. Finally, switch element 6
4 and the pixel electrode 68 are covered with a protective film 72. The surface of the protective film 72 is flattened, and an electro-optic material layer and a counter substrate (not shown) are superimposed thereon. FIG. 5(B) is an enlarged plan view of a part of the structure shown in FIG. 5(A). As shown in the figure, the switch element 64 is arranged at the intersection of the scanning line 73 and the signal line 74. The scanning line 73 supplies a scanning signal for line-sequential selection of the switch elements 64 and is electrically connected to the gate electrode 67. On the other hand, the signal line 74 is connected to the metal wiring 70 described above.
It is electrically connected to the drain region 65 of the transistor switch element 64 via a contact hole, and supplies a predetermined image signal to the selected switch element 64 to selectively supply power to the pixel electrode 68. It is something. This pixel electrode 68 is electrically connected to the source region 66 of the transistor switch element 64 via a contact hole. A portion of the metal wiring 70 or the drain electrode extends to cover the entire switch element 64 and constitutes a light shielding film 71. In this example, since the switch element 64 is locally arranged at the intersection of the scanning line 73 and the signal line 74, the area of the pixel electrode 68 can be made extremely large. As a result, the aperture ratio of each pixel can be increased, and the light valve device can achieve high brightness. In the example described above, the light shielding film also served as the drain electrode. On the other hand, in the embodiment shown below, the light shielding film is superimposed on the surface of the gate electrode and is formed in a so-called self-alignment manner. As shown in Figure 6,
A silicon single crystal thin film layer 82 is arranged on the surface of the quartz glass layer 81 . The silicon single crystal thin film layer 82 is surrounded by a field oxide film 83 to define an element region. A switch element 84 made of an insulated gate field effect transistor is formed in the element region. This transistor is formed by applying LSI manufacturing technology to a high-quality silicon single crystal thin film layer 82, has minute dimensions, and has excellent high-speed switching characteristics. The transistor is composed of a pair of drain regions 85 and source regions 8B, and a gate electrode 88 having a predetermined shape and stacked on each other with a gate insulating film 87 interposed therebetween. Gate electrode 88 is arranged to cover a channel region formed between drain region 85 and source region 86, and controls electrical conduction and cutoff of the channel region. In this example, gate electrode 88 is made of polysilicon. This polysilicon is originally an opaque material, but if its film thickness is thin, the transmittance will not be 0%. Therefore, it is not necessarily possible to obtain a complete light shielding effect using only the gate electrode 88. Therefore, in this example, a light shielding film 89 is formed overlying the gate electrode 88 . This light-shielding film 89 is made of, for example, a metal such as aluminum or silicide, which is a compound of a high-melting point metal and silicon, and can completely block incident light. Therefore, there is no risk that the channel region located below the gate electrode will be irradiated with incident light, and no photo leakage current will occur. As a result, the supplied charge accumulated in the pixel electrode does not leak even during the non-selection period of the switch element, and stable operation can be guaranteed. Gate electrode 88 and light shielding film 89
have the same planar shape and can be processed with self-alignment. A pixel electrode 90 is connected to the source region 86 of the transistor switch element 84 . Pixel electrode 90, like the gate electrode, can be made of polysilicon and is deposited on field oxide film 83. A transparent conductive material such as ITO may be used instead of polysilicon. On the other hand, a metal wiring 91 is connected to the drain region 85 of the transistor switch element 84 . This metal wiring 91 can be patterned and formed at the same time using the same film as the light shielding film 89. FIG. 7(A) is a schematic sectional view showing an example in which the embodiment shown in FIG. 6 is further improved. As shown in the figure, a silicon single crystal thin film layer 102 is disposed on a quartz glass layer 101. The silicon single crystal thin film layer 102 is converted into a field oxide film 103 by selective thermal oxidation treatment except for the device region. A switch element 104 made of an insulated gate field effect transistor is formed in this element region using microfabrication technology or LSI manufacturing technology. This insulated gate field effect transistor is a so-called LDD.
It has a high-voltage structure. That is, the silicon single crystal thin film layer 102 that defines the device region has a first drain region 105 and a first source region 1 made of a high concentration impurity region.
06 are formed spaced apart from each other. Further, a second drain region 107 made of a low concentration impurity region is formed adjacent to the first drain region 105, and
A second source region 10g also made of a low concentration impurity region
is formed adjacent to the first source region 106. A pair of second drain regions 107 and second source regions 108
A transistor channel forming region 109 is arranged between the two. In this way, in the LDD structure, the transistor channel forming region 109 is continuous with the second drain region 107 and the second source region 108, which are low concentration impurity regions located at both ends thereof, so that bunch-through and short channel effects occur. It is possible to effectively prevent this and achieve a high-voltage structure. In particular, since a high voltage is applied to the switch element for driving the pixel electrode, a high breakdown voltage structure significantly contributes to improved reliability. A gate electrode 111 is overlaid on the transistor channel forming region 109 with a gate insulating layer 110 interposed therebetween. A light shielding film 112 is further placed on the gate electrode 111 to shield the transistor channel forming region 109 from incident light. In this example, the light shielding film 1
The planar shape of the gate electrode 12 is set to be larger than that of the gate electrode Ill. The reason for this size and shape is that the light shielding H
This is to realize an LDD structure by self-alignment using r+2. A pixel electrode 113 is disposed on the field oxide film 103, and one end of the pixel electrode 113 is connected to the transistor switch element 10.
It is electrically connected to the first source region 10B of No. 4. On the other hand, a metal wiring 114 is also formed, one end of which is connected to the first drain region 10 of the transistor switch element 104.
5. Finally, a protective film 115 is deposited to cover the switch element 104 and the pixel electrode 113. Its surface has been subjected to a flattening treatment, and a liquid crystal layer and a counter substrate (not shown) are placed thereon to complete the light valve device. FIG. 7(B) is a schematic cross-sectional view of a semi-finished product showing the manufacturing process of the switch element having the LDD structure shown in FIG. 7(A). FIG. 7(B) shows an impurity doping process by ion implantation using the light shielding film 112 as a mask. As shown in the figure, since doping with impurity ions, such as arsenic ions, is not performed directly under the gate electrode 11, the transistor channel forming region 09 maintains the original conductivity type of the silicon single crystal thin film layer 02, for example P type. . On the other hand, impurity arsenic ions are directly implanted into the portions not covered by the light shielding film 112 used as a mask, so that the first drain region 105 and first source region 10B, which are made of highly concentrated N+ type impurity regions, are directly implanted. It is formed. Further, a portion of the silicon single crystal thin film layer 102 that does not overlap with the gate electrode ill but overlaps with the light shielding film 112
A low concentration impurity region is formed by the circulation of impurity arsenic ions and the diffusion of impurity arsenic. That is, this N
The type impurity regions are formed on both sides of the gate electrode 111 and the second
A drain region 107 and a second/north region 108 are formed. As a result, the light shielding film 1 is slightly larger than the gate electrode 111.
By using 12 as a mask for ion implantation, it becomes possible to form an LDD structure at once through self-alignment. Now, in the various embodiments described above, the light shielding means was composed of a light shielding film for shielding each switch element from light from the front side or the back side. On the other hand, in the embodiment described below, the light shielding means is provided to reversely open the peripheral circuit. As mentioned above, according to the present invention, since a high-quality silicon single crystal thin film with high charge mobility is used, not only the switch elements but also the peripheral drive circuit elements for driving these switch elements are simultaneously driven. It can be formed in an integrated manner using LSI manufacturing technology. Generally, it is advantageous to use CMOS transistors as the peripheral circuit element group. A CMOS transistor consists of a set of N-type and P-type insulated gate field effect transistors, and is characterized by low power consumption. However, when N-type and P-type transistors are arranged adjacent to each other, a parasitic thyristor consisting of an NPNP junction is inevitably formed, and when irradiated with incident light, latch-up occurs and normal operation cannot be maintained. As a result, in the worst case, runaway may occur and the function of the light valve device may be destroyed. For this reason, it is extremely important to shield the peripheral circuit elements as well as the individual switch elements. FIG. 8(A) shows an example of a light shielding structure for the above-mentioned peripheral circuit. Figure 8 (8) shows the shape of the light valve device. A composite substrate 121 having a silicon single crystal thin film layer formed on its surface is divided into a pixel array area 122 at the center and a peripheral circuit area 123 at the periphery. A group of pixel electrodes 1 are arranged in a matrix on a silicon single crystal thin film layer located on the surface of the pixel array area 122.
The five individual switch elements 125, in which the switch elements 24 and the corresponding switch element groups 125 are formed in a high-density integrated manner, are composed of insulated gate field effect transistors. The gate electrodes of the transistors are connected to scanning lines 126 arranged in rows.
The drain electrodes are connected to the signal lines 127 arranged in columns, and the source electrodes are connected to the corresponding pixel electrodes 124. On the other hand, peripheral circuits including an X driver 128 and a Y driver 129 are integrally formed on the surface of the silicon single crystal thin film layer existing in the peripheral circuit area 123 using LSI manufacturing technology. The X driver 128 is a column-shaped signal line 12
7 to supply an image signal to each pixel, and the Y driver 129 is connected to a row scanning line 12G to supply a line sequential scanning signal to each pixel. These peripheral circuits 128 and 129 are covered with a light shielding layer 130. This light shielding layer 130 is arranged so as to surround the pixel array area 122, and is designed to selectively shield only the peripheral circuits from light. On the other hand, the switch element group 125 formed in the pixel array area is individually provided with a light shielding film as described above. FIG. 8(B) is a schematic diagram showing the cross-sectional structure of the light valve device shown in FIG. 8(A). As shown, a composite substrate 121
A counter substrate 131 is disposed above with a predetermined gap therebetween, and an electro-optical material such as a liquid crystal 1 is disposed in the gap.
32 are included. The liquid crystal 132 is sealed with a sealer 133. Although not shown, a pixel array is arranged inside the sealer 133, and peripheral circuits including the Y driver 129 and the like are arranged outside the sealer 133. The pixel array and peripheral circuitry are formed on a common silicon single crystal thin film layer. The peripheral circuit including the Y driver 129 is shielded from above and below by a light shielding layer 130. In this example, this light shielding layer 13
0 is composed of a metal frame member placed around the composite board 121. This metal frame member has a light shielding function and also has a cooling function for the light valve device because it has excellent thermal conductivity. Furthermore, since it is made of metal material, it also has an electromagnetic shielding function. In this example, the metal frame member or the metal frame is placed apart from the surface of the composite substrate 121, but the metal frame is not necessarily limited to this, and the metal frame may be adhered to the surface of the composite substrate 121. With this configuration, malfunctions of peripheral circuits due to latch-up and the like can be effectively prevented. In order to clarify the structure, operation, and effects of the present invention, the eighth
The overall operation of the light valve device will be briefly described with reference to FIG. 8(A) and FIG. 8(B). The gate electrode of each transistor switch element 124 is connected to a scanning line 126, and a scanning signal is applied by a Y driver 129 to control conduction and cut-off of each transistor switch element 125 line sequentially. The image signal output from the X driver circuit 12g is applied via the signal line 127 to the selected transistor switch element 125 which is in a conductive state. The applied image signal is transmitted to the corresponding pixel electrode 124. As a result, charges corresponding to the magnitude of the image signal are supplied to each pixel electrode 124 and accumulated therein. The pixel electrode 124 is excited by the accumulated charge, and the liquid crystal layer 1
32 to locally change its transmittance and perform a light valve function. On the other hand, when not selected, the transistor switch element 125 becomes non-conductive and maintains the image signal written to the pixel electrode 124 as a charge. Note that the liquid crystal layer 132 has a high specific resistance and normally operates as a capacitor. Since the transistor switch element is shielded by the light shielding film, no light leakage current is generated in the non-conducting state, and the charge maintained in the pixel electrode does not leak. Therefore, it is possible to exhibit an extremely stable light valve function. Incidentally, an on/off current ratio is used to express the switching performance of these transistor switching elements. The current ratio required for liquid crystal operation can be easily determined from the write time and retention time. For example, if the image signal is a television signal, 90% or more of the image signal must be written during one scanning line period of approximately 60 μsec. on the other hand,
9 of the charge in approximately 18111 seconds, which is one field period.
Must be maintained at 0% or higher. As a result, a current ratio of 5 digits or more is required. At this time, since the transistor switching element is formed on a silicon single crystal thin film having extremely high charge mobility, an on/off ratio of 6 digits or more can be ensured. Therefore, an active matrix type light valve device having extremely high-speed signal response can be obtained. Further, by utilizing the high mobility characteristics of a silicon single crystal thin film, it is possible to simultaneously form peripheral circuits including the X driver circuit 128 and the Y driver 43 circuit 129 in the same silicon single crystal thin film. At this time, since the driver circuit is also effectively shielded by the light shielding layer 130, malfunction of the light valve device can be prevented. Now, in the above-mentioned example, the light-shielding layer that shields the peripheral circuitry was composed of a metal frame. In contrast, in the embodiments described below, the light-shielding layer is composed of a light-shielding resin layer coated on the peripheral surface and back surface of the composite substrate. As shown in FIG. 9(A), a counter substrate 142 is mounted on the composite substrate 141. A pixel array is formed in the portion of the composite substrate 141 that is covered by the counter substrate 142, and peripheral circuits including driver circuits are integrated and formed in the peripheral portion of the composite substrate 141 that is not covered by the counter substrate +42. There is. A light-shielding resin layer 143 is applied to cover this driver circuit. FIG. 9(B) is a schematic diagram showing the cross-sectional structure of the light valve device shown in FIG. 9(A). As shown in the figure, the counter substrate 142 is adhesively fixed to the composite substrate 141 with a predetermined gap therebetween by a leak or seal member 144. A liquid crystal layer 145 is filled in the gap between both substrates. Composite board 14
A driver circuit 146 is formed in the periphery of 1. The light-shielding resin layer 1 covers this driver circuit 146.
43 is applied. This light-shielding resin layer 14
3 is made of, for example, an epoxy resin in which black pigment is dispersed. Incidentally, the composite substrate 141 normally uses quartz glass as a carrier. Therefore, there is a risk that light may enter the driver circuit 146 through this quartz glass carrier not only from the front side of the light valve device but also from the back side. Therefore, in this example, the light-shielding resin layer 143 is applied not only to the front surface but also to the back surface of the composite substrate 141. Finally, FIG. 10 is a schematic cross-sectional view showing another example of the structure of the light shielding layer. As shown in the figure, a silicon single crystal thin film 152 is formed on the surface of a composite substrate 151. In addition to the pixel array, a peripheral drive circuit 153 is also formed in this silicon single crystal thin film 152 in a highly dense and integrated manner. A counter substrate 154 is mounted on the composite substrate 151 with a predetermined gap therebetween. A liquid crystal 155 is filled and sealed in the gap between both substrates. Both substrates are bonded to each other by a roller 156 made of adhesive. In this example, this reeler 156 constitutes a light shielding layer. That is, a reeler 156 made of black resin is disposed to cover the peripheral drive circuit 153. According to this structure, it is possible to rationalize the manufacturing process by allowing the roller to also serve as a light shielding layer without providing an additional light shielding layer. Note that the drive circuit 1
In order to more completely block light from the light valve 53, black resin 157 is applied to the side and back surfaces of the light valve device. Since both the composite substrate 151 and the counter substrate 154 are made of transparent materials, there is a risk that the light incident from the end surface of the substrate may also be refracted and irradiated onto the drive circuit 153. For that reason,
The side and back surfaces of each board are also covered with light-shielding black resin. [Effects of the Invention] As described above, according to the present invention, cliff conductor miniaturization technology or LSI
A light valve device is constructed using an integrated circuit chip substrate obtained by integrally forming a pixel electrode group and a driving circuit using manufacturing technology. Therefore, it is possible to obtain a light valve device having an extremely high pixel density. Further, since the dimensions of the integrated circuit chip substrate can be made comparable to those of a normal semiconductor IC chip, there is an effect that an extremely small light valve device can be obtained. Since pixels are manufactured using semiconductor miniaturization technology, it is possible to obtain a light valve device with extremely high precision. In particular, since a light shielding means is used to shield the drive circuit from incident light, the light valve device can operate normally without being adversely affected by the incident light. By arranging a light-shielding film from the front and back sides of each switch element group included in the drive circuit, it is possible to suppress the light leakage current of the switch elements, thereby ensuring stable light valve function. be. Further, by providing a light-shielding layer that shields peripheral driver circuits included in the drive circuit from external incident light, it is possible to prevent latch-up in the driver circuit and prevent malfunction of the light valve device.
第１図は半導体単結晶薄膜基板光弁装置の一実施例を示
す模式的断面図、第２図（Ａ）ないし第２図（Ｇ）は第
１図に示す光弁装置の製造方法を説明する為の工程図、
第３図（Ａ）ないし第３図（Ｃ）は光弁装置に用いられ
る複合基板の製造方法を示す工程図、第４図（＾）ない
し第４図（Ｇ）は光弁装置に用いられる複合基板の製造
方法の他の例を示す工程図、第５図（Ａ）は半導体単結
晶薄膜基板光弁装置の他の実施例を示す模式的断面図、
第５図（Ｂ）は第５図（Ａ）に示す光弁装置の部分平面
図、第６図は半導体単結晶薄膜基板光弁装置の別の実施
例を示す模式的断面図、第７図（Ａ）は半導体単結晶薄
膜基板光弁装置のさらに別の実施例を示す模式的断面図
、第７図（Ｂ）は第７図（Ａ）に示す光弁装置の製造方
法を説明する為の模式図、第８図（＾）は半導体単結晶
薄膜基板光弁装置のさらに別の実施例を示す模式的平面
図、第８図（Ｂ）は第８図（Ａ）に示す光弁装置の断面
図、第９図（Ａ）は半導体単結晶薄膜基板光弁装置のさ
らに他の実施例を示す斜視図、第９図（Ｂ）は第９図（
Ａ）に示す光弁装置の断面図、及び第１０図は半導体単
結晶薄膜基板光弁装置のさらに他の実施例を示す模式的
断面図である。
１・・・複合基板
２・・・シリコン単結晶薄膜層
３・・・石英ガラス層 ４・・・画素電極５・・・
スイッチ素子 ６・・ゲート絶縁膜７・・・金属パ
タン ８・・フィールド酸化膜９・・・遮光膜
１０・・・絶縁層１１・・・対向基板
１２・・・ガラス板１３・・・共通電極
１４・・液晶層１５・・・保護膜 Ｄ・・・
ドレイン領域Ｇ・・・ゲート電極 Ｓ・・・ソー
ス領域用 願 人 セイコー電子工業株式会社代
理
人FIG. 1 is a schematic cross-sectional view showing an embodiment of a semiconductor single crystal thin film substrate light valve device, and FIGS. 2(A) to 2(G) illustrate a method of manufacturing the light valve device shown in FIG. 1. A process diagram for
Figures 3 (A) to 3 (C) are process diagrams showing a method for manufacturing a composite substrate used in a light valve device, and Figures 4 (^) to 4 (G) are process diagrams showing a method for manufacturing a composite substrate used in a light valve device. A process diagram showing another example of a method for manufacturing a composite substrate, FIG. 5(A) is a schematic cross-sectional view showing another example of a semiconductor single crystal thin film substrate light valve device,
5(B) is a partial plan view of the light valve device shown in FIG. 5(A), FIG. 6 is a schematic sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device, and FIG. 7 (A) is a schematic cross-sectional view showing yet another embodiment of the semiconductor single crystal thin film substrate light valve device, and FIG. 7(B) is for explaining the manufacturing method of the light valve device shown in FIG. 7(A). 8(^) is a schematic plan view showing yet another embodiment of the semiconductor single crystal thin film substrate light valve device, and FIG. 8(B) is the light valve device shown in FIG. 8(A). 9(A) is a perspective view showing still another embodiment of a semiconductor single crystal thin film substrate light valve device, and FIG. 9(B) is a sectional view of FIG. 9(A).
A) is a sectional view of the light valve device, and FIG. 10 is a schematic sectional view showing still another embodiment of the semiconductor single crystal thin film substrate light valve device. 1... Composite substrate 2... Silicon single crystal thin film layer 3... Quartz glass layer 4... Pixel electrode 5...
Switch element 6... Gate insulating film 7... Metal pattern 8... Field oxide film 9... Light shielding film
10...Insulating layer 11...Counter substrate
12...Glass plate 13...Common electrode
14...Liquid crystal layer 15...Protective film D...
Drain region G...Gate electrode S...For source region Applicant Agent: Seiko Electronics Co., Ltd.
Claims (1)
基板と、 複合基板表面に形成され画素を規定する画素電極群と、 半導体単結晶薄膜層に集積的に形成され画素電極群を駆
動する為の集積駆動回路と、 集積駆動回路を入射光から遮閉する為の遮光手段と、 所定の間隙を介して複合基板に対向配置された対向基板
と、 該間隙に配置され画素毎に入射光の光学変調を行なう為
の電気光学物質層とからなる光弁装置。 ２、該集積駆動回路は、画素電極群に対応して形成され
個々の画素電極を選択給電する為のスイッチ素子群を含
み、 該遮光手段は、個々のスイッチ素子を遮光する為の遮光
膜を含んでいる請求項１に記載の光弁装置。 ３、該遮光膜は、個々のスイッチ素子が形成された半導
体単結晶薄膜層領域の直下に配置されている請求項２に
記載の光弁装置。 ４、該複合基板は、半導体単結晶薄膜層と絶縁性担体層
との間に介在する絶縁層を有しており、該遮光膜は導電
性を有するとともに該絶縁層により対応するスイッチ素
子から分離されている請求項３に記載の光弁装置。 ５、該遮光膜は、個々のスイッチ素子に関し半導体単結
晶薄膜層と反対側でスイッチ素子の直上に位置する請求
項２に記載の光弁装置。 ６、各スイッチ素子は、該半導体単結晶薄膜層に形成さ
れたソース領域及びドレイン領域とゲート絶縁膜を介し
て積層配置されたゲート電極とからなる絶縁ゲート電界
効果トランジスタで構成されているとともに、 該遮光膜はゲート電極表面に積層されている請求項５に
記載の光弁装置。 ７、該遮光膜は、ゲート電極の平面寸法より大きな平面
寸法を有するとともに、 該絶縁ゲート電界効果トランジスタはＬＤＤ構造を有す
る請求項６に記載の光弁装置。 ８、各スイッチ素子は、対応する画素電極に接続するソ
ース領域と、ドレイン領域と、ゲート電極とからなる絶
縁ゲート電界効果トランジスタで構成されているととも
に、 該遮光膜は、ドレイン領域に接続するドレイン電極から
延設されゲート電極の上方においてスイッチ素子を覆う
電極膜である請求項５に記載の光弁装置。 ９、該集積駆動回路は、画素電極群を選択給電する為の
スイッチ素子群と、該スイッチ素子群を駆動する為に画
素電極群の周辺に配置されたドライバ回路とを有してお
り、 該遮光手段は、ドライバ回路全体を遮光する遮光層を含
んでいる請求項１に記載の光弁装置。 １０、該遮光層は、複合基板と対向基板を互いに接着す
る為の遮光性シーラからなる請求項９に記載の光弁装置
。 １１、該遮光層は、複合基板の周辺部表面に塗布された
遮光性樹脂層からなる請求項９に記載の光弁装置。 １２、該遮光層は、複合基板の周辺部に配置された金属
枠部材からなる請求項９に記載の光弁装置。 １３、一対の半導体単結晶板部材と絶縁性担体板部材と
を用意する第１工程と、 一方の板部材の表面に遮光膜を形成する第２工程と、 遮光膜を挟んで一対の板部材を互いに接着するとともに
、半導体単結晶板部材を研摩して半導体単結晶薄膜層を
形成する第３工程と、 該半導体単結晶薄膜層に対して遮光膜に重ならない様に
画素電極群を形成し、遮光膜に重なる様にスイッチ素子
群を集積形成する第４工程と、絶縁性担体板部材に対し
て所定の間隙を介して対向基板を接着するとともに、該
間隙に電気光学物質を充填する第５工程とからなる光弁
装置の製造方法。 １４、第２工程は、絶縁性担体板部材の表面に遮光膜を
パタニング形成する工程と、該板部材表面全体を平坦な
絶縁膜で被覆する工程とからなる請求項１３に記載の光
弁装置の製造方法。 １５、第３工程は、半導体単結晶板部材の表面に平坦な
絶縁膜を被覆する工程と、該絶縁膜を介して半導体単結
晶板部材と絶縁性担体板部材とを熱圧着する工程とを含
む請求項１４に記載の光弁装置の製造方法。 １６、第２工程は、半導体単結晶板部材の表面上に対し
て遮光膜をパタニング形成する工程と、該板部材表面全
体を平坦な絶縁膜で被覆する工程とからなる請求項１３
に記載の光弁装置の製造方法。 １７、第２工程は、半導体単結晶板部材の表面に段差凹
部を形成する工程と、該板部材表面に絶縁膜を形成し段
差凹部を埋める工程と、該絶縁膜表面に平坦化された半
導体多結晶層を形成する工程を有し、 第３工程は、平坦化半導体多結晶層に絶縁性担体板部材
を接着する工程と、該絶縁膜をストッパとして半導体単
結晶板部材をエッチングあるいは研磨で除去し半導体単
結晶薄膜層を形成するとともに該絶縁膜を露出する工程
と、該露出された絶縁膜を除去し窓部を形成するととも
に窓部を介して半導体多結晶層を選択的に酸化膜層に転
換する事により窓部を埋め平坦化するとともに残された
半導体多結晶層で遮光膜を形成する工程とを有している
請求項１３に記載の光弁装置の製造方法。[Scope of Claims] 1. A composite substrate having a semiconductor single crystal thin film layer and an insulating carrier layer, a pixel electrode group formed on the surface of the composite substrate and defining pixels, and integrally formed on the semiconductor single crystal thin film layer. an integrated driving circuit for driving the pixel electrode group; a light shielding means for shielding the integrated driving circuit from incident light; a counter substrate disposed opposite to the composite substrate with a predetermined gap in between; A light valve device comprising an electro-optic material layer arranged to perform optical modulation of incident light on a pixel-by-pixel basis. 2. The integrated drive circuit includes a switch element group formed corresponding to the pixel electrode group for selectively supplying power to each pixel electrode, and the light shielding means includes a light shielding film for shielding each switch element from light. 2. A light valve device as claimed in claim 1, comprising: a light valve device; 3. The light valve device according to claim 2, wherein the light shielding film is disposed directly under a semiconductor single crystal thin film layer region in which each switch element is formed. 4. The composite substrate has an insulating layer interposed between the semiconductor single crystal thin film layer and the insulating carrier layer, and the light shielding film has conductivity and is separated from the corresponding switch element by the insulating layer. 4. The light valve device according to claim 3, wherein: 5. The light valve device according to claim 2, wherein the light shielding film is located directly above the switch element on the side opposite to the semiconductor single crystal thin film layer with respect to each switch element. 6. Each switch element is constituted by an insulated gate field effect transistor consisting of a source region and a drain region formed in the semiconductor single crystal thin film layer and a gate electrode laminated with a gate insulating film interposed therebetween; 6. The light valve device according to claim 5, wherein the light shielding film is laminated on the surface of the gate electrode. 7. The light valve device according to claim 6, wherein the light shielding film has a planar dimension larger than the planar dimension of the gate electrode, and the insulated gate field effect transistor has an LDD structure. 8. Each switch element is composed of an insulated gate field effect transistor consisting of a source region connected to the corresponding pixel electrode, a drain region, and a gate electrode, and the light shielding film has a drain region connected to the corresponding pixel electrode. 6. The light valve device according to claim 5, wherein the light valve device is an electrode film extending from the electrode and covering the switch element above the gate electrode. 9. The integrated drive circuit includes a switch element group for selectively supplying power to the pixel electrode group, and a driver circuit arranged around the pixel electrode group for driving the switch element group. 2. The light valve device according to claim 1, wherein the light shielding means includes a light shielding layer that shields the entire driver circuit from light. 10. The light valve device according to claim 9, wherein the light shielding layer comprises a light shielding sealer for bonding the composite substrate and the counter substrate to each other. 11. The light valve device according to claim 9, wherein the light shielding layer comprises a light shielding resin layer coated on the peripheral surface of the composite substrate. 12. The light valve device according to claim 9, wherein the light shielding layer comprises a metal frame member disposed around the periphery of the composite substrate. 13. A first step of preparing a pair of semiconductor single crystal plate members and an insulating carrier plate member, a second step of forming a light shielding film on the surface of one of the plate members, and a pair of plate members with the light shielding film in between. a third step of bonding the semiconductor single crystal plates to each other and polishing the semiconductor single crystal plate members to form a semiconductor single crystal thin film layer; and forming a pixel electrode group on the semiconductor single crystal thin film layer so as not to overlap the light shielding film. , a fourth step of integrally forming a group of switch elements so as to overlap the light shielding film, and a fourth step of bonding a counter substrate to an insulating carrier plate member through a predetermined gap, and filling the gap with an electro-optic material. A method for manufacturing a light valve device comprising five steps. 14. The light valve device according to claim 13, wherein the second step comprises a step of patterning a light shielding film on the surface of the insulating carrier plate member, and a step of covering the entire surface of the plate member with a flat insulating film. manufacturing method. 15. The third step includes a step of coating the surface of the semiconductor single crystal plate member with a flat insulating film, and a step of thermocompression bonding the semiconductor single crystal plate member and the insulating carrier plate member via the insulating film. 15. The method of manufacturing a light valve device according to claim 14. 16. Claim 13, wherein the second step comprises the steps of patterning a light shielding film on the surface of the semiconductor single crystal plate member, and covering the entire surface of the plate member with a flat insulating film.
A method for manufacturing a light valve device according to. 17. The second step includes forming a step recess on the surface of the semiconductor single crystal plate member, forming an insulating film on the surface of the plate member to fill the step recess, and forming a flattened semiconductor on the surface of the insulating film. The third step includes a step of bonding an insulating carrier plate member to the planarized semiconductor polycrystalline layer, and etching or polishing the semiconductor single crystal plate member using the insulating film as a stopper. removing the exposed insulating film to form a semiconductor single crystal thin film layer and exposing the insulating film; removing the exposed insulating film to form a window and selectively applying an oxide film to the semiconductor polycrystalline layer through the window; 14. The method of manufacturing a light valve device according to claim 13, further comprising the step of filling and planarizing the window portion by converting the semiconductor polycrystalline layer into a layer, and forming a light shielding film using the remaining semiconductor polycrystalline layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25491890A JP3072326B2 (en) | 1990-09-25 | 1990-09-25 | Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25491890A JP3072326B2 (en) | 1990-09-25 | 1990-09-25 | Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22844999A Division JP3113914B2 (en) | 1990-09-25 | 1999-08-12 | Semiconductor single crystal thin film substrate light valve device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04133033A true JPH04133033A (en) | 1992-05-07 |
| JP3072326B2 JP3072326B2 (en) | 2000-07-31 |
Family
ID=17271669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25491890A Expired - Lifetime JP3072326B2 (en) | 1990-09-25 | 1990-09-25 | Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072326B2 (en) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06222391A (en) * | 1993-01-28 | 1994-08-12 | Canon Inc | Semiconductor device and liquid crystal display device |
| JPH09102610A (en) * | 1995-02-13 | 1997-04-15 | Agency Of Ind Science & Technol | Semiconductor device for driving plate type optical valves |
| WO1999030370A1 (en) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it |
| KR100289654B1 (en) * | 1998-06-30 | 2001-05-02 | 박종섭 | Liquid crystal display device with a vertical thin film transistor and its manufacturing method |
| KR100299687B1 (en) * | 1998-10-12 | 2001-10-27 | 윤종용 | LCD Display |
| KR100318539B1 (en) * | 1999-03-24 | 2001-12-22 | 윤종용 | thin film transistor panels for liquid crystal displays |
| JP2002100779A (en) * | 2000-09-25 | 2002-04-05 | Seiko Epson Corp | Manufacturing method for electro-optic device, substrate for the electro-optic device, and the electro-optic device and electronic equipment |
| KR100333981B1 (en) * | 1999-04-13 | 2002-04-24 | 윤종용 | a thin film transistor substrate for liquid crystal displays and repairing methods thereof |
| KR100307987B1 (en) * | 1997-10-08 | 2002-07-18 | 가네꼬 히사시 | Liquid crystal display thin film transistor array and method of fabricating the same |
| US6449022B1 (en) | 1999-04-16 | 2002-09-10 | Nec Corporation | Liquid crystal display |
| KR100311531B1 (en) * | 1998-11-11 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | In-plane switching mode liquid crystal display device and method of manufacturing thereof |
| KR100315913B1 (en) * | 1998-08-28 | 2002-11-01 | 삼성전자 주식회사 | A liquid crystal display and a manufacturing method thereof |
| KR100351873B1 (en) * | 1998-10-22 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and manufacturing method of the same |
| KR100375187B1 (en) * | 1999-06-23 | 2003-03-08 | 알프스 덴키 가부시키가이샤 | Liquid crystal display |
| KR100351869B1 (en) * | 1993-08-25 | 2003-05-17 | 엘지.필립스 엘시디 주식회사 | Method for fabricating tft-lcd having built-in circuits |
| KR100336895B1 (en) * | 1998-12-30 | 2003-06-09 | 주식회사 현대 디스플레이 테크놀로지 | High opening and high transmittance liquid crystal display device and manufacturing method thereof |
| KR100336900B1 (en) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | High Opening and High Transmittance Liquid Crystal Display |
| KR100354905B1 (en) * | 1998-07-23 | 2003-06-12 | 삼성전자 주식회사 | LCD Display |
| WO2003058334A1 (en) * | 2002-01-08 | 2003-07-17 | Iljin Diamond Co., Ltd | Lcd panel and the method for making the same |
| JP2004119991A (en) * | 2003-12-12 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | Semiconductor integrated circuit |
| US6900861B2 (en) * | 2001-08-27 | 2005-05-31 | Seiko Epson Corporation | Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument |
| JP2006003920A (en) * | 1997-10-31 | 2006-01-05 | Seiko Epson Corp | Liquid crystal device, electronic apparatus, and projection display device |
| US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| US7446843B2 (en) | 1995-03-10 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| JP2011216759A (en) * | 2010-04-01 | 2011-10-27 | Seiko Epson Corp | Method of manufacturing crystallized silicon layer, method of manufacturing semiconductor device, method of manufacturing electrooptical device, semiconductor device, electrooptical device, and projection type display device |
| JP2013110291A (en) * | 2011-11-22 | 2013-06-06 | Japan Display Central Co Ltd | Thin film transistor circuit board and method of manufacturing the same |
| JP2013140371A (en) * | 2013-02-04 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2016219847A (en) * | 2009-10-30 | 2016-12-22 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1990
- 1990-09-25 JP JP25491890A patent/JP3072326B2/en not_active Expired - Lifetime
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06222391A (en) * | 1993-01-28 | 1994-08-12 | Canon Inc | Semiconductor device and liquid crystal display device |
| KR100351869B1 (en) * | 1993-08-25 | 2003-05-17 | 엘지.필립스 엘시디 주식회사 | Method for fabricating tft-lcd having built-in circuits |
| JPH09102610A (en) * | 1995-02-13 | 1997-04-15 | Agency Of Ind Science & Technol | Semiconductor device for driving plate type optical valves |
| US7446843B2 (en) | 1995-03-10 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US8013972B2 (en) | 1995-03-10 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US8547516B2 (en) | 1995-03-10 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| KR100307987B1 (en) * | 1997-10-08 | 2002-07-18 | 가네꼬 히사시 | Liquid crystal display thin film transistor array and method of fabricating the same |
| JP2006003920A (en) * | 1997-10-31 | 2006-01-05 | Seiko Epson Corp | Liquid crystal device, electronic apparatus, and projection display device |
| US6232142B1 (en) | 1997-12-09 | 2001-05-15 | Seiko Epson Corporation | Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device |
| WO1999030370A1 (en) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it |
| KR100289654B1 (en) * | 1998-06-30 | 2001-05-02 | 박종섭 | Liquid crystal display device with a vertical thin film transistor and its manufacturing method |
| KR100354905B1 (en) * | 1998-07-23 | 2003-06-12 | 삼성전자 주식회사 | LCD Display |
| KR100315913B1 (en) * | 1998-08-28 | 2002-11-01 | 삼성전자 주식회사 | A liquid crystal display and a manufacturing method thereof |
| KR100299687B1 (en) * | 1998-10-12 | 2001-10-27 | 윤종용 | LCD Display |
| KR100351873B1 (en) * | 1998-10-22 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | Liquid crystal display and manufacturing method of the same |
| KR100311531B1 (en) * | 1998-11-11 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | In-plane switching mode liquid crystal display device and method of manufacturing thereof |
| KR100336900B1 (en) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | High Opening and High Transmittance Liquid Crystal Display |
| KR100336895B1 (en) * | 1998-12-30 | 2003-06-09 | 주식회사 현대 디스플레이 테크놀로지 | High opening and high transmittance liquid crystal display device and manufacturing method thereof |
| KR100318539B1 (en) * | 1999-03-24 | 2001-12-22 | 윤종용 | thin film transistor panels for liquid crystal displays |
| KR100333981B1 (en) * | 1999-04-13 | 2002-04-24 | 윤종용 | a thin film transistor substrate for liquid crystal displays and repairing methods thereof |
| US6518081B2 (en) | 1999-04-16 | 2003-02-11 | Nec Corporation | Method of making TFT-based pixel structure |
| US6449022B1 (en) | 1999-04-16 | 2002-09-10 | Nec Corporation | Liquid crystal display |
| KR100375518B1 (en) * | 1999-04-16 | 2003-03-10 | 닛본 덴기 가부시끼가이샤 | Liquid crystal display |
| KR100375187B1 (en) * | 1999-06-23 | 2003-03-08 | 알프스 덴키 가부시키가이샤 | Liquid crystal display |
| JP2002100779A (en) * | 2000-09-25 | 2002-04-05 | Seiko Epson Corp | Manufacturing method for electro-optic device, substrate for the electro-optic device, and the electro-optic device and electronic equipment |
| US6900861B2 (en) * | 2001-08-27 | 2005-05-31 | Seiko Epson Corporation | Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument |
| WO2003058334A1 (en) * | 2002-01-08 | 2003-07-17 | Iljin Diamond Co., Ltd | Lcd panel and the method for making the same |
| US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| JP2004119991A (en) * | 2003-12-12 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | Semiconductor integrated circuit |
| JP2016219847A (en) * | 2009-10-30 | 2016-12-22 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11668988B2 (en) | 2009-10-30 | 2023-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011216759A (en) * | 2010-04-01 | 2011-10-27 | Seiko Epson Corp | Method of manufacturing crystallized silicon layer, method of manufacturing semiconductor device, method of manufacturing electrooptical device, semiconductor device, electrooptical device, and projection type display device |
| JP2013110291A (en) * | 2011-11-22 | 2013-06-06 | Japan Display Central Co Ltd | Thin film transistor circuit board and method of manufacturing the same |
| JP2013140371A (en) * | 2013-02-04 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3072326B2 (en) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04133033A (en) | Semiconductor single crystal thin film substrate optical valve device and manufacture thereof | |
| EP0574137B1 (en) | Semiconductor device | |
| KR100550693B1 (en) | Electro optical substrate device and manufacturing method for same, electro optical apparatus, electronic apparatus and manufacturing method for a substrate device | |
| US5637187A (en) | Light valve device making | |
| US5923961A (en) | Method of making an active matrix type display | |
| US4839707A (en) | LCMOS displays fabricated with implant treated silicon wafers | |
| KR100505804B1 (en) | A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment | |
| JP4144183B2 (en) | Electro-optical device, manufacturing method thereof, and projection display device | |
| US5982002A (en) | Light valve having a semiconductor film and a fabrication process thereof | |
| US5491571A (en) | Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer | |
| WO2011039907A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH1117185A (en) | Liquid crystal display and its manufacture | |
| JPH04115231A (en) | Semiconductor device for light valve substrate | |
| JP3113914B2 (en) | Semiconductor single crystal thin film substrate light valve device | |
| JP2008225338A (en) | Electrooptical device and its manufacturing method, and electronic equipment | |
| JPH04133035A (en) | Single crystal thin film semiconductor device for optical valve substrate | |
| JP2838612B2 (en) | Light valve device and manufacturing method thereof | |
| JP3513701B2 (en) | Semiconductor single crystal thin film substrate light valve device | |
| JP2979196B2 (en) | Semiconductor substrate device for light valve and method of manufacturing the same | |
| JP3091883B2 (en) | Light valve device and semiconductor device | |
| JP4366953B2 (en) | Method for manufacturing composite semiconductor substrate | |
| WO1989002095A1 (en) | Lcmos displays fabricated with implant treated silicon wafers | |
| JP2006259241A (en) | Method for manufacturing electro-optical device | |
| JP4366954B2 (en) | Method for manufacturing composite semiconductor substrate | |
| JP3169724B2 (en) | Light valve device, method of manufacturing light valve device, and image projection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |