JP3513701B2 - Semiconductor single crystal thin film substrate light valve device - Google Patents
Semiconductor single crystal thin film substrate light valve deviceInfo
- Publication number
- JP3513701B2 JP3513701B2 JP2000183286A JP2000183286A JP3513701B2 JP 3513701 B2 JP3513701 B2 JP 3513701B2 JP 2000183286 A JP2000183286 A JP 2000183286A JP 2000183286 A JP2000183286 A JP 2000183286A JP 3513701 B2 JP3513701 B2 JP 3513701B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- thin film
- single crystal
- composite substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は直視型表示装置や投
影型表示装置等に用いられる平板型光弁装置とその製造
方法に関する。より詳しくは、駆動回持と画素電極群と
が集積的に形成された半導体薄膜基板を用いて構成され
たアクティブマトリックス型の光弁装置とその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat plate type light valve device used for a direct view type display device, a projection type display device and the like, and a manufacturing method thereof. More specifically, the present invention relates to an active matrix type light valve device configured by using a semiconductor thin film substrate in which a drive circuit and a pixel electrode group are integrally formed, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】アクティブマトリックス装置の原理は比
較的簡単であり、各画素にスイッチ素子を設け、特定の
画素を選択する場合には対応するスイッチ素子を導通さ
せ、非選択時においてはスイッチ素子を非導通状態にし
ておくものである。このスイッチ素子はアクティブマト
リックス装置を構成する半導体薄膜基板に形成されてい
る。スイッチ素子は通常薄膜型の絶縁ゲート電界効果ト
ランジスタから構成されている。2. Description of the Related Art The principle of an active matrix device is relatively simple. Each pixel is provided with a switch element, and when a specific pixel is selected, the corresponding switch element is made conductive, and when not selected, the switch element is switched on. It is a non-conductive state. This switch element is formed on a semiconductor thin film substrate that constitutes an active matrix device. The switch element is usually composed of a thin film type insulated gate field effect transistor.
【０００３】従来、アクティブマトリックス装置におい
ては薄膜トランジスタはガラス基板上に堆積された非晶
質シリコン薄膜あるいは多結晶シリコン薄膜の表面に形
成されていた。これら非晶質シリコン薄膜及び多結晶シ
リコン薄膜は物理気相成長法又は化学気相成長法を用い
てガラス基板上に容易に堆積できるので比較的大画面の
アクティブマトリックス装置を製造するのに適してい
る。Conventionally, in an active matrix device, a thin film transistor is formed on the surface of an amorphous silicon thin film or a polycrystalline silicon thin film deposited on a glass substrate. Since these amorphous silicon thin film and polycrystalline silicon thin film can be easily deposited on a glass substrate by using physical vapor deposition or chemical vapor deposition, they are suitable for manufacturing an active matrix device having a relatively large screen. There is.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
非晶質シリコン薄膜あるいは多結晶シリコン薄膜を用い
たアクティブマトリックス装置は、薄膜スイッチ素子の
微細化及び画素電極の高密度化には必ずしも適していな
い。最近、比較的大面積の画像面が必要とされる直視型
表示装置とは別に、微細化された高密度の画素を有する
超小型表示装置あるいは光弁装置に対する要求が高まっ
てきている。かかる超小型光弁装置は例えば投影型画像
装置の一次画像形成面として利用され、投影型のハイビ
ジョンテレビとして応用可能である。仮に、微細半導体
製造技術あるいはＬＳＩ製造技術を用いる事ができれ
ば、１μｍオーダの画素寸法を有し全体としても数ｃｍ
程度の寸法を有する超小型光弁装置が実現できると考え
られている。However, the conventional active matrix device using the amorphous silicon thin film or the polycrystalline silicon thin film is not necessarily suitable for the miniaturization of thin film switch elements and the densification of pixel electrodes. . Recently, in addition to the direct-view type display device that requires a relatively large area image plane, there is an increasing demand for a microminiaturized display device or a light valve device having miniaturized and high-density pixels. Such a micro light valve device is used, for example, as a primary image forming surface of a projection type image device and can be applied as a projection type high-definition television. If fine semiconductor manufacturing technology or LSI manufacturing technology can be used, the pixel size is on the order of 1 μm and the total size is several cm.
It is considered possible to realize a micro light valve device having a size of a certain degree.
【０００５】しかしながら、従来の非晶質あるいは多結
晶シリコン薄膜を用いた場合には、ＬＳＩ製造技術を駆
使してμｍオーダあるいはサブμｍオーダの薄膜トラン
ジスタスイッチ素子を形成する事は困難である。例え
ば、非晶質シリコン薄膜の場合にはその成膜温度が３０
０℃程度である為、ＬＳＩ製造技術に必要な高温処理を
実施する事ができない。又、多結晶シリコン薄膜の場合
には結晶拉子の大きさが数μｍ程度である為、必然的に
薄膜トランジスタの微細化が制限される。加えて、多結
晶シリコン薄膜の成膜温度は６００℃程度であり、１０
００℃以上の高温処理を要する微細化技術あるいはＬＳ
Ｉ製造技術を十分に活用する事は難しい。However, when the conventional amorphous or polycrystalline silicon thin film is used, it is difficult to form a thin film transistor switch element of the μm order or the sub μm order by making full use of the LSI manufacturing technology. For example, in the case of an amorphous silicon thin film, the film forming temperature is 30
Since the temperature is about 0 ° C., the high temperature processing required for LSI manufacturing technology cannot be carried out. Further, in the case of a polycrystalline silicon thin film, the size of the crystal lattice is about several μm, so that miniaturization of the thin film transistor is necessarily limited. In addition, the film formation temperature of the polycrystalline silicon thin film is about 600 ° C.
Miniaturization technology or LS that requires high temperature treatment of over 00 ℃
It is difficult to fully utilize I manufacturing technology.
【０００６】以上に述べた様に、従来の非晶質シリコン
薄膜又は多結晶シリコン薄膜を用いたアクティブマトリ
ックス装置においては、通常の半導体集積回路と同程度
の集積密度及びチップ寸法を実現する事は極めて困難で
あるという問題点があった。As described above, in the conventional active matrix device using the amorphous silicon thin film or the polycrystalline silicon thin film, it is impossible to realize the same integration density and chip size as those of ordinary semiconductor integrated circuits. There was a problem that it was extremely difficult.
【０００７】上述した従来の技術の問題点に鑑み、本発
明は微細化された高精細の画素を有するアクティブマト
リックス液晶装置等の光弁装置を提供する事を一般的な
目的とする。この目的を達成する為に、本発明において
は電気絶縁性の担体層とその上に形成された高品質の半
導体単結晶薄膜層例えばシリコン単結晶薄膜層とからな
る二層構造を有する複合基板を用いて薄膜トランジスタ
スイッチ素子群及び周辺駆動回路を形成する様にした。In view of the above-mentioned problems of the prior art, it is a general object of the present invention to provide a light valve device such as an active matrix liquid crystal device having miniaturized high definition pixels. In order to achieve this object, in the present invention, a composite substrate having a two-layer structure consisting of an electrically insulating carrier layer and a high-quality semiconductor single crystal thin film layer formed thereon, for example, a silicon single crystal thin film layer is provided. A thin film transistor switch element group and a peripheral drive circuit are formed by using them.
【０００８】ところで、シリコン単結晶薄膜トランジス
タは、シリコン非晶質薄膜トランジスタあるいはシリコ
ン多結晶薄膜トランジスタに比べて高速応答性及び素子
の微細化の点で優れている一方、入射光に起因するリー
ク電流が大きいという不具合を有している。この光リー
ク電流はトランジスタからなるスイッチ素子のオン／オ
フ電流比を悪化させるので極力抑える必要がある。この
為に、特に画素アレイ領域に形成された薄膜トランジス
タスイッチ素子の遮光対策が必要とされる。By the way, the silicon single crystal thin film transistor is superior to the silicon amorphous thin film transistor or the silicon polycrystal thin film transistor in terms of high-speed response and miniaturization of the device, but it has a large leak current due to incident light. Have a defect. Since this light leakage current deteriorates the on / off current ratio of the switch element formed of a transistor, it must be suppressed as much as possible. For this reason, it is necessary to take a light shielding measure especially for the thin film transistor switch element formed in the pixel array region.
【０００９】さらに、本発明においては素子の高速応答
性を可能とし且つ微細化を達成する為に半導体単結晶薄
膜例えばシリコン単結晶薄膜の上にスイッチ素子群ばか
りでなく周辺駆動回路も集積形成されている。特に、シ
リコン単結晶薄膜を用いた場合にはＣＭＯＳトランジス
タを形成できるので低消費電力化を図る事もできる。し
かしながら、ＣＭＯＳトランジスタを集積形成した場合
には、入射光の照射に起因してＮ型トランジスタとＰ型
トランジスタとの問でラッチアップ等が生じ誤動作ある
いは最悪の場合には暴走の危険性がある。従って、画素
アレイ領域外に配置された周辺駆動回路に対しても遮光
対策を講ずる必要がある。Further, in the present invention, not only the switching element group but also the peripheral drive circuit are formed on the semiconductor single crystal thin film, for example, the silicon single crystal thin film, in order to enable the high speed response of the device and achieve the miniaturization. ing. In particular, when a silicon single crystal thin film is used, a CMOS transistor can be formed, so that power consumption can be reduced. However, when CMOS transistors are integratedly formed, there is a risk of malfunction due to latch-up between the N-type transistor and the P-type transistor due to irradiation of incident light, or in the worst case, runaway. Therefore, it is necessary to take light-shielding measures also in the peripheral drive circuit arranged outside the pixel array region.
【００１０】そこで、本発明は複合基板表面に形成され
た半導体単結晶薄膜に集積されたスイッチ素子群及び周
辺回路素子群に対して有効な遮光手段を提供する事を主
たる目的とする。Therefore, it is a primary object of the present invention to provide an effective light-shielding means for a switch element group and a peripheral circuit element group integrated in a semiconductor single crystal thin film formed on the surface of a composite substrate.
【００１１】[0011]
【課題を解決するための手段】上述した本発明の一般的
な目的及び主たる目的を達成する為に、本発明にかかる
光弁装置は半導体単結晶薄膜層と絶縁性担体層とを有す
る複合基板を利用している。複合基板表面には画素を規
定する画素電極群が高密度高精細に形成されている。
又、半導体単結晶薄膜層には画素電極群を駆動する為の
集積駆動回路が高密度で形成されている。加えて、この
光弁装置は該集積駆動回格を入射光から遮蔽する為の遮
光手段を具備している。複合基板に対して所定の間隙を
介して対向基板が対向配置されている。この所定の間隙
内には電気光学物質層が充填されており画素毎に入射光
の光学変調を行なう。In order to achieve the general and main objects of the present invention described above, a light valve device according to the present invention is a composite substrate having a semiconductor single crystal thin film layer and an insulating carrier layer. Are using. Pixel electrode groups that define pixels are formed with high density and high precision on the surface of the composite substrate.
Further, an integrated drive circuit for driving the pixel electrode group is formed in high density on the semiconductor single crystal thin film layer. In addition, this light valve device is equipped with a light-shielding means for shielding the integrated drive grade from incident light. The counter substrate is arranged to face the composite substrate with a predetermined gap. An electro-optical material layer is filled in the predetermined gap, and the incident light is optically modulated for each pixel.
【００１２】該半導体単結晶薄膜層に形成された集積駆
動回路は、画素電極群に対応して配置されたスイッチ素
子群を含んでおり、個々の画素電極を選択給電する。そ
して、該遮光手段は個々のスイッチ素子を遮光する為の
遮光膜を含んでいる。この遮光膜は、各スイッチ素子が
形成された半導体単結晶薄膜属領域の直下に配置されて
おり、光弁装置の裏面から入射する光を遮断している。
この遮光膜は導電性を有するとともに絶縁層により対応
するスイッチ素子から電気的に分離されている。この絶
縁層は半導体単結晶薄膜層と絶縁性担体層との間に介在
している。The integrated drive circuit formed on the semiconductor single crystal thin film layer includes a switch element group arranged corresponding to the pixel electrode group, and selectively supplies power to each pixel electrode. Further, the light shielding means includes a light shielding film for shielding each switch element from light. The light-shielding film is arranged immediately below the semiconductor single crystal thin film belonging region in which each switch element is formed, and blocks the light incident from the back surface of the light valve device.
The light-shielding film has conductivity and is electrically separated from the corresponding switch element by the insulating layer. This insulating layer is interposed between the semiconductor single crystal thin film layer and the insulating carrier layer.
【００１３】他の態様によれば、遮光膜は、各スイッチ
素子に関し半導体単結晶薄膜層と反対側でスイッチ素子
の直上に位置しており、光弁装置の表側から人材する光
を遮断している。この場合、各スイッチ素子は該半導体
単結晶薄膜層に形成されたソース領域及びドレイン領域
とゲート絶縁膜を介して積蓄配置されたゲート電極とか
らなる絶縁ゲート電界効果トランジスクで構成されてい
るとともに、該遮光膜はゲート電極表面に積層されてお
り、少くとも絶縁ゲート電界効果トランジスタのチャネ
ル領域に入射する光を遮断している。あるいは、この遮
光膜はドレイン領域に接続するドレイン電極から延設さ
れゲート電極の上方においてスイッチ素子を覆う様に配
置された電極膜であっても良い。According to another aspect, the light-shielding film is located immediately above the switch element on the side opposite to the semiconductor single crystal thin film layer with respect to each switch element, and shields human light from the front side of the light valve device. There is. In this case, each switch element is composed of an insulated gate field effect transistor composed of a source region and a drain region formed in the semiconductor single crystal thin film layer and a gate electrode stacked and arranged via a gate insulating film, The light-shielding film is laminated on the surface of the gate electrode and blocks light that enters at least the channel region of the insulated gate field effect transistor. Alternatively, the light shielding film may be an electrode film extending from the drain electrode connected to the drain region and arranged above the gate electrode so as to cover the switch element.
【００１４】前述した様に、該集積駆動回路は画素電極
群を選択拾電する為のスイッチ素子群に加えて、該スイ
ッチ素子群を駆動する為に画素電極群の周辺に配置され
たドライバ回路をも含んでいる。そして、該遮光手段は
このドライバ回路全体を遮光する為の遮光層をも含んで
いる。この遮光層は、例えば複合基板と対向基板とを互
いに接着する為の遮光性シーラから構成しても良い。あ
るいはこの適光層は複合基板の周辺部表面に塗布された
遮光性樹脂層から構成しても良い。さらには、この遮光
層は複合基板の周辺部に配置された金属枠部材から構成
しても良い。As described above, the integrated drive circuit has a driver circuit arranged around the pixel electrode group for driving the switch element group in addition to the switch element group for selectively collecting and picking up the pixel electrode group. Also includes. Then, the light shielding means also includes a light shielding layer for shielding the entire driver circuit. The light shielding layer may be composed of, for example, a light shielding sealer for adhering the composite substrate and the counter substrate to each other. Alternatively, the suitable light layer may be composed of a light-shielding resin layer applied on the peripheral surface of the composite substrate. Further, the light shielding layer may be composed of a metal frame member arranged in the peripheral portion of the composite substrate.
【００１５】上述した構造を有する光弁装置は以下に述
べる方法により製造される。先ず、一対の半導体単結晶
板部材と絶縁性担体板部材とを用意する。次に、一方の
板部材の表面に遮光膜を形成する。続いて、遮光膜を挟
んで一対の板部材を接着するとともに、半導体単結晶板
部材を研摩して半導体単結晶薄膜層を形成する。この半
導体単結晶板部材は例えばＬＳＩ製造に用いられる高品
質のシリコンウェハが用いられる。このシリコンウェハ
を研摩する事により実質的にシリコンウェハと同等の品
質を有するシリコン単結晶薄膜層を得る事ができる。さ
らに、この半導体単結晶薄膜層に対して遮光膜に重なら
ない様に画素電極群を形成するとともに、遮光膜に重な
る様にスイッチ素子群を集積形成する。最後に、担体板
部材に対して所定の間隙を介して対向基板を接着すると
ともに、該間隙に電気光学物質を充填して光弁装置を完
成する。この製造方法によれば、各スイッチ素子が形成
された半導体単結晶薄膜層領域の直下に遮光膜からなる
遮光手段が形成される。The light valve device having the above structure is manufactured by the method described below. First, a pair of semiconductor single crystal plate members and an insulating carrier plate member are prepared. Next, a light shielding film is formed on the surface of one plate member. Subsequently, the pair of plate members are bonded with the light-shielding film sandwiched therebetween, and the semiconductor single crystal plate member is polished to form a semiconductor single crystal thin film layer. As this semiconductor single crystal plate member, for example, a high-quality silicon wafer used in LSI manufacturing is used. By polishing this silicon wafer, a silicon single crystal thin film layer having substantially the same quality as the silicon wafer can be obtained. Further, the pixel electrode group is formed on the semiconductor single crystal thin film layer so as not to overlap the light shielding film, and the switch element group is integrally formed so as to overlap the light shielding film. Finally, the counter substrate is bonded to the carrier plate member through a predetermined gap, and the gap is filled with an electro-optical material to complete the light valve device. According to this manufacturing method, the light shielding means formed of the light shielding film is formed immediately below the semiconductor single crystal thin film layer region in which each switch element is formed.
【００１６】上述した様に、本発明によれば絶縁性担体
層及びその上に形成された半導体単結晶薄膜層とからな
る二層構造を有する複合基板を用いており、且つ該半導
体単結晶薄膜層は半導体単結晶バルクからなるウェハと
同等の品質を有している。従って、かかる半導体単結晶
薄膜層に対して微細化技術あるいはＬＳＩ製造技術を駆
使して画素電極群及びこれらを駆動する為の駆動回路を
集積的に形成する事ができる。この集積駆動回路には画
素電極群に対して選択給電を行なう為のスイッチ素子群
やこれらスイッチ素子群を線順次走査する為の周辺回路
が含まれる。この結果得られる光弁装置は極めて高い画
素密度及び極めて小さい画素寸法を有しており超小型高
精細の光弁装置例えばアクティブマトリックス装置を構
成できる。As described above, according to the present invention, a composite substrate having a two-layer structure comprising an insulating carrier layer and a semiconductor single crystal thin film layer formed thereon is used, and the semiconductor single crystal thin film is used. The layer has the same quality as a wafer made of a semiconductor single crystal bulk. Therefore, a pixel electrode group and a drive circuit for driving these can be integratedly formed on the semiconductor single crystal thin film layer by utilizing the miniaturization technique or the LSI manufacturing technique. This integrated drive circuit includes a switch element group for selectively supplying power to the pixel electrode group and a peripheral circuit for line-sequential scanning of these switch element groups. The resulting light valve device has a very high pixel density and a very small pixel size, which makes it possible to construct an ultra-compact high-definition light valve device, for example an active matrix device.
【００１７】特に本発明によれば、光弁装置は適光手段
を含んでおり集積駆動回路を入射光から保護している。
例えば、遮光手段は個々のスイッチ素子を構成する絶縁
ゲート電界効果トランジスタのチャネル領域を入射光か
ら遮蔽する遮光膜を含んでいる。この為、半導体単結晶
薄膜に形成された絶縁ゲート電界効果トランジスタに光
リーク電流が発生するのを防止できる。又、該遮光手段
は遮光層をも含んでおり、周辺ドライバ回拓を構成する
ＣＭＯＳトランジスタを外部入射光から遮閉している。
この為、誤動作の原因となるラッチアップ等を有効に防
止する事ができる。In particular, in accordance with the invention, the light valve device includes suitable light means to protect the integrated drive circuit from incident light.
For example, the light shielding means includes a light shielding film that shields the channel region of the insulated gate field effect transistor that constitutes each switch element from incident light. Therefore, it is possible to prevent the generation of a light leak current in the insulated gate field effect transistor formed in the semiconductor single crystal thin film. Further, the light shielding means also includes a light shielding layer, and shields the CMOS transistor which constitutes the peripheral driver reclamation from external incident light.
For this reason, it is possible to effectively prevent latch-up or the like that causes a malfunction.
【００１８】[0018]
【発明の実施の形態】以下図面を参照して本発明の好適
な実施例を詳細に説明する。図１は本発明にかかる光弁
装置の一実施例を示す模式的断面図であり、遮光手段と
して遮光膜を具備する例を表わしている。理解を容易に
する為、図１は一画素部分のみを切り出して示してい
る。図示する様に、光弁装置は複合基板１を利用してい
る。この複合基板１は半導体単結晶薄膜層例えばシリコ
ン単絶品薄膜層２と絶縁性担体層例えば石英ガラス層３
とを含んでいる。複合基板１の上には画素を規定する画
素電極４が形成されている。又、シリコン単結晶薄膜層
２には画素電極４を駆動する為の集積駆動回路が形成さ
れている。この集積駆動回路は対応する画素電極４に対
して選択給電を行なう為のスイッチ素子５を含んでい
る。このスイッチ素子５は絶縁ゲート電界効果トランジ
スタからなり、シリコン単結晶薄膜層２に形成された一
対のドレイン領域Ｄ及びソース領域Ｓとゲート絶縁膜６
を介して積層配置された所定の形状を有するゲート電極
Ｇとから構成されている。トランジスタのソース領域Ｓ
は画素電極４に電気的に接続されているとともに、ドレ
イン領域Ｄは金属パタン７に電気的に接続されている。
これら画素電極４及び金属バタン７はフィールド酸化膜
８の上に堆積されている。フィールド酸化膜８はシリコ
ン単結晶薄膜層２を選択的熱酸化処理する事により得ら
れる。スイッチ素子５はその全体が保護膜１５により被
覆されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic sectional view showing an embodiment of the light valve device according to the present invention, and shows an example in which a light shielding film is provided as a light shielding means. In order to facilitate understanding, FIG. 1 shows only one pixel portion by cutting out. As shown, the light valve device utilizes a composite substrate 1. This composite substrate 1 comprises a semiconductor single crystal thin film layer such as a silicon single crystal thin film layer 2 and an insulating carrier layer such as a quartz glass layer 3.
Includes and. Pixel electrodes 4 defining pixels are formed on the composite substrate 1. An integrated drive circuit for driving the pixel electrode 4 is formed on the silicon single crystal thin film layer 2. This integrated drive circuit includes a switch element 5 for selectively supplying power to the corresponding pixel electrode 4. The switch element 5 is composed of an insulated gate field effect transistor, and has a pair of drain region D and source region S formed in the silicon single crystal thin film layer 2 and a gate insulating film 6.
And a gate electrode G having a predetermined shape, which is stacked with the gate electrode G interposed therebetween. Source region S of transistor
Are electrically connected to the pixel electrode 4, and the drain region D is electrically connected to the metal pattern 7.
The pixel electrode 4 and the metal pattern 7 are deposited on the field oxide film 8. The field oxide film 8 is obtained by subjecting the silicon single crystal thin film layer 2 to selective thermal oxidation. The switch element 5 is entirely covered with a protective film 15.
【００１９】個々のスイッチ素子５を入射光から遮蔽す
るための遮光手段が具備されている。本実施例において
は、この遮光手段は遮光膜９から構成されている。この
遮光膜９は、各スイッチ素子５が形成された半導体単結
晶薄膜層領域の直下に配置されており、光弁装置の裏面
側から入射する光を遮断している。なお、表側から入射
する光はスイッチ素子５のゲート電極Ｃによって有効に
遮断できる。この遮光膜９は例えば不純物のドーピング
されたポリシリコンからなり遮光性及び導電性を有する
とともに絶縁層１０に埋め込まれており、対応するスイ
ッチ素子５から電気的に分離されている。この遮光膜９
に導電性を持たせる事によりスイッチ素子５のバックゲ
ート電極として利用する事もできる。なお、絶縁層１０
はシリコン単結晶薄膜層２と石英ガラス層３との間に介
在している。A light shielding means for shielding the individual switch elements 5 from incident light is provided. In this embodiment, the light shielding means is composed of the light shielding film 9. This light-shielding film 9 is arranged immediately below the semiconductor single crystal thin film layer region in which each switch element 5 is formed, and blocks the light incident from the back surface side of the light valve device. The light incident from the front side can be effectively blocked by the gate electrode C of the switch element 5. The light-shielding film 9 is made of, for example, polysilicon doped with impurities, has a light-shielding property and conductivity, is embedded in the insulating layer 10, and is electrically separated from the corresponding switch element 5. This light-shielding film 9
It can also be used as a back gate electrode of the switch element 5 by giving conductivity to. The insulating layer 10
Is interposed between the silicon single crystal thin film layer 2 and the quartz glass layer 3.
【００２０】複合基板１に対して所定の間隙を介して対
向基板１１が対向配置されている。この対向基板１１は
ガラス板１２とその内側表面に形成された共通電極１３
とからなる。複合基板１と対向基板１１との間には電気
光学物質層例えば液晶層１４が充填されており、画素毎
に入射光の光学変調を行なう。即ち、画素電極４と共通
電極１３との間に印加される電圧の大きさに応じて入射
光に対する透過率が変化し光弁機能を奏する。A counter substrate 11 is arranged to face the composite substrate 1 with a predetermined gap. The counter substrate 11 includes a glass plate 12 and a common electrode 13 formed on the inner surface thereof.
Consists of. An electro-optical material layer such as a liquid crystal layer 14 is filled between the composite substrate 1 and the counter substrate 11 to perform optical modulation of incident light for each pixel. That is, the transmittance for incident light changes according to the magnitude of the voltage applied between the pixel electrode 4 and the common electrode 13, and the light valve function is achieved.
【００２１】上述した実施例においては、遮光膜９は所
定の形状にパタニングされたポリシリコン膜から構成さ
れている。しかしながら、遮光膜の材料はこれに限られ
るものではなく、例えば高融点金属あるいは、高融点金
属とシリコンの化合物からなるシリサイドで構成しても
良い。高融点金属としてはタングステン、タンクル、白
金等がある。又、スイッチ素子５を構成するトランジス
タのゲート電極Ｇは通常ポリシリコンで構成されてい
る。しかしながら、本発明はこれに限られるものではな
くポリシリコンに代えてシリサイドを用いても良い。In the above-described embodiment, the light-shielding film 9 is composed of a polysilicon film patterned in a predetermined shape. However, the material of the light-shielding film is not limited to this, and may be, for example, a refractory metal or a silicide composed of a compound of a refractory metal and silicon. The refractory metal includes tungsten, tankle, platinum and the like. The gate electrode G of the transistor that forms the switch element 5 is usually made of polysilicon. However, the present invention is not limited to this, and silicide may be used instead of polysilicon.
【００２２】次に、図２（Ａ）ないし図２（Ｇ）を参照
して図１に示す光弁装置の製造方法の一例を説明する。
先ず、図２（Ａ）に示す工程において、シリコン単結晶
板２１と石英ガラス板２２とが用意される。シリコン単
結晶板２１は例えばＬＳＩ製造に用いられる高品質のシ
リコンウェハを用いる事が好ましく、その結晶方位はく
１００〉０．０±１．０の範囲の単様性を有し、その単
結晶格子欠陥密度は５００個／cm2以下である。シリコ
ン単結晶板２１の裏面は絶縁層２３で被覆されている。
この絶縁層２３は例えばシリコン酸化膜あるいはシリコ
ン窒化膜からなり、その表面は平坦化されている。一
方、石英ガラス板２２の表面には遮光膜２４が形成され
ている。この遮光膜２４は所定の形状にパタニングされ
たポリシリコンあるいは高融点金属シリサイドから構成
されている。さらに、石英ガラス板２２の表面は全体に
渡って絶縁層２５により被覆されている。この絶縁層２
５もシリコン酸化膜あるいはシリコン窒化膿からなりそ
の表面は平坦化されている。Next, an example of a method of manufacturing the light valve device shown in FIG. 1 will be described with reference to FIGS. 2 (A) to 2 (G).
First, in the step shown in FIG. 2A, a silicon single crystal plate 21 and a quartz glass plate 22 are prepared. As the silicon single crystal plate 21, for example, it is preferable to use a high quality silicon wafer used in the manufacture of LSI, and the crystal orientation foil 100 has a monomorphism in the range of 0.0 ± 1.0. The lattice defect density is 500 defects / cm 2 or less. The back surface of the silicon single crystal plate 21 is covered with an insulating layer 23.
The insulating layer 23 is made of, for example, a silicon oxide film or a silicon nitride film, and its surface is flattened. On the other hand, a light shielding film 24 is formed on the surface of the quartz glass plate 22. The light shielding film 24 is composed of polysilicon or refractory metal silicide patterned in a predetermined shape. Furthermore, the entire surface of the quartz glass plate 22 is covered with an insulating layer 25. This insulating layer 2
5 is also made of a silicon oxide film or silicon nitride, and its surface is flattened.
【００２３】次に図２（Ｂ）に示す工程において、平坦
仕上げされた両板部材２１及び２２の両面を重ね合わせ
加熱する事により両板部材を互いに熱圧着する。この熱
圧着処理により、両板部材は強固に固着される。この結
果、両板部材の問には融合して単層化された絶縁層２６
が介在する事となる。この絶縁層２６に遮光膜２４が埋
め込まれている。Next, in the step shown in FIG. 2B, both plate members 21 and 22 that have been flat-finished are superposed on each other and heated to thermocompress each plate member. By this thermocompression bonding process, both plate members are firmly fixed. As a result, the insulating layer 26, which is a single layer, is fused to both plate members.
Will intervene. The light shielding film 24 is embedded in the insulating layer 26.
【００２４】次に図２（Ｃ）に示す工程において、シリ
コン単結晶板２１の表面を研摩する。この結果、絶縁層
２６の表面には所望の厚さまで研摩されたシリコン単結
晶薄膜層２７が形成される。従って、石英ガラス板２２
からなる担体層と単結晶シリコン薄膜層２７とを有する
複合基板が得られる。なお、単結晶シリコン板２１を薄
膜化する為に研摩処理に代えてエッチング処理を用いて
も良い。この様にして得られた単結晶シリコン薄膜２７
はシリコンウェハ２１の品質が実質的にそのまま保存さ
れるので、結晶方位の一様性や格子欠陥密度に関して極
めて優れた半導体基板材料を得る事ができる。Next, in the step shown in FIG. 2C, the surface of the silicon single crystal plate 21 is polished. As a result, a silicon single crystal thin film layer 27 polished to a desired thickness is formed on the surface of the insulating layer 26. Therefore, the quartz glass plate 22
A composite substrate having a carrier layer composed of and a single crystal silicon thin film layer 27 is obtained. It should be noted that etching treatment may be used instead of polishing treatment for thinning the single crystal silicon plate 21. Single crystal silicon thin film 27 thus obtained
Since the quality of the silicon wafer 21 is preserved substantially as it is, it is possible to obtain a semiconductor substrate material which is extremely excellent in uniformity of crystal orientation and lattice defect density.
【００２５】ところで従来からシリコン単結晶薄膜を有
する種々のタイプの半導体基板が知られている。いわゆ
るＳＯＩ基板と呼ばれているものである。ＳＯＩ基板は
例えば絶縁物質からなる担体表面に化学気相成良法等を
用いて多結晶シリコン薄膜を堆積させた後、レーザビー
ム照射等により加熱処理を施こし多結晶膜を再結晶化し
て単結晶構造に転換して得られていた。しかしながら、
一般に多結晶の再結晶化により得られた単結晶は必ずし
も一様な結晶方位を有しておらず又格子欠陥密度が大き
かった。これらの理由により、従来の方法により製造さ
れたＳＯＩ基板に対してシリコンウェハと同様に微細化
技術あるいはＬＳＩ製造技術を適用する事が困難であっ
た。この点に鑑み、本発明は半導体製造プロセスで広く
用いられているシリコンウェハと同程度の結晶方位の一
様牲及び低密度の格子欠陥を有するシリコン単結晶薄膜
を用いて微細且つ高分解能の光弁装置を構成するもので
ある。By the way, conventionally, various types of semiconductor substrates having a silicon single crystal thin film are known. This is a so-called SOI substrate. For an SOI substrate, for example, a polycrystalline silicon thin film is deposited on the surface of a carrier made of an insulating material by a chemical vapor deposition method or the like, and then heat treatment is performed by laser beam irradiation or the like to recrystallize the polycrystalline film to form a single crystal. It was obtained by converting into a structure. However,
In general, single crystals obtained by recrystallization of polycrystals do not always have uniform crystallographic orientation and have a large lattice defect density. For these reasons, it has been difficult to apply the miniaturization technique or the LSI manufacturing technique to the SOI substrate manufactured by the conventional method, like the silicon wafer. In view of this point, the present invention uses a silicon single crystal thin film having a crystal orientation uniformity and a low density lattice defect similar to those of a silicon wafer widely used in a semiconductor manufacturing process to obtain a fine and high resolution light. It constitutes a valve device.
【００２６】続いて、上述した様に製造された複合基板
に対してスイッチ素子及び画素電極を形成する工程を以
下に説明する。先ず、図２（Ｄ）に示す工程において、
シリコン単結晶薄膜２７の選択的熱酸化処理を行ない、
フィールド酸化膜２８を形成する。この選択的熱酸化は
シリコン単結晶薄膜２７の全厚に対して行なわれ完全に
シリコン酸化膜に転換されるので、フィールド酸化膜２
８は実質的に透明である。選択的熱酸化処理を行なった
結果、フィールド酸化膜２８によって勤まれた部分に残
されたシリコン単結晶薄膜２７によって素子領域が形成
される。この時、形成された素子領域の直下に遮光膜２
４が位置する様に選択的熱酸化処理のマスク合わせが行
なわれる。Subsequently, a process of forming the switch element and the pixel electrode on the composite substrate manufactured as described above will be described below. First, in the step shown in FIG.
Performing a selective thermal oxidation treatment of the silicon single crystal thin film 27,
A field oxide film 28 is formed. Since this selective thermal oxidation is performed on the entire thickness of the silicon single crystal thin film 27 and is completely converted into a silicon oxide film, the field oxide film 2
8 is substantially transparent. As a result of the selective thermal oxidation process, the element region is formed by the silicon single crystal thin film 27 left in the portion served by the field oxide film 28. At this time, the light-shielding film 2 is formed immediately below the formed element region.
Masking for selective thermal oxidation is performed so that 4 is positioned.
【００２７】次に図２（Ｅ）に示す工程において、素子
領域に残されたシリコン単結晶薄膜２７の表面部分のみ
の選択的熱酸化が行なわれゲート絶縁膜２９が形成され
る。続いて、このゲート絶縁膜２９の上に所定の形状に
パタニングされたゲート電極３０が配設される。このゲ
ート電極３０はポリシリコンあるいはシリサイドから構
成され光学的に不透明である。Next, in the step shown in FIG. 2E, only the surface portion of the silicon single crystal thin film 27 left in the element region is selectively thermally oxidized to form a gate insulating film 29. Subsequently, a gate electrode 30 patterned into a predetermined shape is provided on the gate insulating film 29. The gate electrode 30 is made of polysilicon or silicide and is optically opaque.
【００２８】さらに図２（Ｆ）に示す工程において、シ
リコン単結晶薄膜２７に対する不純物ドーピングが行な
われドレイン領域３１とソース領域３２とが形成され
る。この不純物ドーピングは、例えばゲート電極３０を
マスクとしゲート絶縁膜２９を介して不純物例えば砒素
のイオン注入を行なう事により実行される。この結果、
素子領域には一対のドレイン領域及びソース領域とゲー
ト電極等からなる絶縁ゲート電界効果トランジスタ構造
を有するスイッチ素子３３が形成される。このスイッチ
素子３３は、大きな電荷移動度を有する高品質シリコン
単結晶薄膜２７に形成されるので高速応答性を有すると
ともに、上述したＬＳＩ製造技術を駆使しているのでμ
mオーダあるいはサブμmオーダの微細寸法を有する。
又、ドレイン領域３１とソース領域３２との問に形成さ
れたトランジスタチャネル領域は下方から遮光膜２４に
よって遮蔽されるとともに、上方からゲート電極３０に
よって遮蔽される。従って、画素に対して入射光が照射
されても、単結晶薄膜トランジスタに光リーク電流が誘
起される事がない。Further, in the step shown in FIG. 2F, the silicon single crystal thin film 27 is doped with impurities to form a drain region 31 and a source region 32. This impurity doping is performed by ion-implanting impurities such as arsenic through the gate insulating film 29 using the gate electrode 30 as a mask. As a result,
A switch element 33 having an insulated gate field effect transistor structure including a pair of drain and source regions and a gate electrode is formed in the element region. Since the switch element 33 is formed on the high-quality silicon single crystal thin film 27 having a large charge mobility, it has high-speed responsiveness and makes full use of the above-described LSI manufacturing technique.
It has fine dimensions on the order of m or sub-μm.
The transistor channel region formed between the drain region 31 and the source region 32 is shielded by the light shielding film 24 from below and the gate electrode 30 from above. Therefore, even if the pixel is irradiated with the incident light, the light leak current is not induced in the single crystal thin film transistor.
【００２９】最後に図２（Ｇ）に示す工程において、フ
ィールド酸化膜２８の表面に透明電極材料例えばＩＴＯ
からなる画素電極３４がパタニング形成される。この画
素電極３４は遮光膜２４に重ならない様に配設されるの
で、入射光は透明電極３４、フィールド酸化膜２８、絶
縁層２６及び石英ガラス板２２からなる積層構造を透過
する事ができ、透過型光弁装置を構成できる。透明電極
３４はゲート絶縁膜２９に開口されたコンタクトホール
を介してトランジスタのソース領域３２に電気接続され
ている。一方、金属パタン３５も形成され、ゲート絶縁
膜２９に開口された他のコンタクトホールを介してトラ
ンジスタのドレイン領域３１に電気接続されている。最
後に、スイッチ素子３３は保護膜３６によって被覆され
る。この様にして、光弁装置用半導体基板チップが完成
する。なお図示しないが、光弁装置を組み立てる為に、
複合基板に対して所定の間隙を介して対向基板を重ねる
とともに、この間隙に電気光学物質例えば液晶を封入す
る。Finally, in the step shown in FIG. 2G, a transparent electrode material such as ITO is formed on the surface of the field oxide film 28.
The pixel electrode 34 formed of is patterned. Since the pixel electrode 34 is disposed so as not to overlap the light shielding film 24, incident light can be transmitted through the laminated structure including the transparent electrode 34, the field oxide film 28, the insulating layer 26 and the quartz glass plate 22, A transmissive light valve device can be constructed. The transparent electrode 34 is electrically connected to the source region 32 of the transistor through a contact hole formed in the gate insulating film 29. On the other hand, a metal pattern 35 is also formed and is electrically connected to the drain region 31 of the transistor through another contact hole opened in the gate insulating film 29. Finally, the switch element 33 is covered with the protective film 36. In this way, the semiconductor substrate chip for the light valve device is completed. Although not shown, in order to assemble the light valve device,
The counter substrate is superposed on the composite substrate via a predetermined gap, and an electro-optical material such as liquid crystal is sealed in the gap.
【００３０】図３（Ａ）ないし図３（Ｃ）は本発明にか
かる複合基板の他の製造方法の例を示す工程図である。
先に説明した例と異なり、本例においては遮光膜は予め
シリコン単結晶板の表面の方に形成されている。先ず、
図３（Ａ）に示す工程において、石英ガラス板４１とシ
リコン単結晶板４２とが用意される。石英ガラス板４１
の裏面を平滑仕上げする。一方、シリコン単結晶板４２
の表面にシリコン酸化膜からなる下地層４３を形成した
後、その上に遮光膜４４をパタニング形成する。そし
て、遮光膜４４を被覆する様にシリコン酸化膜からなる
絶縁層４５を堆積する。この堆積は例えば化学気相成長
法を用いて行なわれる。堆積処理を行なった後、絶縁層
４５の表面を研摩し平坦化する。3 (A) to 3 (C) are process drawings showing an example of another method for manufacturing the composite substrate according to the present invention.
Unlike the example described above, in this example, the light-shielding film is formed in advance on the surface of the silicon single crystal plate. First,
In the step shown in FIG. 3A, a quartz glass plate 41 and a silicon single crystal plate 42 are prepared. Quartz glass plate 41
Smooth the back side of the. On the other hand, the silicon single crystal plate 42
After forming a base layer 43 made of a silicon oxide film on the surface of, the light shielding film 44 is patterned on the base layer 43. Then, an insulating layer 45 made of a silicon oxide film is deposited so as to cover the light shielding film 44. This deposition is performed using, for example, a chemical vapor deposition method. After the deposition process, the surface of the insulating layer 45 is polished and flattened.
【００３１】次に図３（Ｂ）に示す工程において、石英
ガラス板４１の平坦化された裏面とシリコン単結晶板４
２の平坦化された表面は互いに熱圧着される。この結
果、シリコン酸化膜からなる絶縁層４５と石英ガラス板
４１は互いに熱融合し一体化される。Next, in the step shown in FIG. 3B, the flattened back surface of the quartz glass plate 41 and the silicon single crystal plate 4 are processed.
The two flattened surfaces are thermocompression bonded to each other. As a result, the insulating layer 45 made of a silicon oxide film and the quartz glass plate 41 are thermally fused and integrated with each other.
【００３２】最後に図３（Ｃ）に示す工程において、シ
リコン単結晶板４２を所望の厚みになるまで研摩しシリ
コン単結晶薄膜層４６を形成する。このシリコン単結晶
薄膜層４６は下地層４３を介して遮光膜４４から電気的
に分離されている。この様にして、本発明にかかる複合
基板が製造される。この複合基板の表面に積層されたシ
リコン単結晶薄膜層４６に対して、ＬＳＩ製造技術を駆
使し微細且つ高密度のスイッチ素子群及び画素電極群を
集積形成する事ができる。Finally, in the step shown in FIG. 3C, the silicon single crystal plate 42 is polished to a desired thickness to form a silicon single crystal thin film layer 46. The silicon single crystal thin film layer 46 is electrically separated from the light shielding film 44 via the base layer 43. In this way, the composite substrate according to the present invention is manufactured. Fine and high-density switch element groups and pixel electrode groups can be integratedly formed on the silicon single crystal thin film layer 46 laminated on the surface of this composite substrate by making full use of LSI manufacturing technology.
【００３３】次に図４（Ａ）ないし図４（Ｇ）を参照し
て本発明にかかる複合基板の製造方法のさらに別の例を
説明する。本例においては、遮光膜の形成と同時に素子
分離領域の形成も行なう。先ず、図４（Ａ）に示す工程
において、シリコンウェハ等からなるシリコン単結晶板
５１を用意する。このシリコン単結晶板５１の表面をエ
ッチングし段差凸部あるいは溝５２を形成する。溝の形
成された表面にシリコン酸化膜からなる絶縁層５３を設
ける。この結果、溝５２は絶縁層５３によって埋められ
る。絶縁層５３は化学気相成長法により二酸化シリコン
を堆積するか、あるいはシリコン単結晶板５１の表面を
熱酸化処理して形成される。さらに、絶縁層５３の表面
にポリシリコンからなる半導体多結晶層５４を形成す
る。このプロセスはポリシリコンを化学気相成長法によ
り堆梅して行なわれる。続いて、堆積されたポリシリコ
ンの表面を研摩し平坦化する。Next, still another example of the method for manufacturing the composite substrate according to the present invention will be described with reference to FIGS. 4 (A) to 4 (G). In this example, the element isolation region is formed at the same time when the light shielding film is formed. First, in the step shown in FIG. 4A, a silicon single crystal plate 51 made of a silicon wafer or the like is prepared. The surface of the silicon single crystal plate 51 is etched to form stepped protrusions or grooves 52. An insulating layer 53 made of a silicon oxide film is provided on the surface where the groove is formed. As a result, the groove 52 is filled with the insulating layer 53. The insulating layer 53 is formed by depositing silicon dioxide by a chemical vapor deposition method or by thermally oxidizing the surface of the silicon single crystal plate 51. Further, a semiconductor polycrystalline layer 54 made of polysilicon is formed on the surface of the insulating layer 53. This process is performed by depositing polysilicon by chemical vapor deposition. Subsequently, the surface of the deposited polysilicon is polished and flattened.
【００３４】次に図４（Ｂ）に示す工程において、平坦
化された半導体多結晶層５４に対して、同じく平坦化さ
れた裏面を有する絶縁性担体板部材例えば石英ガラス板
５５を熱圧着により接合する。Next, in the step shown in FIG. 4B, an insulating carrier plate member, such as a quartz glass plate 55, having a flattened back surface is thermocompression-bonded to the flattened semiconductor polycrystalline layer 54. To join.
【００３５】続いて図４（Ｃ）に示す工程において、絶
縁層５３をストッパとして半導体単結晶板５１をエッチ
ング除去しシリコン単結晶薄膜５６を形成する。この除
去処理はエッチングに代えて研摩技術を用いても良い。
この結果、段差凸部あるいは溝５２の底部に存在してい
た絶縁層５３の部分が露出される。この露出された絶縁
層５３の部分によってシリコン単結晶薄膜５６は個々に
分離されスイッチ素子の形成される素子領域が設けられ
る。そして、素子領域の上方には絶縁層５３を介して半
導体多結晶層５４あるいはポリシリコン層が積層される
事となる。このポリシリコン層が後に遮光膜を構成す
る。Subsequently, in a step shown in FIG. 4C, the semiconductor single crystal plate 51 is removed by etching using the insulating layer 53 as a stopper to form a silicon single crystal thin film 56. This removal process may use a polishing technique instead of etching.
As a result, the portion of the insulating layer 53 that was present at the step protrusion or the bottom of the groove 52 is exposed. The exposed portion of the insulating layer 53 separates the silicon single crystal thin film 56 into individual regions to provide element regions in which switch elements are formed. Then, the semiconductor polycrystal layer 54 or the polysilicon layer is laminated above the element region with the insulating layer 53 interposed therebetween. This polysilicon layer will later form a light-shielding film.
【００３６】図４（Ｄ）に示す工程において、シリコン
単結晶薄膜５６のみを被覆する様にシリコン窒化膜から
なるマスク５７を形成する。なお、図４（Ｄ）は、理解
を容易にする為に基板の配置を表裏反転して示してい
る。図から明らかな様に、シリコン窒化膜をパタニング
して得られたマスク５７は絶縁層５３のみを露出させて
いる。In the step shown in FIG. 4D, a mask 57 made of a silicon nitride film is formed so as to cover only the silicon single crystal thin film 56. Note that in FIG. 4D, the arrangement of the substrates is shown upside down for easy understanding. As is apparent from the figure, the mask 57 obtained by patterning the silicon nitride film exposes only the insulating layer 53.
【００３７】図４（Ｅ）に示す工程において、マスク５
７を介して絶縁層５３の選択的エッチングを行ない露出
しているシリコン酸化膜を除去し窓部５８を形成する。
この窓部５８にはポリシリコン層あるいは半導体多結晶
層５４が露出する事となる。In the step shown in FIG. 4E, the mask 5
The exposed silicon oxide film is removed by selectively etching the insulating layer 53 via 7 to form a window 58.
The polysilicon layer or semiconductor polycrystal layer 54 is exposed in the window 58.
【００３８】図４（Ｆ）に示す工程において、この窓部
５８を介してポリシリコン層５４のＬＯＣＯＳ酸化ある
いは選択的熱酸化処理を行ない酸化膜層５９に転換す
る。従って、窓部５８は酸化膜層５９によって埋め込ま
れる事となる。続いて、埋め込まれた酸化膜層５９の表
面を研摩あるいはエッチング等により平坦化する。In the step shown in FIG. 4F, LOCOS oxidation or selective thermal oxidation of the polysilicon layer 54 is performed through the window 58 to convert it into an oxide film layer 59. Therefore, the window 58 is filled with the oxide film layer 59. Then, the surface of the buried oxide film layer 59 is flattened by polishing or etching.
【００３９】最後に図４（Ｇ）に示す工程において、残
されたマスク５７を除去する。この結果、シリコン単結
晶薄膜５６は酸化膜層５９により個々に電気的に分離さ
れる事となる。換言すると、酸化膜層５９は素子分離領
域を構成する。一方、個々のシリコン単結晶薄膜５６の
直下には絶縁層５３を介してポリシリコン層５４が配置
される事となる。このポリシリコン層５４が遮光膜を構
成する。上述した方法により、予め素子分離領域が形成
された複合基板を得る事ができるとともに、その複合基
板の表面は完全に平坦化されており、ＬＳＩ製造技術を
適用するのに理想的な表面状態を有している。Finally, in the step shown in FIG. 4G, the remaining mask 57 is removed. As a result, the silicon single crystal thin film 56 is electrically isolated by the oxide film layer 59. In other words, the oxide film layer 59 constitutes an element isolation region. On the other hand, the polysilicon layer 54 is arranged immediately below the individual silicon single crystal thin film 56 with the insulating layer 53 interposed therebetween. This polysilicon layer 54 constitutes a light shielding film. By the method described above, it is possible to obtain a composite substrate in which the element isolation region is formed in advance, and the surface of the composite substrate is completely flattened, so that the ideal surface condition for applying the LSI manufacturing technology can be obtained. Have
【００４０】さて、前述した種々の例においては、遮光
手段を構成する遮光膜は個々のスイッチ素子の直下に配
置され、光弁装置の裏側から入射する光に対してスイッ
チ素子の遮光を行なっている。これに対して、以下に説
明する例は個々のスイッチ素子の直上に遮光膜が形成さ
れ、光弁装置の表側から入射する光に対してスイッチ素
子の遮蔽を行なうものである。図５（Ａ）を参照してそ
の一例を説明する。In the various examples described above, the light-shielding film forming the light-shielding means is arranged immediately below each switch element, and shields the switch element from the light incident from the back side of the light valve device. There is. On the other hand, in the example described below, a light-shielding film is formed immediately above each switch element to shield the switch element from light incident from the front side of the light valve device. An example thereof will be described with reference to FIG.
【００４１】本例においては、遮光膜は金属配線から一
部延設された部分によって構成されている。図示する様
に、石英ガラス層６１の表面にはシリコン単結晶薄膜層
６２が形成されている。このシリコン単結晶薄膜層６２
は前述した例と同様にシリコンウェハの接着及び研摩に
よって形成され結晶方位の一様性及び格子欠陥密度に関
しシリコンウェハと同等の高品質を有している。シリコ
ン単結晶薄膜層６２はフィールド酸化膜６３によって囲
まれており素子領域を形成する。この素子領域にはＬＳ
Ｉ製造技術を用いて高速且つ微細の絶縁ゲート電界効果
トランジスタからなるスイッチ素子６４が形成されてい
る。このトランジスタスイッチ素子６４は、ドレイン領
域６５と、ソース領域６６と、ゲート絶縁膜を介して積
層配置された所定の形状を有するゲート電極６７とから
構成されている。一方、フィールド酸化膜６３の上には
画素電極６８が形成されている。In this example, the light-shielding film is composed of a part extending from the metal wiring. As shown in the figure, a silicon single crystal thin film layer 62 is formed on the surface of the quartz glass layer 61. This silicon single crystal thin film layer 62
Similar to the above-mentioned example, is formed by adhesion and polishing of a silicon wafer and has the same high quality as the silicon wafer with respect to the uniformity of crystal orientation and the lattice defect density. The silicon single crystal thin film layer 62 is surrounded by the field oxide film 63 and forms an element region. This element area has LS
The switch element 64 formed of a high-speed and fine insulated gate field effect transistor is formed by using the I manufacturing technique. The transistor switch element 64 is composed of a drain region 65, a source region 66, and a gate electrode 67 having a predetermined shape, which is stacked and arranged via a gate insulating film. On the other hand, a pixel electrode 68 is formed on the field oxide film 63.
【００４２】本例においては、ゲート電極６７及び画素
電極６８は共通のポリシリコン薄膜をパタニングする事
により同時に形成される。画素電極６８の透明性を維持
する為に、ポリシリコン薄膜は非常に薄い厚みを有して
いる。従って、ゲート電極６７自体の遮光性は期待でき
ず、何等かの遮光手段を設ける必要がある。In this example, the gate electrode 67 and the pixel electrode 68 are simultaneously formed by patterning a common polysilicon thin film. In order to maintain the transparency of the pixel electrode 68, the polysilicon thin film has a very thin thickness. Therefore, the light shielding property of the gate electrode 67 itself cannot be expected, and it is necessary to provide some light shielding means.
【００４３】画素電極６８はトランジスタのソース領域
６６に電気的に接続されているとともに、その表面は層
間絶縁膜６９によって被覆されている。この層間絶縁膜
６９は同時にスイッチ素子６４をも披覆している。層間
絶縁膜６９の上には金属パタン又は金属配線７０が形成
されている。この金属配線７０は層間絶縁膜６９に開口
されたコンタクトホールを介してトランジスタのドレイ
ン領域６５に接続されている。金属パタン７０は、素子
領域の上方においてゲート電極６７を被覆する様に延設
された部分を有する。この延設された部分が遮光膜７１
を構成する。金属配線７０はアルミニウム等の金属電極
材料から構成されているので当然に不透明である。The pixel electrode 68 is electrically connected to the source region 66 of the transistor, and its surface is covered with an interlayer insulating film 69. The interlayer insulating film 69 also covers the switch element 64 at the same time. A metal pattern or metal wiring 70 is formed on the interlayer insulating film 69. The metal wiring 70 is connected to the drain region 65 of the transistor through a contact hole opened in the interlayer insulating film 69. The metal pattern 70 has a portion extending above the element region so as to cover the gate electrode 67. This extended portion is the light shielding film 71.
Make up. Since the metal wiring 70 is made of a metal electrode material such as aluminum, it is naturally opaque.
【００４４】この様に、本例においてはドレイン電極と
遮光膜が兼用されている構造となっている。最後に、ス
イッチ素子６４及び画素電極６８は保護膜７２によって
被覆されている。この保護膜７２の表面は平坦化されて
おり、この上に図示しないが電気光学物質層及び対向基
板が重ねられる。As described above, in this example, the drain electrode and the light shielding film are combined. Finally, the switch element 64 and the pixel electrode 68 are covered with the protective film 72. The surface of the protective film 72 is flattened, and an electro-optical material layer and a counter substrate (not shown) are stacked on the surface.
【００４５】図５（Ｂ）は図５（Ａ）に示す構造の一部
分を拡大して示した平面図である。図示する様に、スイ
ッチ素子６４は走査線７３と信号線７４の交点部分に配
置されている。走査線７３はスイッチ素子６４を線順次
で選択する為の走査信号を供給しゲート電極６７と電気
的に接続されている。一方、信号線７４は前述した金属
配線７０からなり、トランジスタスイッチ素子６４のド
レイン領域６５に対してコンタクトホールを介して電気
的に接続されているとともに、所定の画像信号を選択さ
れたスイッチ素子６４に供給し画素電極６８の選択給電
を行なうものである。この画素電極６８はコンタクトホ
ールを介してトランジスタスイッチ素子６４のソース領
域６６に電気的に接続されている。金属配線７０あるい
はドレイン電極の一部分はスイッチ素子６４の全体を被
覆する様に延設されており遮光膜７１を構成している。
この例においては、スイッチ素子６４は走査線７３と信
号線７４の交点に局在して配置されているので画素電極
６８の面接を極めて大きくとれる。この結果、画素毎の
開口率が大きくとれ光弁装置の高輝度化が図れる。FIG. 5B is an enlarged plan view showing a part of the structure shown in FIG. As shown in the figure, the switch element 64 is arranged at the intersection of the scanning line 73 and the signal line 74. The scanning line 73 supplies a scanning signal for line-sequentially selecting the switch elements 64 and is electrically connected to the gate electrode 67. On the other hand, the signal line 74 is composed of the above-described metal wiring 70, is electrically connected to the drain region 65 of the transistor switch element 64 through a contact hole, and has a switch element 64 for which a predetermined image signal is selected. To supply the selective power to the pixel electrode 68. The pixel electrode 68 is electrically connected to the source region 66 of the transistor switch element 64 via the contact hole. A part of the metal wiring 70 or the drain electrode is extended so as to cover the entire switch element 64 and forms a light shielding film 71.
In this example, since the switch element 64 is locally arranged at the intersection of the scanning line 73 and the signal line 74, the surface contact of the pixel electrode 68 can be made extremely large. As a result, the aperture ratio of each pixel is large and the brightness of the light valve device can be increased.
【００４６】上述した例においては、遮光膜はドレイン
電極と兼用されていた。これに対して、次に示す実施例
においては遮光膜はゲート電極の表面に重ねられており
いわゆるセルフアライメントで形成されている。図６に
示す様に、石英ガラス層８１の表面にシリコン単結晶薄
膜層８２が配置されている。シリコン単結晶薄膜層８２
はフィールド酸化膜８３によってその周囲を囲まれてお
り素子領域を規定する。素子領域には絶縁ゲート電界効
果トランジスタからなるスイッチ素子８４が形成されて
いる。このトランジスタは高品質のシリコン単結晶薄膜
層８２に対してＬＳＩ製造技術を適用して形成され微細
な寸法を有するとともに高速スイッチング特性に優れて
いる。トランジスタは、一対のドレイン領域８５及びソ
ース領域８６とゲート絶縁膜８７を介して積層配置され
た所定の形状を有するゲート電極８８とから構成されて
いる。ゲート電極８８はドレイン領域８５とソース領域
８６との問に形成されたチャネル領域を覆う様に配置さ
れており、チャネル領域の電気的導通及び遮断を制御す
る。本例においては、ゲート電極８８はポリシリコンか
ら構成されている。このポリシリコンは本釆不透明材料
であるが、その膜厚が薄い場合には透過率が０％になら
ない。従って、必ずしもゲート電極８８のみによっては
完全な遮光効果を得る事ができない。In the above example, the light-shielding film also serves as the drain electrode. On the other hand, in the following examples, the light-shielding film is overlaid on the surface of the gate electrode and is formed by so-called self-alignment. As shown in FIG. 6, a silicon single crystal thin film layer 82 is arranged on the surface of the quartz glass layer 81. Silicon single crystal thin film layer 82
Is surrounded by a field oxide film 83 and defines an element region. A switch element 84 including an insulated gate field effect transistor is formed in the element region. This transistor is formed by applying an LSI manufacturing technique to a high-quality silicon single crystal thin film layer 82, has fine dimensions, and is excellent in high-speed switching characteristics. The transistor is composed of a pair of drain region 85 and source region 86, and a gate electrode 88 having a predetermined shape, which is stacked and arranged via a gate insulating film 87. The gate electrode 88 is arranged so as to cover the channel region formed between the drain region 85 and the source region 86, and controls electrical conduction and interruption of the channel region. In this example, the gate electrode 88 is composed of polysilicon. Although this polysilicon is an opaque material of the present invention, its transmittance does not become 0% when its film thickness is thin. Therefore, it is not always possible to obtain a complete light shielding effect only by the gate electrode 88.
【００４７】その為に、本例においてはゲート電極８８
の上に遮光膜８９が重ねて形成されている。この遮光膜
８９は例えばアルミニウム等の金属あるいは高融点金属
とシリコンの化合物であるシリサイドから構成されてお
り入射光を完全に遮断する事ができる。従って、ゲート
電極の下部に存在するチャネル領域に入射光が照射され
る惧れがなく、光リーク電流は発生しない。この結果、
画素電極に蓄積された供給電荷はスイッチ素子の非選択
期間中においてもリークする事がなく安定した動作を保
証できる。ゲート電極８８と遮光膜８９は同一の平面形
状を有しセルフアライメントで加工する事ができる。ト
ランジスタスイッチ素子８４のソース領域８６には画素
電極９０が接続されている。画素電極９０はゲート電極
と同様にポリシリコンから構成する事ができ、フィール
ド酸化膜８３の上に堆積される。ポリシリコンに代えて
ＩＴＯ等の透明性導電材料を用いても良い。一方、トラ
ンジスタスイッチ素子８４のドレイン領域８５には金属
配線９１が接続されている。この金属配線９１は遮光膜
８９と同一の膜を用いて同時にパタニング形成する事が
可能である。Therefore, in this example, the gate electrode 88 is used.
A light-shielding film 89 is formed on top of this. The light-shielding film 89 is made of, for example, a metal such as aluminum or a silicide that is a compound of a refractory metal and silicon, and can completely block incident light. Therefore, the incident light is not likely to be irradiated on the channel region existing under the gate electrode, and the light leakage current does not occur. As a result,
The supply charge accumulated in the pixel electrode does not leak even during the non-selection period of the switch element, and stable operation can be guaranteed. The gate electrode 88 and the light shielding film 89 have the same planar shape and can be processed by self-alignment. The pixel electrode 90 is connected to the source region 86 of the transistor switch element 84. The pixel electrode 90 can be made of polysilicon like the gate electrode, and is deposited on the field oxide film 83. A transparent conductive material such as ITO may be used instead of polysilicon. On the other hand, the metal wiring 91 is connected to the drain region 85 of the transistor switch element 84. The metal wiring 91 can be simultaneously patterned by using the same film as the light shielding film 89.
【００４８】図７（Ａ）は図６に示す実施例をさらに改
良した例を示す模式的断面図である。図示する様に、石
英ガラス層１０１の上にはシリコン単結晶薄膜層１０２
が配置されている。シリコン単結晶薄膜層１０２はその
素子領域を除いて選択的熱酸化処理を施こされフィール
ド酸化膜１０３に転換されている。この素子領域に絶縁
ゲート電界効果トランジスタからなるスイッチ素子１０
４が微細加工技術あるいはＬＳＩ製造技術を用いて形成
されている。FIG. 7A is a schematic sectional view showing an example in which the embodiment shown in FIG. 6 is further improved. As shown, a silicon single crystal thin film layer 102 is formed on the quartz glass layer 101.
Are arranged. The silicon single crystal thin film layer 102 is converted into a field oxide film 103 by subjecting it to a selective thermal oxidation process except the element region. A switch element 10 including an insulated gate field effect transistor in this element region
4 is formed by using a fine processing technique or an LSI manufacturing technique.
【００４９】この絶縁ゲート電界効果トランジスタはい
わゆるＬＤＤ構造を有し高耐圧型となっている。即ち、
素子領域を規定するシリコン単結晶薄膜層１０２には高
濃度不純物領域からなる第１ドレイン領域１０５と第１
ソース領域１０６とが互いに離間して形成されている。
さらに、低濃度不純物領域からなる第２ドレイン領域１
０７が第１ドレイン領域１０５に隣接して形成されてい
るとともに、同じく低濃度不純物領域からなる第２ソー
ス領域１０８が第１ソース領域１０６に隣接して形成さ
れている。一対の第２ドレイン領域１０７及び第２ソー
ス領域１０８との問にトランジスタチャネル形成領域１
０９が配置される。この様に、ＬＤＤ構造においては、
トランジスタチャネル形成領域１０９はその両端に位置
する低濃度不純物領域である第２ドレイン領域１０７及
び第２ソース領域１０８に連続しているので、パンチス
ルーや短チャネル効果を有効に防止する事ができ高耐圧
構造を実現できる。特に、画素電極を駆動する為のスイ
ッチ素子には高電圧が印加される為、高耐圧構造である
事は著しく信頼性の向上に寄与する。This insulated gate field effect transistor has a so-called LDD structure and is of a high breakdown voltage type. That is,
In the silicon single crystal thin film layer 102 that defines the element region, the first drain region 105 formed of a high concentration impurity region and the first drain region 105
The source region 106 is formed separately from each other.
Further, the second drain region 1 formed of the low concentration impurity region
07 is formed adjacent to the first drain region 105, and a second source region 108 also formed of a low concentration impurity region is formed adjacent to the first source region 106. The transistor channel formation region 1 is included in the pair of the second drain region 107 and the second source region 108.
09 is arranged. Thus, in the LDD structure,
Since the transistor channel forming region 109 is continuous with the second drain region 107 and the second source region 108, which are low-concentration impurity regions located at both ends thereof, it is possible to effectively prevent punch-through and the short channel effect. A pressure resistant structure can be realized. In particular, since a high voltage is applied to the switch element for driving the pixel electrode, the high breakdown voltage structure remarkably contributes to the improvement of reliability.
【００５０】トランジスタチャネル形成領域１０９の上
にはゲート絶縁膜１１０を介してゲート電極１１１が重
ねられている。このゲート電極１１１の上にはさらに遮
光膜１１２が配置されており、入射光からトランジスタ
チャネル形成領域１０９を遮蔽している。本例において
は、遮光膜１１２の平面形状はゲート電極１１１の平面
形状に比べて大きく設定されている。この様な寸法形状
としたのは、後に説明する様に遮光膜１１２を用いてセ
ルフアライメントによりＬＤＤ構造を実現する為であ
る。A gate electrode 111 is overlaid on the transistor channel formation region 109 with a gate insulating film 110 interposed therebetween. A light shielding film 112 is further disposed on the gate electrode 111 to shield the transistor channel formation region 109 from incident light. In this example, the planar shape of the light shielding film 112 is set larger than the planar shape of the gate electrode 111. The size and shape are set in this manner in order to realize the LDD structure by self-alignment using the light shielding film 112 as described later.
【００５１】フィールド酸化膜１０３の上には画素電極
１１３が配設されており、その一端はトランジスタスイ
ッチ素子１０４の第１ソース領域１０６に電気的に接続
されている。一方、金属配線１１４も形成されており、
その一端はトランジスタスイッチ素子１０４の第１ドレ
イン領域１０５に電気的に接続されている。最後に、ス
イッチ素子素子１０４及び画素電極１１３を被覆する様
に保護膜１１５が堆積されている。その表面は平坦化処
理が施こされており、図示しないが液晶層及び対向基板
がこの上に重ねて配置され光弁装置が完成する。A pixel electrode 113 is provided on the field oxide film 103, and one end thereof is electrically connected to the first source region 106 of the transistor switch element 104. On the other hand, the metal wiring 114 is also formed,
One end thereof is electrically connected to the first drain region 105 of the transistor switch element 104. Finally, a protective film 115 is deposited so as to cover the switch element element 104 and the pixel electrode 113. The surface is subjected to a flattening treatment, and although not shown, a liquid crystal layer and a counter substrate are placed on top of each other to complete the light valve device.
【００５２】図７（Ｂ）は、図７（Ａ）に示すＬＤＤ構
造を有するスイッチ素子の製造工程を示す半完成品の模
式的断面図である。図７（Ｂ）は遮光膜１１２をマスク
として用いたイオン注入による不純物ドーピングプロセ
スを示す。図示する様に、ゲート電極１１１の直下には
不純物イオン例えば砒素イオンのドーピングが行なわれ
ないので、トランジスタチャネル形成領域１０９はシリ
コン単結晶薄膜層１０２の本来の導電型例えばＰ型を維
持する。一方、マスクとして用いられる遮光膜１１２に
よって覆われていない部分に対しては不純物砒素イオン
が直接注入されるので、高濃度のＮ+型不純物領域から
なる第１ドレイン領域１０５と第１ソース領域１０６が
形成される。さらに、ゲート電極１１１には重ならない
が遮光膜１１２には重なる部分のシリコン単結晶薄膜層
１０２には不純物砒素イオンの回り込みや不純物砒素の
拡散等により低濃度不純物領域が形成される。即ち、こ
のＮ-型不純物領域はゲート電極１１１の両側に形成さ
れ第２ドレイン領域１０７と第２ソース領域１０８を構
成する。この結果、ゲート電極１１１より一回り大きい
遮光膜１１２をイオン注入のマスクとして用いる事によ
り、セルフアライメントで一時にＬＤＤ構造を形成する
事が可能となる。FIG. 7B is a schematic sectional view of a semi-finished product showing a manufacturing process of the switch element having the LDD structure shown in FIG. 7A. FIG. 7B shows an impurity doping process by ion implantation using the light shielding film 112 as a mask. As shown in the figure, since impurity ions such as arsenic ions are not directly doped under the gate electrode 111, the transistor channel formation region 109 maintains the original conductivity type of the silicon single crystal thin film layer 102, such as P type. On the other hand, since impurity arsenic ions are directly implanted into a portion not covered with the light shielding film 112 used as a mask, the first drain region 105 and the first source region 106, which are high-concentration N + type impurity regions, are formed. Is formed. Further, a low concentration impurity region is formed in the silicon single crystal thin film layer 102 in a portion which does not overlap with the gate electrode 111 but overlaps with the light shielding film 112 due to the inclusion of impurity arsenic ions and the diffusion of impurity arsenic. That is, the N − type impurity regions are formed on both sides of the gate electrode 111 to form the second drain region 107 and the second source region 108. As a result, by using the light-shielding film 112, which is slightly larger than the gate electrode 111, as a mask for ion implantation, it is possible to temporarily form an LDD structure by self-alignment.
【００５３】さて、以上に説明した様々な実施例におい
ては、遮光手段は個々のスイッチ素子を表側あるいは裏
側から遮光する為の遮光膜で構成されていた。これに対
して、以下に説明する実施例においては遮光手段は周辺
回路を遮蔽する為に設けられている。In the various embodiments described above, the light shielding means is composed of the light shielding film for shielding the individual switch elements from the front side or the back side. On the other hand, in the embodiments described below, the light shielding means is provided to shield the peripheral circuits.
【００５４】前述した様に、本発明によれば高電荷移動
度を有する高品質のシリコン単結晶薄膜を用いているの
でスイッチ素子群のみならずこれらスイッチ素子群を駆
動する為の周辺駆動回路素子群も同時にＬＳＩ製造技術
を用いて集積的に形成する事ができる。一般に、周辺回
路素子群としてはＣＭＯＳトランジスタを用いるのが有
利である。ＣＭＯＳトランジスタはＮ型及びＰ型の絶縁
ゲート電界効果トランジスタの組からなり、低消費電力
である点に特徴がある。しかしながら、Ｎ型及びＰ型の
トランジスタを隣接して配置すると必然的にＮＰＮＰ接
合からなる寄生サイリスクが形成され入射光の照射を受
けるとラッチアップが生じ正常の動作が維持できなくな
る。この結果、最悪の場合には暴走等が生じ光弁芸置の
機能は破壊される。この為に、個々のスイッチ素子の遮
光と合わせて周辺回路素子群の遮光も極めて重要であ
る。As described above, according to the present invention, since the high quality silicon single crystal thin film having high charge mobility is used, not only the switch element group but also the peripheral drive circuit element for driving these switch element groups. The group can be simultaneously formed in an integrated manner by using the LSI manufacturing technique. Generally, it is advantageous to use CMOS transistors as the peripheral circuit element group. The CMOS transistor is composed of a set of N-type and P-type insulated gate field effect transistors, and is characterized by low power consumption. However, when N-type and P-type transistors are arranged adjacent to each other, a parasitic cyrisk consisting of an NPNP junction is inevitably formed, and when irradiated with incident light, latch-up occurs and normal operation cannot be maintained. As a result, in the worst case, a runaway or the like occurs and the function of the optical valve art device is destroyed. For this reason, it is extremely important to shield the peripheral circuit element group in addition to shielding the individual switch elements.
【００５５】図８（Ａ）に上述した周辺回路に対する遮
光構造の一例を示す。図８（Ａ）は光弁装置の平面形状
を示している。表面にシリコン単結晶薄膜層が形成され
た複合基板１２１は、中央部にある画素アレイ区域１２
２と周辺部に存在する周辺回路区域１２３に分割されて
いる。画素アレイ区域１２２の表面に位置するシリコン
単結晶薄膜層にはマトリックス状に配置された画素電極
群１２４と対応するスイッチ素子群１２５とが集積的に
高密度で形成されている。個々のスイッチ素子１２５は
絶縁ゲート電界効果トランジスタから構成されている。
トランジスタのゲート電極は行状に配設された走査線１
２６に接続されており、そのドレイン電極は列状に配列
された信号線１２７に接続されており、そのソース電極
は対応する画素電極１２４に接続されている。FIG. 8A shows an example of a light shielding structure for the above-mentioned peripheral circuit. FIG. 8A shows a planar shape of the light valve device. The composite substrate 121 having a silicon single crystal thin film layer formed on the surface of the composite substrate 121 has a pixel array area 12 at the center.
2 and the peripheral circuit area 123 existing in the peripheral portion. On the silicon single crystal thin film layer located on the surface of the pixel array area 122, pixel electrode groups 124 arranged in a matrix and corresponding switch element groups 125 are formed in high density in an integrated manner. Each switch element 125 is composed of an insulated gate field effect transistor.
The gate electrodes of the transistors are scanning lines 1 arranged in rows.
26, the drain electrode thereof is connected to the signal line 127 arranged in rows, and the source electrode thereof is connected to the corresponding pixel electrode 124.
【００５６】一方周辺回路区域１２３に存在するシリコ
ン単結晶薄膜層の表面にはＸドライバ１２８及びＹドラ
イバ１２９を含む周辺回路が同様にＬＳＩ製造技術を用
いて集積的に形成されている。Ｘドライバ１２８は列状
の信号線１２７に接続されており各画素に画像信号を供
給するとともに、Ｙドライバ１２９は行状の走査線１２
６に接続されており各画素に対して線順次走査信号を供
給する。これら周辺回路１２８及び１２９は遮光層１３
０によって被覆されている。この遮光層１３０は画素ア
レイ区域１２２を囲む様に配置されており周辺封路のみ
を選択的に遮光する様になっている。一方、画素アレイ
区域に形成されたスイッチ素子群１２５については前述
した様に個々に遮光膜が具備されている。On the other hand, on the surface of the silicon single crystal thin film layer existing in the peripheral circuit area 123, peripheral circuits including the X driver 128 and the Y driver 129 are similarly formed in an integrated manner by using the LSI manufacturing technique. The X driver 128 is connected to the column-shaped signal line 127 and supplies an image signal to each pixel, and the Y driver 129 is connected to the row-shaped scanning line 12.
6 and supplies a line-sequential scanning signal to each pixel. These peripheral circuits 128 and 129 are provided in the light shielding layer 13.
It is covered by 0. The light shielding layer 130 is arranged so as to surround the pixel array area 122 and selectively shields only the peripheral sealing path. On the other hand, the switch element group 125 formed in the pixel array area is individually provided with the light shielding film as described above.
【００５７】図８（Ｂ）は、図８（Ａ）に示す光弁装置
の断面構造を示す模式図である。図示する様に、複合基
板１２１の上には所定の間隙を介して対向基板１３１が
配置されているとともに、該間隙には電気光学物質例え
ば液晶１３２が封入されている。液晶１３２はシーラ１
３３によって封止されている。囲示しないが、シーラ１
３３で囲まれた内側部分には画索アレイが配置されてい
るとともに、シーラ１３３の外側にはＹドライバ１２９
等を含む周辺回路が配置されている。画素アレイ及び周
辺回路は共通のシリコン単結晶薄膜層に形成されてい
る。Ｙドライバ１２９を含む周辺回路は遮光層１３０に
よって上下から遮蔽されている。本例においては、この
遮光層１３０は複合基板１２１の周辺部に配置された金
属枠部材から構成されている。この金属枠部材は遮光機
能を有するとともに熱伝導性に優れている為光弁装置の
冷却機能をも有する。さらに、金属材料で構成されてい
る為電磁気的なシールド機能をも有する。本例において
は、金属枠部材又は金属フレームは複合基板１２１の表
面から離間して配置されているが、必ずしもこれに限ら
れるものではなく金属フレームを複合基板１２１の表面
に接着しても良い。かかる構成とする事により、ラッチ
アップ等による周辺回路の誤動作を有効に防止する事が
できる。FIG. 8B is a schematic diagram showing a sectional structure of the light valve device shown in FIG. As shown in the figure, a counter substrate 131 is arranged on the composite substrate 121 with a predetermined gap, and an electro-optical material such as liquid crystal 132 is filled in the gap. Liquid crystal 132 is a sealer 1
It is sealed by 33. Sheila 1 not shown
A picture line array is arranged on the inner side surrounded by 33, and a Y driver 129 is arranged on the outer side of the sealer 133.
Peripheral circuits including the above are arranged. The pixel array and peripheral circuits are formed on a common silicon single crystal thin film layer. The peripheral circuit including the Y driver 129 is shielded from above and below by the light shielding layer 130. In this example, the light shielding layer 130 is composed of a metal frame member arranged in the peripheral portion of the composite substrate 121. This metal frame member has a light-shielding function as well as a cooling function for the light valve device because it has excellent heat conductivity. Further, since it is made of a metal material, it also has an electromagnetic shield function. In this example, the metal frame member or the metal frame is arranged apart from the surface of the composite substrate 121, but the invention is not limited to this, and the metal frame may be bonded to the surface of the composite substrate 121. With such a configuration, it is possible to effectively prevent malfunction of peripheral circuits due to latch-up or the like.
【００５８】本発明の構造、作用及び効果を明らかにす
る為に、図８（Ａ）及び図８（Ｂ）を参照して光弁装置
の全体的な動作を簡潔に説明する。個々のトランジスタ
スイッチ素子１２４のゲート電極は走査線１２６に接続
されており、Ｙドライバ１２９によって走査信号が印加
され線順次で個々のトランジスタスイッチ素子１２５の
導適及び遮断を制御する。In order to clarify the structure, operation and effect of the present invention, the overall operation of the light valve device will be briefly described with reference to FIGS. 8 (A) and 8 (B). The gate electrode of each transistor switching element 124 is connected to the scanning line 126, and a scanning signal is applied by the Y driver 129 to control the conduction / interruption of each transistor switching element 125 line-sequentially.
【００５９】Ｘドライバ回路１２８から出力される画像
信号は信号線１２７を介して導通状態にある選択された
トランジスクスイッチ素子１２５に印加される。印加さ
れた画像信号は対応する画素電極１２４に伝えられる。
この結果、各画素電極１２４には画像信号の大きさに応
じた電荷が供給され且つ蓄積される。蓄積された電荷に
より画素電極１２４は励起し液晶層１３２に作用してそ
の透過率を局部的に変化させ光弁機能を奏する。一方、
非選択時においてはトランジスクスイッチ素子１２５は
非導通状態となり画素電極１２４に書き込まれた画像信
号を電荷として維持する。なお液晶層１３２は比抵抗が
高く通常は容量性として動作する。トランジスタスイッ
チ素子は遮光膜によって遮蔽されているので非導通状態
において光リーク電流が発生せず画素電極に維持された
電荷はリークしない。従って、極めて安定した光弁機能
を発揮する事ができる。The image signal output from the X driver circuit 128 is applied via the signal line 127 to the selected transistor switch element 125 in the conductive state. The applied image signal is transmitted to the corresponding pixel electrode 124.
As a result, charges corresponding to the magnitude of the image signal are supplied to and accumulated in each pixel electrode 124. The pixel electrodes 124 are excited by the accumulated charges and act on the liquid crystal layer 132 to locally change the transmittance thereof, thereby exhibiting a light valve function. on the other hand,
When it is not selected, the transistor switch element 125 is in a non-conducting state and maintains the image signal written in the pixel electrode 124 as electric charge. The liquid crystal layer 132 has a high specific resistance and normally operates as capacitive. Since the transistor switch element is shielded by the light shielding film, no light leakage current is generated in the non-conducting state, and the electric charge maintained in the pixel electrode is not leaked. Therefore, a very stable light valve function can be exhibited.
【００６０】ところで、これらトランジスタスイッチ素
子のスイッチング性能を表わす為にオン／オフ電流比が
用いられる。液晶動作に必要な電流比は書き込み時間と
保持時間から簡単に求められる。例えば画像信号がテレ
ビジョン信号である場合には、１走査線期間の約６０μ
ｍｓｅｃの間に画像信号の９０％以上を書き込まねばな
らない。一方、１フィールド期間である約１６ｍｓｅｃ
で電荷の９０％以上を保持しなければならない。その結
果、電流比は５桁以上が必要となる。この時、トランジ
スタスイッチ素子は電荷移動度が極めて高いシリコン単
結晶薄膜の上に形成されているのでオン／オフ比は６桁
以上を確保できる。従って、極めて高速な信号応答性を
有するアクティブマトリックス型の光弁装置を得る事が
できる。又、シリコン単結晶薄膜の高移動度特性を利用
して同時にＸドライバ回路１２８及びＹドライバ回路１
２９を含む周辺回路を同一シリコン単結晶薄膜に形成す
る事が可能となる。この時、ドライバ回路も又遮光層１
３０によって有効に遮閉されているので光弁装置の誤動
作を防止する事ができる。The on / off current ratio is used to represent the switching performance of these transistor switch elements. The current ratio required for liquid crystal operation can be easily obtained from the writing time and the holding time. For example, when the image signal is a television signal, about 60 μ of one scanning line period
More than 90% of the image signal must be written in msec. On the other hand, one field period is about 16 msec
Must hold more than 90% of the charge. As a result, the current ratio needs to be five digits or more. At this time, since the transistor switch element is formed on the silicon single crystal thin film having extremely high charge mobility, the on / off ratio can be secured at 6 digits or more. Therefore, it is possible to obtain an active matrix type light valve device having extremely high speed signal response. Further, by utilizing the high mobility characteristic of the silicon single crystal thin film, the X driver circuit 128 and the Y driver circuit 1 are simultaneously used.
A peripheral circuit including 29 can be formed in the same silicon single crystal thin film. At this time, the driver circuit is also the light shielding layer 1
Since it is effectively shielded by 30, it is possible to prevent malfunction of the light valve device.
【００６１】さて、前述した例においては周辺回路を遮
蔽する遮光層は金属フレームで構成されていた。これに
対して、以下に説明する実施例においては遮光層は複合
基板の周辺部表面及び裏面に塗布された遮光性樹脂層か
ら構成されている。図９（Ａ）に示す様に、複合基板１
４１の上には対向基板１４２が搭載されている。対向基
板１４２によって覆われている複合基板１４１の部分に
は画素アレイが形成されており、対向基板１４２によっ
て覆われていない複合基板１４１の周辺部にはドライバ
回路を含む周辺回路が集積形成されている。このドライ
バ回路を被覆する様に遮光性樹脂層１４３が塗布されて
いる。By the way, in the above-mentioned example, the light-shielding layer for shielding the peripheral circuit is composed of a metal frame. On the other hand, in the embodiments described below, the light-shielding layer is composed of the light-shielding resin layer applied to the front and back surfaces of the peripheral portion of the composite substrate. As shown in FIG. 9A, the composite substrate 1
A counter substrate 142 is mounted on 41. A pixel array is formed on the portion of the composite substrate 141 covered by the counter substrate 142, and peripheral circuits including driver circuits are formed integrally on the peripheral portion of the composite substrate 141 not covered by the counter substrate 142. There is. A light-shielding resin layer 143 is applied so as to cover the driver circuit.
【００６２】図９（Ｂ）は図９（Ａ）に示す光弁装置の
断面構造を示す模式図である。図示する様に、対向基板
１４２は複合基板１４１に対して所定の間隙を介してシ
ーラ又はシール部材１４４により接着固定されている。
両基板の間隙には液晶層１４５が充填されている。複合
基板１４１の周辺部にはドライバ回格１４６が形成され
ている。このドライバ回路１４６を被覆する様に遮光性
樹脂層１４３が塗布されているのである。この遮光性樹
脂層１４３は例えば黒色顔料が分散されたエポキシ樹脂
等からなる。FIG. 9B is a schematic diagram showing the cross-sectional structure of the light valve device shown in FIG. 9A. As shown in the figure, the counter substrate 142 is adhesively fixed to the composite substrate 141 by a sealer or a seal member 144 with a predetermined gap.
A liquid crystal layer 145 is filled in the gap between both substrates. A driver circuit 146 is formed around the composite substrate 141. The light-shielding resin layer 143 is applied so as to cover the driver circuit 146. The light-shielding resin layer 143 is made of, for example, an epoxy resin in which a black pigment is dispersed.
【００６３】ところで、複合基板１４１は通常石英ガラ
スを担体として用いている。従って、光弁装置の表側か
らのみならず裏側からもこの石英ガラス担体を通して光
がドライバ回路１４６に入射してしまう惧れがある。従
って、本例においては披合基板１４１の表面だけでなく
裏面にも遮光性樹脂層１４３が塗布されている。By the way, the composite substrate 141 usually uses quartz glass as a carrier. Therefore, light may enter the driver circuit 146 from the front side as well as the back side of the light valve device through the quartz glass carrier. Therefore, in this example, the light-shielding resin layer 143 is applied not only to the front surface of the abutment substrate 141 but also to the back surface thereof.
【００６４】最後に図１０は遮光層の他の構成例を示す
模式的断面図である。図示する様に、複合基板１５１の
表面にはシリコン単結晶薄膜１５２が形成されている。
このシリコン単結晶薄膜１５２には画素アレイに加えて
周辺駆動回路１５３も高密度で集積的に形成されてい
る。複合基板１５１の上には所定の間隙を介して対向基
板１５４が搭載されている。両基板の間隙には液晶１５
５が充填封止されている。両基板は接着剤からなるシー
ラ１５６によって互いに接合されている。本例において
は、このシーラ１５６が遮光層を構成している。即ち、
周辺駆動回路１５３を覆う様に黒色樹脂からなるシーラ
１５６が配設されているのである。かかる構造によれ
ば、特に追加の遮光層を設ける事なく、シーラを遮光層
として兼用する事ができ製造工程の合理化が図れる。な
お、駆動回路１５３に対する遮光をより完全なものとす
る為に黒色樹脂１５７が光弁装置の側面及び裏面に塗布
されている。複合基板１５１及び対向基板１５４は何れ
も透明材料から構成されているので基板端面から入射す
る光も屈折等を受け駆動回路１５３を照射する惧れがあ
る。その為に、各基板の側面及び裏面をも遮光性の黒色
樹脂で覆う様にしている。Finally, FIG. 10 is a schematic cross-sectional view showing another structural example of the light shielding layer. As shown in the figure, a silicon single crystal thin film 152 is formed on the surface of the composite substrate 151.
In addition to the pixel array, the peripheral drive circuit 153 is also formed in high density on the silicon single crystal thin film 152 in an integrated manner. The counter substrate 154 is mounted on the composite substrate 151 via a predetermined gap. Liquid crystal 15 in the gap between both substrates
5 is filled and sealed. Both substrates are joined to each other by a sealer 156 made of an adhesive. In this example, the sealer 156 constitutes a light shielding layer. That is,
A sealer 156 made of black resin is arranged so as to cover the peripheral drive circuit 153. With this structure, the sealer can be used also as a light-shielding layer without providing an additional light-shielding layer, and the manufacturing process can be rationalized. A black resin 157 is applied to the side surface and the back surface of the light valve device in order to more completely shield the drive circuit 153 from light. Since the composite substrate 151 and the counter substrate 154 are both made of a transparent material, there is a possibility that the light incident from the substrate end face may be refracted or the like and may be emitted to the drive circuit 153. Therefore, the side surface and the back surface of each substrate are also covered with a black resin having a light shielding property.
【００６５】[0065]
【発明の効果】上述した様に、本発明によれば担体層の
上に形成された半導体単結晶薄膜に対して半導体微細化
技術又はＬＳＩ製造技術を用いて画素電極群及び駆動回
路を集括的に形成して得られる集積回路チップ基板を利
用して光弁装置を構成している。この為、極めて高い画
素密度を有する光弁装置を得る事ができるという効果が
ある。又、集積回路チップ基板の寸法を通常の半導体Ｉ
Ｃチップと同程度にできるので極めて小型の光弁装置を
得る事ができるという効果がある。半導体微細化技術を
用いて画素を製造するので極めて高精度の光弁装置を得
る事ができるという効果がある。As described above, according to the present invention, the pixel electrode group and the driving circuit are collected on the semiconductor single crystal thin film formed on the carrier layer by using the semiconductor miniaturization technique or the LSI manufacturing technique. The light valve device is configured by using an integrated circuit chip substrate obtained by forming the optical valve device. Therefore, there is an effect that a light valve device having an extremely high pixel density can be obtained. In addition, the dimensions of the integrated circuit chip substrate are the same as those of ordinary semiconductor I
Since it can be made almost the same as the C chip, there is an effect that an extremely small light valve device can be obtained. Since the pixels are manufactured by using the semiconductor miniaturization technology, there is an effect that an extremely high-precision light valve device can be obtained.
【００６６】特に、駆動回路を入射光から遮蔽する為の
遮光手段を用いたので、入射光の悪影響を受ける事なく
光弁装置を正常に動作させる事ができるという効果があ
る。駆動回略に含まれるスイッチ素子群の各々に対して
表面側及び裏面側から遮光膜を配置する事によりスイッ
チ素子の光リーク電流を抑制する事が可能となり安定し
た光弁機能が保証できるという効果がある。又、駆動回
路に含まれる周辺ドライバ回路等を外部入射光から速閉
する遮光層を設ける事によりドライバ回路にラッチアッ
プが生ずる事を防止でき光弁装置の誤動作を防げる。In particular, since the light shielding means for shielding the drive circuit from the incident light is used, there is an effect that the light valve device can be normally operated without being adversely affected by the incident light. By arranging a light-shielding film from the front surface side and the back surface side for each of the switch element groups included in the drive circuit, it is possible to suppress the light leakage current of the switch elements and to ensure a stable light valve function. There is. Further, by providing a light-shielding layer for quickly closing the peripheral driver circuit and the like included in the drive circuit from the external incident light, it is possible to prevent latchup in the driver circuit and prevent malfunction of the light valve device.
【図１】本発明の半導体単結晶薄膜基板光弁装置の一実
施例を示す模式的断面図。FIG. 1 is a schematic cross-sectional view showing an embodiment of a semiconductor single crystal thin film substrate light valve device of the present invention.
【図２】本発明の光弁装置の製造方法を説明する為の工
程図。FIG. 2 is a process drawing for explaining the method of manufacturing the light valve device of the present invention.
【図３】本発明の光弁装置に用いられる複合基板の製造
方法を示す工程図。FIG. 3 is a process drawing showing a method for manufacturing a composite substrate used in the light valve device of the present invention.
【図４】本発明の光弁装置に用いられる複合基板の製造
方法の他の例を示す工程図。FIG. 4 is a process drawing showing another example of the method for manufacturing the composite substrate used in the light valve device of the present invention.
【図５】本発明の半導体単結晶薄膜基板光弁装置の他の
実施例を示す模式的断面図。FIG. 5 is a schematic cross-sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.
【図６】本発明の半導体単結晶薄膜基板光弁装置の別の
実施例を示す模式的断面FIG. 6 is a schematic cross section showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.
【図７】本発明の半導体単結晶薄膜基板光弁装置の別の
実施例を示す模式的断面図。FIG. 7 is a schematic cross-sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.
【図８】本発明の半導体単結晶薄膜基板光弁装置の別の
実施例を示す模式的平面図。FIG. 8 is a schematic plan view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.
【図９】 本発明の半導体単結晶薄膜基板光弁装置の他
の実施例を示す斜視図。FIG. 9 is a perspective view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.
【図１０】本発明の半導体単結晶薄膜基板光弁装置の他
の実施例を示す模式的断面図である。FIG. 10 is a schematic cross-sectional view showing another embodiment of the semiconductor single crystal thin film substrate light valve device of the present invention.
１ 複合基板 ２ シリコン単結晶薄膜層 ３ 石英ガラス層 ４ 画素電極 ５ スイッチ素子 ６ ゲート絶縁膜 ７ 金属パタン ８ フィールド酸化膜 ９ 遮光膜 １０ 絶縁層 １１ 対向基板 １２ ガラス板 １３ 共通電極 １４ 液晶層 １５ 保護膜 Ｄ ドレイン領域 Ｇ ゲート電極 Ｓ ソース領域 1 composite substrate 2 Silicon single crystal thin film layer 3 Quartz glass layer 4 pixel electrodes 5 switch elements 6 Gate insulation film 7 Metal pattern 8 field oxide film 9 Light-shielding film 10 Insulation layer 11 Counter substrate 12 glass plates 13 Common electrode 14 Liquid crystal layer 15 Protective film D drain region G gate electrode S source area
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１９Ｂ ６２７Ｄ (72)発明者 山崎 恒夫 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 田口 雅明 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 矢部 悟 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 小島 芳和 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 鷹巣 博昭 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 高野 隆一 千葉県千葉市美浜区中瀬１丁目８番地 株式会社エスアイアイ・アールディセン ター内 (72)発明者 鈴木 宏 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 神谷 昌明 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (56)参考文献 特開 昭63−101832（ＪＰ，Ａ) 特開 昭64−25132（ＪＰ，Ａ) 実開 昭58−128475（ＪＰ，Ｕ)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI H01L 29/786 H01L 29/78 619B 627D (72) Inventor Tsuneo Yamazaki 1-8 Nakase, Mihama-ku, Chiba City Seiko Instruments Inc. (72) Inventor Masaaki Taguchi, 1-8 Nakase, Mihama-ku, Chiba, Chiba Seiko Instruments Inc. (72) Inventor, Satoru Yabe, 1-8, Nakase, Mihama-ku, Chiba (72) In Seiko Instruments Inc. Inventor Yoshikazu Kojima 1-8 Nakase, Mihama-ku, Chiba, Chiba Seiko Instruments Inc. (72) Inventor Hiroaki Takasu 1-8, Nakase, Mihama-ku, Chiba, Chiba (72) Inventor Ryuichi Takano Middle of Mihama Ward, Chiba City, Chiba Prefecture 1 chome 8 SII Co., Ltd. Earl decenter (72) Inventor Hiroshi Suzuki 1-8 nakase Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Instruments Inc. (72) Inventor Masaaki Kamiya Mihama-ku, Chiba-shi 1-8 Nakase Seiko Instruments Inc. (56) Reference JP 63-101832 (JP, A) JP 64-25132 (JP, A) Seki 58-128475 (JP, U)
Claims (4)
する複合基板と、 前記複合基板表面に形成され画素を規定する画素電極群
と、 前記半導体単結晶薄膜層に形成され前記画素電極群を駆
動する為の集積駆動回路と、 前記集積駆動回路を入射光から遮蔽する為の遮光手段
と、 所定の間隙を介して前記複合基板に対向配置された対向
基板と、 前記間隙に配置され画素毎に入射光の光学変調を行う為
の電気光学物質層と、 からなり、 前記集積駆動回路は、前記画素電極群を選択給電するた
めのスイッチ素子群と、前記スイッチ素子群を駆動する
ために前記画素電極群の周辺に配置されたドライバ回路
を有しており、 前記遮光手段は、 前記ドライバ回路上面を遮光する様に前記複合基板の上
面の前記ドライバ回路表面に形成された第１の遮光層
と、前記複合基板裏面から入射する光が前記ドライバ回路へ
入射するのを 遮光するために、前記複合基板の反対表面
で前記ドライバ回路の位置に相当する位置に形成された
第２の遮光層と、前記複合基板端面から入射する光屈折等により、前記ド
ライバ回路へ入射するのを 遮光するために、前記複合基
板又は前記対向基板の側面に形成された第３の遮光層
と、を有することを特徴とする光弁装置。1. A composite substrate having a semiconductor single crystal thin film and an insulating carrier layer, a pixel electrode group formed on the surface of the composite substrate and defining pixels, and a pixel electrode group formed on the semiconductor single crystal thin film layer. An integrated drive circuit for driving the integrated drive circuit, a light shielding means for shielding the integrated drive circuit from incident light, an opposite substrate arranged to face the composite substrate via a predetermined gap, and a pixel arranged in the gap An electro-optical material layer for performing optical modulation of incident light for each, and the integrated drive circuit includes a switch element group for selectively feeding power to the pixel electrode group, and a switch element group for driving the switch element group. A driver circuit disposed around the pixel electrode group, wherein the light shielding unit forms a first light shield formed on the driver circuit surface on the upper surface of the composite substrate so as to shield the upper surface of the driver circuit. Layer and light incident from the backside of the composite substrate to the driver circuit
A second light shielding layer is formed on the opposite surface of the composite substrate at a position corresponding to the position of the driver circuit in order to block the incident light, and the light is refracted from the end face of the composite substrate to prevent the incident light.
A light valve device, comprising: a third light shielding layer formed on a side surface of the composite substrate or the counter substrate to shield the light from entering the driver circuit .
第 1 の遮光層は、複合基板と対向基板を互いに接着する
ための遮光性シーラからなる請求項１に記載の光弁装
置。2. The driver circuit formed on the upper surface of the driver circuit
The first light-shielding layer, the light valve device according to claim 1 comprising a light-shielding sealer for bonding composite substrate and the counter substrate to each other.
分散されている請求項１に記載の光弁装置。3. The light valve device according to claim 1, wherein a black pigment is dispersed in the first or second light shielding layer.
脂である請求項１に記載の光弁装置。4. The light valve device according to claim 1, wherein the first or second light shielding layer is an epoxy resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000183286A JP3513701B2 (en) | 1990-09-25 | 2000-06-19 | Semiconductor single crystal thin film substrate light valve device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22844999A JP3113914B2 (en) | 1990-09-25 | 1999-08-12 | Semiconductor single crystal thin film substrate light valve device |
| JP2000183286A JP3513701B2 (en) | 1990-09-25 | 2000-06-19 | Semiconductor single crystal thin film substrate light valve device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22844999A Division JP3113914B2 (en) | 1990-09-25 | 1999-08-12 | Semiconductor single crystal thin film substrate light valve device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042363A JP2001042363A (en) | 2001-02-16 |
| JP3513701B2 true JP3513701B2 (en) | 2004-03-31 |
Family
ID=32095305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000183286A Expired - Lifetime JP3513701B2 (en) | 1990-09-25 | 2000-06-19 | Semiconductor single crystal thin film substrate light valve device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3513701B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW487958B (en) * | 2001-06-07 | 2002-05-21 | Ind Tech Res Inst | Manufacturing method of thin film transistor panel |
| US8637802B2 (en) * | 2010-06-18 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Photosensor, semiconductor device including photosensor, and light measurement method using photosensor |
-
2000
- 2000-06-19 JP JP2000183286A patent/JP3513701B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001042363A (en) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072326B2 (en) | Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same | |
| JP3526058B2 (en) | Semiconductor device for light valve | |
| KR100311715B1 (en) | Semiconductor device, manufacturing method thereof, method for manufacturing light valve using the same, and image projection apparatus | |
| US8928081B2 (en) | Semiconductor device having display device | |
| JP3856889B2 (en) | Reflective display device and electronic device | |
| KR100195596B1 (en) | Thin film transistor semiconductor device and lcd device | |
| JPH04362924A (en) | Semiconductor integrated circuit device for flat plate type light valve substrate | |
| JP2001085695A (en) | Method for manufacturing semiconductor device, manufacture of active matrix substrate and electro- optical device | |
| JPH1117185A (en) | Liquid crystal display and its manufacture | |
| US5633176A (en) | Method of producing a semiconductor device for a light valve | |
| JP3513701B2 (en) | Semiconductor single crystal thin film substrate light valve device | |
| JP3113914B2 (en) | Semiconductor single crystal thin film substrate light valve device | |
| JP3062698B2 (en) | Single crystal thin film semiconductor device for light valve substrate | |
| JP2979196B2 (en) | Semiconductor substrate device for light valve and method of manufacturing the same | |
| JP2002176179A (en) | Electro-optical device, manufacturing method thereof, and semiconductor device | |
| JPH04115231A (en) | Semiconductor device for light valve substrate | |
| JP4366953B2 (en) | Method for manufacturing composite semiconductor substrate | |
| JP2838612B2 (en) | Light valve device and manufacturing method thereof | |
| JP4366954B2 (en) | Method for manufacturing composite semiconductor substrate | |
| US7750349B2 (en) | Switching element substrate, for a liquid crystal display device, including an insulating substrate | |
| JP3179160B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4677727B2 (en) | Semiconductor device, electro-optical device and electronic apparatus | |
| JP3169724B2 (en) | Light valve device, method of manufacturing light valve device, and image projection device | |
| JPH04133034A (en) | Single crystal thin film semiconductor device for optical valve substrate | |
| JPH0682833A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031224 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |