JPH04131257A - Light emitting element driver - Google Patents
Light emitting element driverInfo
- Publication number
- JPH04131257A JPH04131257A JP2253405A JP25340590A JPH04131257A JP H04131257 A JPH04131257 A JP H04131257A JP 2253405 A JP2253405 A JP 2253405A JP 25340590 A JP25340590 A JP 25340590A JP H04131257 A JPH04131257 A JP H04131257A
- Authority
- JP
- Japan
- Prior art keywords
- gate potential
- light emitting
- emitting element
- gate
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 12
- 239000000523 sample Substances 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 210000000352 storage cell Anatomy 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は光プリンタの発光素子アレイの駆動用に使用さ
れる発光素子駆動装置、特に各発光素子の発光量を有効
に調整する発光素子駆動装置の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a light emitting element driving device used for driving a light emitting element array of an optical printer, and particularly to a light emitting element driving device that effectively adjusts the amount of light emitted from each light emitting element. Concerning improvements to equipment.
［従来の技術］
一般に、光プリンタのヘッドは基板上に多数個の発光素
子を直線上に配列されて構成され、各発光素子はいくつ
かの駆動用ＩＣによって駆動される。この駆動用ＩＣは
１個で例えば６４個の発光素子を駆動し、この６４個に
対応するビットセルをもつシフトレジスタ、ラッチ回路
、同数の論理ゲート及び駆動用のＭＯＳＦＥＴを内蔵し
ている。[Prior Art] In general, the head of an optical printer is configured with a large number of light emitting elements arranged in a straight line on a substrate, and each light emitting element is driven by several driving ICs. One driving IC drives, for example, 64 light emitting elements, and includes a shift register having bit cells corresponding to these 64, a latch circuit, the same number of logic gates, and driving MOSFETs.
この種の発光素子駆動用ＩＣにおいては、供給するゲー
ト電位、ＩＣの特性バラツキなどによって駆動用のＭＯ
ＳＦＥＴの駆動電流、つまり発光素子電流れる電流にバ
ラツキが生じ、各発光素子の発光量が相違して印字品質
を下げる一因となっていた。そこで従来においては、こ
のような不具合を除去するため、各ＩＣ毎に駆動用のＭ
ＯＳＦＥＴのゲートへの供給電位を調整し、発光素子の
発光量が平均化するようにしている。In this type of IC for driving a light emitting element, the driving MO
Variations occur in the driving current of the SFET, that is, the current flowing through the light emitting elements, and the amount of light emitted from each light emitting element differs, which is one cause of deteriorating print quality. Conventionally, in order to eliminate such problems, a drive M
The potential supplied to the gate of the OSFET is adjusted so that the amount of light emitted from the light emitting element is averaged.
第３図に複数個の駆動用の集積回路１０を用いてシリア
ルに配列される発光素子アレイヘッド１の各発光素子を
駆動する場合の電位設定回路の接続例を示す説明図であ
る。集積回路１０の外部導出端子１０ａは抵抗値の異な
る抵抗を介して駆動用ＭＯ５ＦＥＴのゲートにゲート電
位を供給する端子間に接続されており、複数ある外部導
出端子１０ａの組合せにより所望の抵抗値を選択し、ゲ
ート電位を調整する構成である。FIG. 3 is an explanatory diagram showing a connection example of a potential setting circuit when each light emitting element of the light emitting element array head 1 arranged in series is driven using a plurality of driving integrated circuits 10. The external lead-out terminals 10a of the integrated circuit 10 are connected between terminals that supply gate potential to the gate of the driving MO5FET via resistors with different resistance values, and a desired resistance value can be obtained by combining the plurality of external lead-out terminals 10a. The configuration is such that the gate potential is selected and the gate potential is adjusted.
すなわち、複数個配列された発光素子アレイの各発光素
子毎に個別に光量調整する際、抵抗値の異なる複数の抵
抗から単数あるいは複数の抵抗を選択し、ＧＮＤあるい
は第３図に示すように負荷Ｒｅに接続し出力電流を制御
するものである。That is, when individually adjusting the light intensity for each light emitting element in a plurality of light emitting element arrays, one or more resistors with different resistance values are selected, and the load is connected to GND or as shown in Figure 3. It is connected to Re and controls the output current.
［発明が解決しようとする課題］
しかしながら、このような従来の発光素子駆動装置にお
いては、各発光素子の光量調整をした後、複数ある外部
導出端子のうちいずれを選択するかという選択工程とこ
の選択工程により選択された外部導出端子をＧＮＤや一
定の負荷に接続するためのボンディング工程が必須とな
り、工程か煩雑であるという問題があった。[Problems to be Solved by the Invention] However, in such a conventional light-emitting element driving device, after adjusting the light amount of each light-emitting element, there is a selection process of selecting which of the plurality of external lead-out terminals. A bonding process is required to connect the external lead-out terminal selected in the selection process to GND or a certain load, and there is a problem in that the process is complicated.
本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は簡略化された工程により駆動用ＭＯＳＦＥＴの
ゲート電位を調整可能とした発光素子駆動装置を提供す
ることにある。The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a light-emitting element driving device in which the gate potential of a driving MOSFET can be adjusted through a simplified process.
［課題を解決するための手段］
上記目的を達成するために、本発明に係る発光素子駆動
装置は電源供給端子と駆動用ＦＥＴのゲートにゲート電
位を供給する端子間に接続される第１ゲート電位調節抵
抗と、一端が前記Ｍ１ゲート電位調節抵抗のゲート電位
供給側の一端に共通接続され、他端が個別に外部導出端
子に接続される抵抗値の異なる複数個の第２ゲート電位
調節抵抗と、前記第２ゲート電位調節抵抗と前記外部導
出端子間に一端が接続され、他端が接地される複数個の
トリムヒユーズとを有することを特徴としている。[Means for Solving the Problems] In order to achieve the above object, a light emitting element driving device according to the present invention includes a first gate connected between a power supply terminal and a terminal that supplies a gate potential to the gate of a driving FET. a potential adjustment resistor; and a plurality of second gate potential adjustment resistors having different resistance values, one end of which is commonly connected to one end of the gate potential supply side of the M1 gate potential adjustment resistor, and the other end of which is individually connected to an external lead-out terminal. and a plurality of trim fuses, one end of which is connected between the second gate potential adjustment resistor and the external lead-out terminal, and the other end of which is grounded.
［作用］
本発明の発光素子駆動装置はこのような構成を有してお
り、トリムヒユーズを用いて選択されない不要な抵抗と
外部導出端子との接続を電気的に切断することによりＦ
ＥＴのゲート電位を調節するものである。[Function] The light emitting element driving device of the present invention has such a configuration, and the F
This is to adjust the gate potential of ET.
すなわち、電源供給端子とＦＥＴのゲートにゲート電位
を供給する端子間に接続される第１ゲート電位調節抵抗
と個別に外部導出端子に接続される抵抗値の異なる複数
個の第２ゲート電位調節抵抗との組合せによりＦＥＴの
ゲート電位が決定されることとなるが、所望のゲート電
位を得るために選択すべき第２ゲート電位調節抵抗以外
の不要な第２ゲート電位調節抵抗と外部導出端子間に接
続されたトリムヒユーズを通電により回路開放し、ボン
ディングの工程を要することなく所望のゲート電位を得
るものである。That is, a first gate potential adjustment resistor is connected between a power supply terminal and a terminal that supplies a gate potential to the gate of the FET, and a plurality of second gate potential adjustment resistors each having a different resistance value are individually connected to external lead-out terminals. The gate potential of the FET is determined by the combination of The circuit is opened by energizing the connected trim fuse to obtain a desired gate potential without requiring a bonding process.
［実施例］
以下、図面を用いながら本発明に係る発光素子駆動装置
の好適な実施例を説明する。[Embodiments] Hereinafter, preferred embodiments of the light emitting element driving device according to the present invention will be described with reference to the drawings.
第２図は本発明の実施例における発光素子駆動装置の回
路構成を示すブロック図である。本装置はビット記憶セ
ル１１−１．１１−２、・・・、ＩＬＢ４からなりＤＩ
Ｎ端子から入力されるデータを記憶するシフトレジスタ
１１、ラッチセル１２．．１２−２、・・・、１２．４
からなりシフトレジスタ１１の各ビット記憶セル出力を
ラッチするラッチ回路１２、アンドゲート１３−１．１
３−２、・・・、１３−８４からなりＳＴＲ端子に加え
られるストローブ信号に同期してラッチ回路１２の各ラ
ッチ信号を出力するアンド回路部１３、アンドゲート１
Ｂ−１，１３−２、・・・、１３−６４の出力が“１″
（Ｈｉ）の時にＶ６端子の電位を出力する論理ゲート
１４．．１４−２、・・・、１４−６４からなる論理回
路部１４、この論理回路部１４の各論理ゲートのＶ。出
力を受けてＯＮする駆動用ＭＯ８ＦＥＴ１５−１．１５
−２、・・・、１５−６４からなる駆動回路部１５及び
ＭＯＳＦＥＴ１５ １５ ・・・、１５−、の各
ゲー１ゝ −２ゝ
一トに入力される■。端子の電位を調節設定するための
ゲート電位設定回路１６から構成される装る。なお、図
示していないがＭＯＳＦＥＴ１５．．１５ ・・・、
１５．４の出力端子ＤＯ１、ＤＯ２、・・・、ＤＯ６４
には発光素子プリントヘッドの各発光素子がそれぞれ個
別に接続される。FIG. 2 is a block diagram showing a circuit configuration of a light emitting element driving device in an embodiment of the present invention. This device consists of bit storage cells 11-1, 11-2, . . . , ILB4.
A shift register 11, a latch cell 12, which stores data input from the N terminal. ．． 12-2,..., 12.4
A latch circuit 12 that latches the output of each bit storage cell of the shift register 11, and an AND gate 13-1.1.
3-2, . . . , 13-84, an AND circuit section 13 and an AND gate 1, which output each latch signal of the latch circuit 12 in synchronization with the strobe signal applied to the STR terminal.
The output of B-1, 13-2, ..., 13-64 is "1"
Logic gate 14 that outputs the potential of the V6 terminal when it is (Hi). ．． Logic circuit section 14 consisting of 14-2, . . . , 14-64, and V of each logic gate of this logic circuit section 14. Drive MO8FET15-1.15 that turns on after receiving the output
-2, . . . , 15-64 and the MOSFETs 15 15 . The device includes a gate potential setting circuit 16 for adjusting and setting the terminal potential. Although not shown, MOSFET 15. ．． 15...
15.4 output terminals DO1, DO2, ..., DO64
Each light emitting element of the light emitting element print head is individually connected to the light emitting element print head.
本実施例の発光素子駆動装置はこのような構成であり、
端子ＤＩＮより入力データが入力されるとシフトレジス
タ１１の各ビット記憶セル１１．。The light emitting element driving device of this example has such a configuration,
When input data is input from the terminal DIN, each bit storage cell 11 . .
１１ ・・・、１１−６４にデータが格納される。こ
のシフトレジスタ１１に格納されるデータは発光素子ア
レイヘッドの各発光素子に電流を流し、駆動して印字動
作を行わせるビットセルには“１”が、そして印字動作
をさせないビットセルには０“がそれぞれデータとして
記憶される。11..., 11-64, data is stored. The data stored in this shift register 11 is a bit cell in which a current is applied to each light emitting element of the light emitting element array head to drive it to perform a printing operation, and a 0 to a bit cell that does not perform a printing operation. Each is stored as data.
このシフトレジスタ１１の各ビット記憶セルの出力はＬ
Ａ端子にラッチ信号が入力されるとラッチ回路１２の各
ラッチセル１２．．１２．、・・・１２−６４にラッチ
される。そして、ＳＴＲ端子にストローブ信号が入力さ
れるタイミングに各ラッチセル１２ １２ ・・・、
１２．４のデータはアンド回路部１３の各アンドゲート
１３−１．１３−２、・・・、１３．、を通して論理回
路部１４の論理ゲート１４．．１４−２、・・・、１４
−６４にそれぞれ人力される。そして、論理回路部１４
の論理ゲート１４．．１４−２、・・・、１４−６４各
アンドゲートより入力された信号のうち、データ”１″
の場合のみ端子Ｖ。に入力される電位を出力する。The output of each bit storage cell of this shift register 11 is L
When a latch signal is input to the A terminal, each latch cell 12 . ．． 12. , . . . 12-64 are latched. Then, at the timing when the strobe signal is input to the STR terminal, each latch cell 12 12 .
The data of 12.4 is sent to each AND gate 13-1.13-2, . . . , 13. , through the logic gate 14. of the logic circuit section 14. ．． 14-2,..., 14
-64 are each manually powered. And the logic circuit section 14
Logic gate 14. ．． 14-2, ..., 14-64 Among the signals input from each AND gate, data "1"
Terminal V only if . Outputs the potential input to the
なお、データが“０”で入力されている場合には、電源
電圧ＶＤ砕出出力る。駆動用のＭＯＳＦＥＴ１５−１．
１５−２、・・・、１５−６４ゲ一ト電位に論理回路部
１４の論理ゲート１４−１．１４−２、・・・１４．４
より電位が入力されるが、Ｖ６電位が入力された場合ｖ
ＤＤ”−ｖＧの電圧がゲートに入力され、この電圧が入
力されたＭＯＳＦＥＴのみがＯＮする。これにより、電
源電圧ＶＤＤよりＯＮしたＭＯＳＦＥＴを介してそれぞ
れ接続される出力端子より発光素子のアノードを通して
駆動電流が流れ、発光素子は光を発し印字動作を行うこ
とになる。Note that when the data is input as "0", the power supply voltage VD is output. Drive MOSFET15-1.
15-2, . . . , 15-64 The logic gates 14-1.14-2, .
However, when V6 potential is input, v
A voltage of DD''-vG is input to the gate, and only the MOSFETs to which this voltage is input are turned on.As a result, the output terminals connected to each other via the MOSFETs turned on from the power supply voltage VDD are driven through the anode of the light emitting element. Current flows, the light emitting element emits light, and a printing operation is performed.
ここで、ＭＯＳＦＥＴ１５−１．１５−２、・・・、１
５−６４を介して各発光素子に流れる駆動電流は、ゲー
ト電位Ｖｃによって相違し、このため発光素子アレイヘ
ッドの平均光量を一定にするために端子Ｖ６に入力され
るゲート電位をゲート電位設定回路１６で調節設定する
。このゲート電位設定回路１６を内蔵した点が本実施例
の特徴である。Here, MOSFET15-1.15-2,...,1
The drive current flowing to each light emitting element via terminal V6 differs depending on the gate potential Vc. Therefore, in order to keep the average light amount of the light emitting element array head constant, the gate potential input to terminal V6 is set by the gate potential setting circuit. Set the adjustment with 16. The feature of this embodiment is that this gate potential setting circuit 16 is built-in.
以下、このゲート電位設定回路１６について第１図を用
いて詳細に説明する。Hereinafter, this gate potential setting circuit 16 will be explained in detail using FIG. 1.
ゲート電位設定回路１６は、電源ＶＤＤに一端が接続さ
れる第１ゲート電位調節抵抗ＲＯと、この抵抗ＲＯの他
端に共通に接続される７個の第２ゲート電位調節抵抗Ｒ
１、Ｒ２、・・・、Ｒ７と、この第２ゲート電位調節抵
抗と外部導出端子間に一端が接続され他端がＲｃを介し
て接地された７個のトリムヒユーズＦ１、Ｆ２、・・・
、Ｆ７から構成されている。また、第２ゲート電位調節
抵抗Ｒ１、Ｒ２、・・・、Ｒ７はそれぞれ個別に外部ト
ランジスタ端子Ｔｒｉ 、Ｔｒ２ 、・・・、Ｔｒ７に
接続されている。さらに、第１ゲート電位調節抵抗ＲＯ
の一旦と第２ゲート電位調節抵抗Ｒ１、Ｒ２、・・・、
Ｒ７の共通接続点は外部接続端子ｖ６に接続されている
。The gate potential setting circuit 16 includes a first gate potential adjusting resistor RO whose one end is connected to a power supply VDD, and seven second gate potential regulating resistors R commonly connected to the other end of this resistor RO.
1, R2, . . . , R7, and seven trim fuses F1, F2, .
, F7. Further, the second gate potential adjustment resistors R1, R2, . . . , R7 are individually connected to external transistor terminals Tri, Tr2, . . . , Tr7. Furthermore, the first gate potential adjustment resistor RO
once and second gate potential adjustment resistors R1, R2, . . .
The common connection point of R7 is connected to external connection terminal v6.
ここで、第１ゲート電位調節抵抗ＲＯ及び第２ゲート電
位調節抵抗Ｒ１、Ｒ２、・・・、Ｒ７の各抵抗値はいず
れも異なる抵抗値に順次段階的に設定されており、端子
ＶＧ、つまりゲート電位は電源電圧ＶＤＤを抵抗ＲＯと
さらに７個の抵抗Ｒ１、Ｒ２、・・・、Ｒ７から選択さ
れた単数あるいは複数の抵抗を並列接続して負荷Ｒｃに
接続した抵抗との分圧電圧が供給されることとなる。そ
して、並列接続された７個の第２ゲート電位調節抵抗の
選択の組合せを適宜変えることにより、種々の抵抗値の
異なる組合せを得ることができ、この選択に応じてゲー
ト電位■。を連続的に変化させることが可能となる。Here, the resistance values of the first gate potential adjustment resistor RO and the second gate potential adjustment resistors R1, R2, . The gate potential is the voltage divided by the power supply voltage VDD, resistor RO, and one or more resistors selected from seven resistors R1, R2, . . . , R7 connected in parallel and connected to the load Rc. It will be supplied. By appropriately changing the combination of selections of the seven second gate potential adjustment resistors connected in parallel, different combinations of various resistance values can be obtained, and the gate potential (2) can be adjusted according to this selection. can be changed continuously.
そして、本実施例においては第２ゲート電位調節抵抗と
トリムヒユーズとは直列に接続されており、必要なゲー
ト電圧を求める際、外部端子パッドにプローブを当てて
発光素子からの光量を測定しつつＶｃを変化させ求めて
いくが、このとき外部Ｔｒ端子と負荷Ｒｃ間に電流を流
して不必要な抵抗と直列接続されたトリムヒユーズを焼
き切って開放することにより、光量調節時に必要な抵抗
を選択することができ、ボンディング工程を除去して所
望の光量特性を得ることが可能となる。In this embodiment, the second gate potential adjustment resistor and trim fuse are connected in series, and when determining the necessary gate voltage, a probe is applied to the external terminal pad and the amount of light from the light emitting element is measured. Vc is determined by changing it, but at this time, by flowing current between the external Tr terminal and the load Rc and burning out the unnecessary resistance and the trim fuse connected in series, the resistance necessary for adjusting the light amount can be set. It becomes possible to obtain desired light quantity characteristics by eliminating the bonding process.
なお、第１図における論理ゲート１４−１の動作につい
て簡単に接続しておくと、この論理ゲート１４ は電源
電位Ｖ。、を駆動用ＭＯ３ＦＥＴ１５−１のゲートに供
給するためのスイッチング用ＭＯＳＦＥＴＴａとゲート
電位■。を供給するためのスイッチング用ＭＯ３ＦＥＴ
Ｔｂから構成され、量ＭＯＳＦＥＴＴａ、Ｔｂは導電型
が逆タイプのものが使用され、１３−１のアンドゲート
出力が“１″で入力される場合にはＭＯＳＦＥＴＴｂが
ＯＮＬ、端子Ｖ。の電位が駆動用ＭＯＳＦＥＴｌ５−１
のゲートに入力される。これに対し、アンドゲート１３
−１の出力が０′の場合には、ＭＯＳＦＥＴＴａがＯＮ
Ｌ、電源電位”ＤＤが出力されることとなる。In addition, to briefly connect the operation of the logic gate 14-1 in FIG. 1, this logic gate 14 is connected to the power supply potential V. , to the gate of the driving MO3FET 15-1 and the gate potential ■. MO3FET for switching to supply
MOSFETs Ta and Tb are of opposite conductivity types, and when the AND gate output of 13-1 is input as "1", MOSFET Tb is ONL and terminal V. The potential of driving MOSFET l5-1
input into the gate. On the other hand, and gate 13
-1 output is 0', MOSFETTa is ON
L, power supply potential "DD" will be output.
［発明の効果〕
以上説明したように、本発明に係る発光素子駆動装置に
よれば、各発光素子の光量を調節する際に電気的に所望
のゲート電位が得られるように調整するものであり、こ
のため調整後のボンディング工程が不要となり、工程数
の削減及び設備の簡略化が可能となる効果がある。[Effects of the Invention] As explained above, according to the light emitting element driving device according to the present invention, when adjusting the amount of light of each light emitting element, it is possible to electrically adjust the amount of light to obtain a desired gate potential. Therefore, there is no need for a bonding process after adjustment, which has the effect of reducing the number of processes and simplifying equipment.
第１図は本発明に係る発光素子駆動装置の一実施例のゲ
ート電位設定回路の回路構成図、第２図は同実施例にお
ける装置構成図、第３図は従来装置の説明図である。
１５ ・・・
１６ ・・・
ＲＯ・・・
Ｒ１〜Ｒ７
Ｆｌ 〜Ｆ７
駆動回路部
ゲート電位設定回路
第１ゲート電位調節抵抗
・・・第２ゲート電位調節抵抗
・・・トリムヒユーズFIG. 1 is a circuit configuration diagram of a gate potential setting circuit of an embodiment of a light emitting element driving device according to the present invention, FIG. 2 is a diagram of the device configuration in the same embodiment, and FIG. 3 is an explanatory diagram of a conventional device. 15...16...RO...R1~R7 Fl~F7 Drive circuit section Gate potential setting circuit First gate potential adjustment resistor...Second gate potential adjustment resistor...Trim fuse
Claims (1)
発光素子毎に対応して設けられた複数の駆動用電界効果
トランジスタを備える発光素子駆動装置において、 電源供給端子と前記駆動用電界効果トランジスタのゲー
トにゲート電位を供給する端子間に接続される第１ゲー
ト電位調節抵抗と、 一端が前記第１ゲート電位調節抵抗のゲート電位供給側
の一端に共通接続され、他端が個別に外部導出端子に接
続される抵抗値の異なる複数個の第２ゲート電位調節抵
抗と、 前記第２ゲート電位調節抵抗と前記外部導出端子間に一
端が接続され、他端が接地される複数個のトリムヒユー
ズと、 を有することを特徴とする発光素子駆動装置。[Scope of Claim] A light emitting element driving device comprising a plurality of driving field effect transistors provided corresponding to each light emitting element in order to individually drive a plurality of light emitting elements arranged in parallel, comprising: a power supply terminal; and a first gate potential adjustment resistor connected between terminals that supply a gate potential to the gate of the driving field effect transistor, one end of which is commonly connected to one end of the first gate potential adjustment resistor on the gate potential supply side, a plurality of second gate potential adjustment resistors having different resistance values, the other ends of which are individually connected to external lead-out terminals, one end of which is connected between the second gate potential adjustment resistor and the external lead-out terminal, and the other end of which is grounded; 1. A light emitting element driving device comprising: a plurality of trim fuses; and a plurality of trim fuses.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253405A JPH04131257A (en) | 1990-09-21 | 1990-09-21 | Light emitting element driver |
| US07/763,289 US5150016A (en) | 1990-09-21 | 1991-09-20 | LED light source with easily adjustable luminous energy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2253405A JPH04131257A (en) | 1990-09-21 | 1990-09-21 | Light emitting element driver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04131257A true JPH04131257A (en) | 1992-05-01 |
Family
ID=17250925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253405A Pending JPH04131257A (en) | 1990-09-21 | 1990-09-21 | Light emitting element driver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04131257A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108724939A (en) * | 2017-04-21 | 2018-11-02 | 佳能株式会社 | The disconnection method and liquid discharge apparatus of the fuse part of liquid discharging head |
-
1990
- 1990-09-21 JP JP2253405A patent/JPH04131257A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108724939A (en) * | 2017-04-21 | 2018-11-02 | 佳能株式会社 | The disconnection method and liquid discharge apparatus of the fuse part of liquid discharging head |
| CN108724939B (en) * | 2017-04-21 | 2020-10-27 | 佳能株式会社 | Method of disconnecting fusing portion of liquid discharge head and liquid discharge apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| US5457407A (en) | Binary weighted reference circuit for a variable impedance output buffer | |
| EP0342814B1 (en) | Mos integrated circuit for driving light-emitting diodes | |
| US6570338B2 (en) | Driving circuit for electro-luminescence cell | |
| US5389953A (en) | Non-impact printer module with improved burn-in testing capability and method using same | |
| JP2816147B2 (en) | Driver circuit for light emitting diode array | |
| JP3308801B2 (en) | Recording element array | |
| JP2000284751A (en) | Electroluminescence display device | |
| JP3485654B2 (en) | Display device adjustment method | |
| JP3375392B2 (en) | Light emitting diode array current source | |
| JPH04131257A (en) | Light emitting element driver | |
| US6943786B1 (en) | Dual voltage switch with programmable asymmetric transfer rate | |
| US7701242B2 (en) | Method and apparatus for array-based electrical device characterization | |
| US5166702A (en) | LED printhead with improved current mirror driver and driver chip therefor | |
| JPH0576792B2 (en) | ||
| US6717604B2 (en) | Array driving circuit with control voltage adjusted at both ends, and array head using same | |
| KR101519437B1 (en) | Current source device | |
| JPH1142809A (en) | Circuit device for driving light emitting diode | |
| JP2002079704A (en) | Method and circuit for driving self scanning type light- emitting element array | |
| EP0864158A1 (en) | Power supply independent current source for flash eprom erasure | |
| JP3234399B2 (en) | MOS drive circuit | |
| JP2516245B2 (en) | Drive circuit | |
| JPH079394Y2 (en) | Integrated circuit device for driving light emitting element | |
| JPH0650195Y2 (en) | Light emitting element drive | |
| US6477106B2 (en) | Circuit configuration for deactivating word lines in a memory matrix |