JPH04128431U - Inrush current suppression circuit - Google Patents

Abstract

(57)【要約】 【目的】 負荷に電流を流すための電流制御素子に於け
る入力信号発生時の突入電流を小さくすると共に、負荷
に対して電圧降下を生じないようにする。 【構成】 パルス信号に応じて、トランジスタＴ１を直
接動作させ、ディレイ回路４を介して所定時間経過後に
トランジスタＴ２を動作させる。トランジスタＴ１が動
作した際には、ツェナーダイオードＺＤにより定められ
た電圧を抵抗Ｒ１・Ｒ２により分圧して定格値よりも低
い制御電圧をもって、フラッシュランプ２を点灯させる
ためのＦＥＴ３を電圧降下の比較的大きな導通状態にす
る。トランジスタＴ２が動作した際には、電源電圧Ｖ0
を抵抗Ｒ１・Ｒ２により分圧してなる定格制御電圧をも
って、ＦＥＴ３を電圧降下の極めて小さい状態にする。 【効果】 入力信号発生時には、ＦＥＴ３の比較的大き
な電圧降下により突入電流を抑制し得る。 (57) [Summary] [Purpose] To reduce the rush current when an input signal is generated in a current control element for flowing current to a load, and to prevent a voltage drop from occurring with respect to the load. [Structure] Transistor T1 is operated directly in response to a pulse signal, and transistor T2 is operated via delay circuit 4 after a predetermined time has elapsed. When the transistor T1 operates, the voltage determined by the Zener diode ZD is divided by the resistors R1 and R2, and with a control voltage lower than the rated value, the FET 3 for lighting the flash lamp 2 is controlled with a relatively low voltage drop. Make it highly conductive. When transistor T2 operates, the power supply voltage V0
With the rated control voltage obtained by dividing the voltage by the resistors R1 and R2, the FET 3 is brought into a state with an extremely small voltage drop. [Effect] When an input signal is generated, rush current can be suppressed due to the relatively large voltage drop of FET 3.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【０００１】0001

【産業上の利用分野】[Industrial application field]

本考案は、車両用フラッシャランプ等に用いられるフリッカ回路に用いるのに 適する突入電流抑制回路に関するものである。 This invention is suitable for use in flicker circuits used in vehicle flasher lamps, etc. The present invention relates to a suitable inrush current suppression circuit.

【０００２】0002

【従来の技術】 例えば、車両用フラッシャランプ等に用いられるフリッカ 回路に於いて、負荷としてのランプをパルス信号に応じて点滅させるようにした ものがある。従来のフラッシャランプ点滅回路として、図３に示されるように、 フラッシャランプ２の電流制御素子としてＦＥＴ３を用いたものがあるが、この 場合に於けるフリッカ回路５では、図示されないパルス信号発生手段からのパル ス信号に応じてトランジスタＴ３がオン・オフするようにされている。そして、 そのトランジスタＴ３のオン・オフ信号がフリッカ回路５の信号出力端子ｃを介 して出力され、トランジスタＴ３のオン時には、ＦＥＴ３のゲートに、電源ライ ンＶo の電圧を抵抗Ｒ１・Ｒ２により分圧してなるゲート・ソース間電圧ＶGSが 印加される。[Prior Art] For example, flickers used in vehicle flasher lamps, etc. In the circuit, the lamp as a load was made to blink according to the pulse signal. There is something. As a conventional flasher lamp blinking circuit, as shown in Fig. 3, There is a flasher lamp 2 that uses FET3 as a current control element, but this In this case, the flicker circuit 5 receives a pulse from a pulse signal generating means (not shown). The transistor T3 is turned on and off according to the signal. and, The on/off signal of the transistor T3 is transmitted through the signal output terminal c of the flicker circuit 5. When transistor T3 is on, a power supply line is connected to the gate of FET3. The gate-source voltage VGS obtained by dividing the voltage of the input voltage Vo by resistors R1 and R2 is applied.

【０００３】 図４に示されるように、上記ゲート・ソース間電圧ＶGSの変化に応じてＦＥＴ ３がオン・オフして、フラッシャランプ２が点滅するが、ＦＥＴ３がオンする通 電開始初期にＦＥＴ３を介してフラッシャランプ２に流れる負荷電流Ｉには、図 ４の下段の想像線により示されるように大きく突出する突入電流６が発生する。 この大きな突入電流６が繰り返し発生することにより、ＦＥＴ３の耐久性が劣化 するという虞がある。0003 As shown in FIG. 4, the FET 3 turns on and off, flasher lamp 2 blinks, but FET 3 turns on. The load current I flowing to the flasher lamp 2 via the FET 3 at the initial stage of power generation is as follows. As shown by the imaginary line at the bottom of 4, a large inrush current 6 is generated. Due to repeated occurrence of this large inrush current 6, the durability of FET 3 deteriorates. There is a possibility that it will.

【０００４】 そのため、上記従来の回路に於いては、図３に示されるようにＦＥＴ３とフラ ッシャランプ２との間に抵抗やインダクタ等の突入電流抑制素子７を設けて、上 記大きな突入電流６の発生を抑えるようにしていた。しかしながら、定常時の負 荷電流Ｉも上記突入電流抑制素子７を介して流れるため、抑制を大きくするよう な突入電流抑制素子７を選択すると、定常時の電圧降下が大きくなる。車両用フ ラッシャユニットの場合、電圧降下の値は規格（例えばＪＩＳＤ５７０７等）に より所定値以下と定められているため、突入電流を抑制することによる電圧降下 の増大は好ましいものではない。0004 Therefore, in the conventional circuit described above, as shown in FIG. An inrush current suppressing element 7 such as a resistor or inductor is provided between the upper The generation of large inrush current 6 was suppressed. However, the negative Since the charge current I also flows through the inrush current suppressing element 7, it is necessary to increase the suppression. If the inrush current suppressing element 7 is selected, the voltage drop during steady state will increase. vehicle cover In the case of a rasher unit, the voltage drop value is determined according to the standard (for example, JISD5707, etc.) voltage drop due to suppressing inrush current. An increase in is not desirable.

【０００５】[0005]

【考案が解決しようとする課題】[Problem that the idea aims to solve]

このような従来技術の問題点に鑑み、本考案の主な目的は、負荷に電流を流す ための電流制御素子に於ける入力信号発生時に生じる突入電流を小さくし得ると 共に、負荷に対して電圧降下を生じないようにし得るように改良された突入電流 抑制回路を提供することにある。 In view of these problems in the conventional technology, the main purpose of the present invention is to It is possible to reduce the rush current that occurs when an input signal is generated in the current control element for Improved inrush current to ensure no voltage drop to the load The purpose is to provide a suppression circuit.

【０００６】[0006]

【課題を解決するための手段】[Means to solve the problem]

このような目的は、本考案によれば、負荷に電流を流すための電流制御素子と 、前記電流制御素子をオン・オフするために前記電流制御素子に制御電圧を印加 する駆動回路とを有し、前記駆動回路が、前記駆動回路への入力信号発生時には 前記電流制御素子に流れる突入電流を抑制するべく前記電流制御素子に第１の制 御電圧を印加して第１の導通状態にし得る手段と、前記入力信号発生開始から所 定時間経過後からは前記電流制御素子に第２の制御電圧を印加して第２の導通状 態にし得る手段とを有することを特徴とする突入電流抑制回路を提供することに より達成される。 According to the present invention, this purpose is achieved by using a current control element for passing current through the load. , applying a control voltage to the current control element to turn the current control element on and off; and a drive circuit, when the drive circuit generates an input signal to the drive circuit, A first control is applied to the current control element to suppress the rush current flowing through the current control element. means capable of applying a control voltage to bring the first conductive state into a first conductive state; After a certain period of time has elapsed, a second control voltage is applied to the current control element to establish a second conduction state. To provide an inrush current suppressing circuit characterized by having means capable of suppressing the inrush current. more achieved.

【０００７】[0007]

【作用】[Effect]

このようにすれば、入力信号発生開始時には、電流制御素子を第１の導通状態 にして突入電流を抑制し得ると共に、入力信号発生から所定時間経過後からは余 分な電圧降下を生じることなく負荷電流を流す第２の導通状態にして、負荷に電 流を流すことができる。 In this way, when input signal generation starts, the current control element is placed in the first conduction state. In addition to suppressing inrush current, the inrush current can be suppressed by A second conduction state is established in which the load current flows without a significant voltage drop, and the load is energized. can flow.

【０００８】[0008]

【実施例】【Example】

以下に添付の図面を参照して本考案の具体的実施例について詳細に説明する。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【０００９】 図１は、車両用フラッシャランプを点滅させるためのフリッカ回路１を有する ランプ点滅回路を示している。負荷としてのフラッシャランプ２の一方の端子が 接地されており、その他方の端子は、直列接続されたスイッチＳＷを介して電流 制御素子としてのＦＥＴ３のドレインに接続されている。ＦＥＴ３のソースは、 図示されないバッテリの陽極に接続された電源ラインＶo に接続され、そのゲー トは、抵抗Ｒ１を介して電源ラインＶo に接続されている。[0009] FIG. 1 has a flicker circuit 1 for blinking a vehicle flasher lamp. Shows the lamp blinking circuit. One terminal of flasher lamp 2 as a load is It is grounded, and the other terminal receives current through the series-connected switch SW. It is connected to the drain of FET3 as a control element. The source of FET3 is It is connected to the power line Vo connected to the anode of the battery (not shown), and its gate The port is connected to the power supply line Vo via a resistor R1.

【００１０】 上記した抵抗Ｒ１とＦＥＴ３のゲートとのノードには、抵抗Ｒ２を介してフリ ッカ回路１の信号出力端子ａが接続されている。フリッカ回路１内では、電源ラ インＶo に接続された電源端子ｂに、ツェナーダイオードＺＤ及び抵抗Ｒ３をこ の順に介してエミッタ接地されたトランジスタＴ１のコレクタが接続されている 。このトランジスタＴ１のベースには、入力信号として図示されないパルス信号 発生手段からの矩形波からなるパルス信号が入力されるようになっている。また 、このパルス信号は、エミッタ接地されたトランジスタＴ２のベースに、ディレ ィ回路４を介して入力されるようになっている。このトランジスタＴ２のコレク タが、上記した信号出力端子ａに接続されており、また、そのコレクタと信号出 力端子ａとの間のノードには、そのノードに対して逆方向に接続されたダイオー ドＤを介して、上記したツェナーダイオードＺＤと抵抗Ｒ３との間のノードが接 続されている。0010 The node between the above-mentioned resistor R1 and the gate of FET3 is connected to the free circuit via resistor R2. A signal output terminal a of the locker circuit 1 is connected thereto. In flicker circuit 1, the power supply lamp A Zener diode ZD and a resistor R3 are connected to the power supply terminal b connected to the input Vo. The collector of the transistor T1 whose emitter is grounded is connected through . The base of this transistor T1 receives a pulse signal (not shown) as an input signal. A pulse signal consisting of a rectangular wave from a generating means is input. Also , this pulse signal is applied to the base of the transistor T2 whose emitter is grounded. It is designed to be inputted via the input circuit 4. The collector of this transistor T2 The collector is connected to the signal output terminal a mentioned above, and its collector and signal output terminal A diode connected in the opposite direction to the node is connected to the power terminal a. The node between the Zener diode ZD and the resistor R3 mentioned above is connected via the node D. It is continued.

【００１１】 上記回路では、トランジスタＴ１がオンした際には、ツェナーダイオードＺＤ により定められた電圧を抵抗Ｒ１と抵抗Ｒ２とにより分圧し、所定値よりも比較 的低くされた電圧Ｖ１（図２参照）をＦＥＴ３のゲート・ソース間に印加して、 ＦＥＴ３を所定の第１の導通状態にして負荷電流を抑制し得る手段が構成されて いる。また、トランジスタＴ２がオンした際には、電源電圧を抵抗Ｒ１と抵抗Ｒ ２とにより分圧した所定の電圧Ｖ２（図２参照）をＦＥＴ３のゲート・ソース間 に印加して、ＦＥＴ３を第２の導通状態にしてＦＥＴ３の電圧降下を極めて小さ い状態にし得る手段が構成されてている。[0011] In the above circuit, when the transistor T1 is turned on, the Zener diode ZD Divide the voltage determined by resistor R1 and resistor R2, and compare it with the predetermined value. By applying a lowered voltage V1 (see Figure 2) between the gate and source of FET3, Means for suppressing the load current by bringing the FET 3 into a predetermined first conducting state is configured. There is. Furthermore, when the transistor T2 is turned on, the power supply voltage is connected to the resistor R1 and the resistor R. A predetermined voltage V2 (see Figure 2) divided by 2 and 2 is applied between the gate and source of FET3. is applied to bring FET3 into the second conductive state and minimize the voltage drop across FET3. A means is configured to enable the state to be in a state of disrepair.

【００１２】 次に上記実施例の作動について図２を参照して以下に説明する。0012 Next, the operation of the above embodiment will be explained below with reference to FIG.

【００１３】 通常動作としては、まず、本フラッシャ回路のスイッチＳＷが投入されると、 トランジスタＴ１が上記パルス信号の入力により断続的にオン・オフする。この トランジスタＴ１がオンすると、ＦＥＴ３のゲート・ソース間電圧ＶGSが、ツェ ナーダイオードＺＤにより定められた電圧を抵抗Ｒ１と抵抗Ｒ２とにより分圧し てなる比較的小さな値Ｖ１になる。ゲート・ソース間電圧ＶGSがＶ１の状態の時 には、ＦＥＴ３の導通抵抗は所定の第１の導通状態にある為、負荷電流に対する 電圧降下（ドレイン・ソース間電圧ＶDS）が図２に示されるように第２の導通状 態に比べて大きくなる。従って、フラッシャランプ２に流れる電流ラインの抵抗 が比較的大きいため、スイッチＳＷ投入時のパルス信号発生時に負荷電流Ｉに生 じる突入電流５が比較的小さく抑制される。[0013] In normal operation, first, when the switch SW of this flasher circuit is turned on, The transistor T1 is intermittently turned on and off by inputting the pulse signal. this When transistor T1 is turned on, the gate-source voltage VGS of FET3 becomes The voltage determined by the inner diode ZD is divided by the resistor R1 and the resistor R2. It becomes a relatively small value V1. When the gate-source voltage VGS is V1 Since the conduction resistance of FET3 is in the predetermined first conduction state, As shown in Figure 2, the voltage drop (drain-source voltage VDS) larger than the current state. Therefore, the resistance of the current line flowing to flasher lamp 2 is is relatively large, so the load current I is generated when the pulse signal is generated when the switch SW is turned on. The inrush current 5 that occurs is suppressed to a relatively small value.

【００１４】 そして、ディレイ回路４により設定された所定の遅延時間ｔ経過後にトランジ スタＴ２がオンすると、今度は、ＦＥＴ３のゲート・ソース間電圧ＶGSが、電源 電圧Ｖo を抵抗Ｒ１と抵抗Ｒ２とにより分圧してなる比較的大きな定格値Ｖ２に なる。従って、ＦＥＴ３が前記した第２の導通状態になるため、オン抵抗が極め て小さくなって、ドレイン・ソース間電圧ＶDSも図２に示されるように極めて小 さくなって、フラッシャランプ２に対する余分な電圧降下が生じることなく、即 ち所定の定格電流がフラッシャランプ２に流れるようになる。[0014] Then, after a predetermined delay time t set by the delay circuit 4 has elapsed, the transistor is activated. When the starter T2 turns on, the gate-source voltage VGS of FET3 changes to the power supply. Voltage Vo is divided by resistor R1 and resistor R2 to a relatively large rated value V2. Become. Therefore, since FET3 enters the second conductive state described above, the on-resistance becomes extremely high. As a result, the drain-source voltage VDS is also extremely small as shown in Figure 2. The voltage drop on the flasher lamp 2 is reduced, and the flasher lamp 2 In other words, a predetermined rated current begins to flow through the flasher lamp 2.

【００１５】 このようにして、パルス幅に応じた時間だけフラッシャランプ２が点灯し、逆 にトランジスタＴ１がオフしている間は、ゲート・ソース間電圧ＶGSが電源ライ ンＶo と同レベルになるため、ＦＥＴ３の導通抵抗が大となり、非導通状態にな って、フラッシャランプ２が消灯する。以下、パルス信号に応じてフラッシャラ ンプ２が点滅する。[0015] In this way, flasher lamp 2 lights up for a time corresponding to the pulse width, and vice versa. While transistor T1 is off, the gate-source voltage VGS is at the power supply line. The conduction resistance of FET3 becomes large and it becomes non-conductive. Then, the flasher lamp 2 goes out. Below, the flasher is activated according to the pulse signal. Lamp 2 flashes.

【００１６】 尚、従来例のように抵抗・インダクタ等を用いていないことから、前記したよ うにフラッシャランプ２の点灯時の電圧降下が小さく、フラッシャランプ２の定 格性能を損なうことがない。また、ＦＥＴ３の駆動回路部分を、ＩＣを内蔵した チップ化することにより、部品点数の増大を防止することができ、本回路を容易 に構成することができる。[0016] Furthermore, unlike the conventional example, resistors, inductors, etc. are not used, so the above-mentioned The voltage drop when the flasher lamp 2 is turned on is small, and the constant voltage of the flasher lamp 2 is low. without compromising performance. In addition, the drive circuit part of FET3 is equipped with a built-in IC. By making it into a chip, it is possible to prevent an increase in the number of parts and simplify the construction of this circuit. It can be configured as follows.

【００１７】 また、本実施例では自動車用フラッシャランプの制御回路を示したが、これに 限ることなく、自動車用ヘッドライト点灯回路など、矩形波の入力信号に応じて 導通・非導通状態になる電流制御素子を用いて負荷に電流を流すように構成され た種々の回路に適用可能である。[0017] In addition, although this example shows a control circuit for an automobile flasher lamp, In response to a square wave input signal, such as, but not limited to, an automobile headlight lighting circuit. It is configured to cause current to flow through the load using a current control element that becomes conductive or non-conductive. It can be applied to various circuits.

【００１８】[0018]

【考案の効果】[Effect of the idea]

このように本考案によれば、負荷に電流を流すラインに電圧降下が生じるよう な素子を用いることなく、入力信号発生時に電流制御素子に流れる突入電流を抑 制し得ることから、電流制御素子の突入電流による劣化を防止し得ると共に、電 圧降下を生じることなく負荷に電流を流すことができ、好適に負荷を駆動するこ とができる。 In this way, the present invention prevents a voltage drop from occurring in the line that carries current to the load. Suppresses the rush current that flows to the current control element when an input signal is generated without using any special elements. Since it is possible to control the current, it is possible to prevent deterioration of the current control element due to rush current, and also to reduce the Current can flow through the load without causing voltage drop, and the load can be driven appropriately. I can do that.

【図面の簡単な説明】[Brief explanation of drawings]

【図１】本考案が適用された車両用フラッシャランプ点
滅回路の要部を示す図である。FIG. 1 is a diagram showing a main part of a vehicle flasher lamp blinking circuit to which the present invention is applied.

【図２】図１の回路に基づく作動要領を示すタイムチャ
ートである。FIG. 2 is a time chart showing the operation procedure based on the circuit of FIG. 1;

【図３】従来例としての車両用フラッシャランプ点滅回
路の要部を示す図である。FIG. 3 is a diagram showing a main part of a conventional vehicle flasher lamp blinking circuit.

【図４】従来例の作動要領を示すタイムチャートであ
る。FIG. 4 is a time chart showing the operation procedure of a conventional example.

【符号の説明】[Explanation of symbols]

１ フリッカ回路 ２ フラッシャランプ ３ ＦＥＴ ４ ディレイ回路 ５ フリッカ回路 ６ 突入電流 ７ 突入電流抑制素子 1 Flicker circuit 2 Flasher lamp 3 FET 4 Delay circuit 5 Flicker circuit 6 Inrush current 7 Inrush current suppression element

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項１】 負荷に電流を流すための電流制御素子
と、前記電流制御素子をオン・オフするために前記電流
制御素子に制御電圧を印加する駆動回路とを有し、前記
駆動回路が、前記駆動回路への入力信号発生時には前記
電流制御素子に流れる突入電流を抑制するべく前記電流
制御素子に第１の制御電圧を印加して第１の導通状態に
し得る手段と、前記入力信号発生開始から所定時間経過
後からは前記電流制御素子に第２の制御電圧を印加して
第２の導通状態にし得る手段とを有することを特徴とす
る突入電流抑制回路。1. A current control element that causes a current to flow through a load, and a drive circuit that applies a control voltage to the current control element to turn on and off the current control element, the drive circuit comprising: means capable of applying a first control voltage to the current control element to put it into a first conductive state in order to suppress an inrush current flowing through the current control element when an input signal to the drive circuit is generated; and a means for starting the input signal generation. and means for applying a second control voltage to the current control element to bring it into a second conductive state after a predetermined period of time has elapsed.