JPH0550836U - Inrush current suppression circuit - Google Patents
Inrush current suppression circuitInfo
- Publication number
- JPH0550836U JPH0550836U JP10607791U JP10607791U JPH0550836U JP H0550836 U JPH0550836 U JP H0550836U JP 10607791 U JP10607791 U JP 10607791U JP 10607791 U JP10607791 U JP 10607791U JP H0550836 U JPH0550836 U JP H0550836U
- Authority
- JP
- Japan
- Prior art keywords
- current
- fet
- resistor
- circuit
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 負荷に電流を流すための電流制御素子に於け
る駆動信号発生時に生じる突入電流を小さくすると共
に、定常時の負荷に対して電圧降下を生じないようにす
る。
【構成】 パルス信号に応じて、トランジスタT1を直
接動作させ、オン・オフ駆動信号をFET5に供給する
と共に、該駆動信号をディレイ回路6を介して所定時間
経過後にFET3に供給する。駆動信号発生時には、F
ET3を介し、更にFET5に並列接続された抵抗4を
介して、ランプ2に電流を供給し、所定時間経過後に
は、FET5がオンすることで抵抗4を短絡し、FET
5、3を介してランプ2に電流を供給する。従って、駆
動信号発生時に生じる突入電流は、抵抗4により抑制さ
れるため、この突入電流がFET5に流れることはな
い。しかも、所定時間経過後には抵抗4が短絡されるこ
とから、定常時に抵抗4による電圧降下を生じることは
ない。
(57) [Abstract] [Purpose] To reduce an inrush current generated when a drive signal is generated in a current control element for causing a current to flow through a load, and to prevent a voltage drop with respect to a load in a steady state. According to the pulse signal, the transistor T1 is directly operated to supply an ON / OFF drive signal to the FET 5 and also supply the drive signal to the FET 3 via the delay circuit 6 after a lapse of a predetermined time. When a drive signal is generated, F
A current is supplied to the lamp 2 via the ET3 and a resistor 4 connected in parallel with the FET 5, and after a predetermined time has passed, the FET 5 is turned on to short-circuit the resistor 4,
A current is supplied to the lamp 2 via 5, 3. Therefore, the rush current generated when the drive signal is generated is suppressed by the resistor 4, so that the rush current does not flow to the FET 5. Moreover, since the resistor 4 is short-circuited after the elapse of a predetermined time, a voltage drop due to the resistor 4 does not occur in a steady state.
Description
【0001】[0001]
本考案は、車両用フラッシャランプ等に用いられる点滅回路に用いるのに適す る突入電流抑制回路に関するものである。 The present invention relates to an inrush current suppressing circuit suitable for use in a blinking circuit used for a flasher lamp for a vehicle.
【0002】[0002]
例えば、車両用フラッシャランプ等に用いられる点滅回路に於いて、負荷とし てのランプをパルス信号に応じて点滅させるようにしたものがある。従来のフラ ッシャランプ点滅回路として、図3に示されるように、フラッシャランプ2の電 流制御素子としてFET5を用いたものがあるが、この場合に於ける点滅回路1 は、従来周知の車両用フラッシャランプ点滅回路であって、スイッチSWが投入 されると信号入力端子bを介してそれを検出し、内部のパルス信号発生手段から のパルス信号に応じてトランジスタT1がオン・オフするようにされている。そ して、そのトランジスタT1のオン・オフ信号が点滅回路1の信号出力端子aを 介して出力され、トランジスタT1のオン時には、FET5のゲートに、電源ラ インVo の電圧が供給される。 For example, there is a flashing circuit used for a flasher lamp for a vehicle, in which a lamp as a load is made to flash in response to a pulse signal. As a conventional flasher lamp blinking circuit, there is one using an FET 5 as a current control element of the flasher lamp 2 as shown in FIG. 3. In this case, the blinking circuit 1 is a conventionally known flasher for a vehicle. This is a lamp blinking circuit, which detects when the switch SW is turned on through the signal input terminal b and turns on / off the transistor T1 according to the pulse signal from the internal pulse signal generating means. There is. Then, the on / off signal of the transistor T1 is output via the signal output terminal a of the blinking circuit 1, and when the transistor T1 is on, the voltage of the power source line Vo is supplied to the gate of the FET5.
【0003】 図4に示されるように、トランジスタT1のオン・オフに応じてFET5がオ ン・オフして、フラッシャランプ2が点滅するが、FET5がオンする通電開始 初期にFET5を介してフラッシャランプ2に流れる負荷電流Iには、図4の下 段の想像線により示されるように大きく突出する突入電流7が発生する。この大 きな突入電流7が繰り返し発生することにより、FET5の耐久性が劣化すると いう虞がある。As shown in FIG. 4, the FET 5 is turned on / off in response to the turning on / off of the transistor T 1, and the flasher lamp 2 blinks. In the load current I flowing through the lamp 2, a large inrush current 7 is generated as shown by the imaginary line in the lower part of FIG. When the large inrush current 7 is repeatedly generated, the durability of the FET 5 may deteriorate.
【0004】 そのため、上記従来の回路に於いては、図3に示されるようにFET5とフラ ッシャランプ2との間に突入電流抑制素子としての抵抗4を設けて、上記大きな 突入電流7の発生を抑えるようにしていた。しかしながら、定常時の負荷電流I も抵抗4を介して流れるため、抑制を大きくするような抵抗4を選択すると、定 常時の電圧降下が大きくなる。車両用フラッシャユニットの場合、電圧降下の値 は規格(例えばJISD5707等)により所定値以下と定められているため、 突入電流を抑制することによる電圧降下の増大は好ましいものではない。Therefore, in the conventional circuit described above, as shown in FIG. 3, a resistor 4 as an inrush current suppressing element is provided between the FET 5 and the flasher lamp 2 to prevent the generation of the large inrush current 7. I tried to keep it down. However, since the load current I in the steady state also flows through the resistor 4, if the resistor 4 that increases the suppression is selected, the constant voltage drop increases. In the case of a vehicle flasher unit, the value of the voltage drop is defined by a standard (for example, JIS D5707 or the like) to be a predetermined value or less, so increasing the voltage drop by suppressing the inrush current is not preferable.
【0005】[0005]
このような従来技術の問題点に鑑み、本考案の主な目的は、負荷に電流を流す ための電流制御素子に於ける入力信号発生時に生じる突入電流を小さくし得ると 共に、負荷に対して電圧降下を最小限度に抑えるように改良された突入電流抑制 回路を提供することにある。 In view of such problems of the conventional technology, the main object of the present invention is to reduce the inrush current generated when an input signal is generated in the current control element for flowing a current to the load, and to reduce the load. It is an object of the present invention to provide an inrush current suppressing circuit improved so as to minimize the voltage drop.
【0006】[0006]
このような目的は、本考案によれば、負荷電流を制御するための第1の電流制 御素子と、前記第1の電流制御素子にオン・オフ駆動信号を供給するための駆動 回路と、前記第1の電流制御素子に直列接続された電流抑制素子と、前記電流抑 制素子に並列接続された第2の電流制御素子と、前記オン・オフ駆動信号を遅延 させて得られた遅延駆動信号を、前記第2の電流制御素子に供給するディレイ回 路とを有することを特徴とする突入電流抑制回路を提供することにより達成され る。 According to the present invention, there is provided a first current control element for controlling a load current, a drive circuit for supplying an ON / OFF drive signal to the first current control element, and A current suppressing element connected in series with the first current controlling element, a second current controlling element connected in parallel with the current suppressing element, and a delay drive obtained by delaying the on / off drive signal. The present invention is achieved by providing a rush current suppressing circuit having a delay circuit for supplying a signal to the second current control element.
【0007】[0007]
このようにすれば、駆動信号発生時には、第1の電流制御素子を導通状態にし て、しかも負荷への電流供給ラインに電流抑制素子が接続されていることから突 入電流を抑制し得ると共に、駆動信号発生から所定時間経過後からは、第2の電 流制御素子が導通することで電流抑制素子を短絡することができるため、定常時 に余分な電圧降下を生じることなく負荷電流を流すことができる。 With this configuration, when the drive signal is generated, the first current control element is made conductive, and since the current suppressing element is connected to the current supply line to the load, the inrush current can be suppressed and After a lapse of a predetermined time from the generation of the drive signal, the current suppressing element can be short-circuited by the conduction of the second current control element, so that the load current can flow without extra voltage drop in the steady state. You can
【0008】[0008]
【実施例】 以下に添付の図面を参照して本考案の具体的実施例について詳 細に説明する。Embodiments Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.
【0009】 図1は、車両用フラッシャランプを点滅させるための点滅回路1を有するラン プ点滅回路を示している。負荷としてのフラッシャランプ2の一方の端子が接地 されており、その他方の端子は、直列接続されたスイッチSWを介して第2の電 流制御素子としてのFET3のドレインに接続されていると共に、電流抑制素子 としての抵抗4の一方の端子が接続されている。尚、電流抑制素子としては抵抗 4に限定されるものでなく、所望に応じて、例えばインダクタであっても良い。 FET3のドレインとスイッチSWとノードは点滅回路1の信号入力端子bに接 続されている。点滅回路1はこの入力信号端子bによってスイッチSWが投入さ れたことを検出して点滅動作を開始する。FIG. 1 shows a lamp blinking circuit having a blinking circuit 1 for blinking a vehicle flasher lamp. One terminal of the flasher lamp 2 as a load is grounded, and the other terminal is connected to the drain of the FET 3 as the second current control element via the switch SW connected in series, and One terminal of the resistor 4 as a current suppressing element is connected. The current suppressing element is not limited to the resistor 4, and may be, for example, an inductor as desired. The drain of the FET 3, the switch SW, and the node are connected to the signal input terminal b of the blinking circuit 1. The blinking circuit 1 detects that the switch SW is turned on by the input signal terminal b and starts the blinking operation.
【0010】 FET3のソースと抵抗4の他方の端子とのノードは、第1の電流制御素子と してのFET5のドレインに接続され、このFET5のソースは図示されないバ ッテリの陽極に接続された電源ラインVo に接続され、そのゲートは、抵抗R1 を介して電源ラインVo に接続されていると共に、ディレイ回路6を介してFE T3のゲートに接続されている。The node between the source of the FET 3 and the other terminal of the resistor 4 is connected to the drain of the FET 5 as the first current control element, and the source of the FET 5 is connected to the anode of the battery (not shown). It is connected to the power supply line Vo, and its gate is connected to the power supply line Vo via the resistor R1 and also connected to the gate of the FET 3 via the delay circuit 6.
【0011】 上記した抵抗R1とFET5のゲートとのノードには、点滅回路1の信号出力 端子aを介してエミッタ接地されたトランジスタT1のコレクタが接続されてい る。このトランジスタT1のベースには、入力信号として図示されないパルス信 号発生手段からの矩形波からなるパルス信号が入力されるようになっている。The collector of the transistor T1 whose emitter is grounded is connected to the node between the resistor R1 and the gate of the FET 5 via the signal output terminal a of the blinking circuit 1. A pulse signal having a rectangular wave from a pulse signal generating means (not shown) is inputted to the base of the transistor T1 as an input signal.
【0012】 次に上記実施例の作動について図2を参照して以下に説明する。 通常動作としては、まず、本フラッシャ回路のスイッチSWが投入されると、 トランジスタT1が上記パルス信号の入力により断続的にオン・オフする。この トランジスタT1のオン・オフに伴い、FET5が断続的にオン・オフする。そ して、SW投入時のパルス信号発生時に負荷電流Iに生じる突入電流7が、抵抗 4により比較的小さく抑制される。Next, the operation of the above embodiment will be described below with reference to FIG. As a normal operation, first, when the switch SW of the flasher circuit is turned on, the transistor T1 is intermittently turned on / off by the input of the pulse signal. As the transistor T1 is turned on and off, the FET 5 is turned on and off intermittently. The inrush current 7 generated in the load current I when the pulse signal is generated when the SW is turned on is suppressed by the resistor 4 to be relatively small.
【0013】 そして、ディレイ回路6により設定された所定の遅延時間t経過後にFET3 がオンすると、今度は、抵抗4が短絡されるため、フラッシャランプ2に対する 余分な電圧降下が生じることなく、即ち所定の定格電流がフラッシャランプ2に 流れるようになる。この遅延時間tは、フラッシャランプ2に微小電流が流れて フィラメントの温度を上昇させる程度の僅かな時間で良い。When the FET 3 is turned on after the elapse of the predetermined delay time t set by the delay circuit 6, the resistor 4 is short-circuited this time, so that an extra voltage drop with respect to the flasher lamp 2 does not occur, that is, the predetermined value. The rated current of will flow into the flasher lamp 2. This delay time t may be a short time such that a minute current flows through the flasher lamp 2 to raise the temperature of the filament.
【0014】 このようにして、パルス幅に応じた時間だけフラッシャランプ2が点灯し、逆 にトランジスタT1がオフしている間は、フラッシャランプ2が消灯する。以下 、パルス信号に応じてフラッシャランプ2が点滅し、点灯開始毎に抵抗4が突入 電流を抑制し、定常時には余分な電圧降下を生じることなくフラッシャランプ2 が点灯する。In this way, the flasher lamp 2 is turned on for a time corresponding to the pulse width, and conversely, the flasher lamp 2 is turned off while the transistor T1 is off. Thereafter, the flasher lamp 2 blinks in response to the pulse signal, the resistor 4 suppresses the inrush current each time the lighting is started, and in the steady state, the flasher lamp 2 lights up without causing an excessive voltage drop.
【0015】 尚、FET3の駆動回路部分を、ICを内蔵したチップ化することにより、部 品点数の増大を防止することができ、本回路を容易に構成することができる。It is possible to prevent an increase in the number of parts by forming the drive circuit portion of the FET 3 into a chip having an IC built therein, and thus it is possible to easily configure this circuit.
【0016】 また、本実施例では自動車用フラッシャランプの制御回路を示したが、これに 限ることなく、ランプ点灯時に過大な突入電流が流れる自動車用ヘッドライト点 滅回路など、FET等の電流制御素子を用いて負荷に電流を流すように構成され た種々の回路に適用可能である。Further, although the control circuit of the flasher lamp for an automobile is shown in the present embodiment, the present invention is not limited to this, and the current control of the FET or the like such as a headlight blinking circuit for an automobile in which an excessive rush current flows when the lamp is turned on. It can be applied to various circuits configured to pass current through a load using elements.
【0017】[0017]
このように本考案によれば、駆動信号発生時には電流抑制素子を負荷への電流 供給ラインに接続して突入電流を抑制し、所定時間経過後には電流抑制素子を短 絡することから、定常時の電流抑制素子による電圧降下を生じることなく、電流 制御素子に流れる突入電流を抑制し得ることから、電流制御素子の突入電流によ る劣化を防止し得ると共に、負荷に対し十分に電流を供給できる。 また、直列接続された第1及び第2の電流制御素子により、電流サージに対し ての耐久性が倍化され、かつ過大な突入電流に対する耐久性を考慮する必要がな いことから、比較的小さな定格電流の電流制御素子を採用することができるため 、製品コストを低減することができる。 As described above, according to the present invention, when the drive signal is generated, the current suppressing element is connected to the current supply line to the load to suppress the inrush current, and the current suppressing element is short-circuited after a predetermined time elapses. Since the inrush current that flows through the current control element can be suppressed without causing a voltage drop due to the current control element, the deterioration due to the inrush current of the current control element can be prevented and a sufficient current can be supplied to the load. it can. In addition, since the first and second current control elements connected in series double the durability against current surges, and it is not necessary to consider the durability against excessive inrush current, Since a current control element having a small rated current can be adopted, the product cost can be reduced.
【図1】本考案が適用された車両用フラッシャランプ点
滅回路の要部を示す図である。FIG. 1 is a diagram showing a main part of a vehicle flasher lamp blinking circuit to which the present invention is applied.
【図2】図1の回路に基づく作動要領を示すタイムチャ
ートである。FIG. 2 is a time chart showing an operating procedure based on the circuit of FIG.
【図3】従来例としての車両用フラッシャランプ点滅回
路の要部を示す図である。FIG. 3 is a diagram showing a main part of a vehicle flasher lamp blinking circuit as a conventional example.
【図4】従来例の作動要領を示すタイムチャートであ
る。FIG. 4 is a time chart showing an operating procedure of a conventional example.
1 点滅回路 2 フラッシャランプ 3、5 FET 4 抵抗 6 ディレイ回路 7 突入電流 1 Flashing circuit 2 Flasher lamp 3, 5 FET 4 Resistance 6 Delay circuit 7 Inrush current
Claims (1)
御素子と、 前記第1の電流制御素子にオン・オフ駆動信号を供給す
るための駆動回路と、 前記第1の電流制御素子に直列接続された電流抑制素子
と、 前記電流抑制素子に並列接続された第2の電流制御素子
と、 前記オン・オフ駆動信号を遅延させて得られた遅延駆動
信号を、前記第2の電流制御素子に供給するディレイ回
路とを有することを特徴とする突入電流抑制回路。1. A first current control element for controlling a load current, a drive circuit for supplying an ON / OFF drive signal to the first current control element, and a first current control element. A current suppressing element connected in series, a second current controlling element connected in parallel to the current suppressing element, and a delayed drive signal obtained by delaying the on / off drive signal, the second current control An inrush current suppressing circuit having a delay circuit for supplying the element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10607791U JPH0550836U (en) | 1991-11-29 | 1991-11-29 | Inrush current suppression circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10607791U JPH0550836U (en) | 1991-11-29 | 1991-11-29 | Inrush current suppression circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0550836U true JPH0550836U (en) | 1993-07-02 |
Family
ID=14424530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10607791U Pending JPH0550836U (en) | 1991-11-29 | 1991-11-29 | Inrush current suppression circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0550836U (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55125722A (en) * | 1979-03-23 | 1980-09-27 | Mitsubishi Electric Corp | Drive circuit |
-
1991
- 1991-11-29 JP JP10607791U patent/JPH0550836U/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55125722A (en) * | 1979-03-23 | 1980-09-27 | Mitsubishi Electric Corp | Drive circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115536B2 (en) | Self-oscillating switch circuit for use in a switching DC-DC converter | |
JP2002290223A (en) | Load drive device | |
JP5942257B2 (en) | Lighting device, headlamp, vehicle | |
US4514679A (en) | Secondary switch controller circuit for power supply | |
JP2001069667A (en) | Lamp lighting drive device for vehicle | |
JP6697729B2 (en) | Lighting device, lighting device, and vehicle using the same | |
JPH0550836U (en) | Inrush current suppression circuit | |
JP3289680B2 (en) | Power supply inrush current prevention circuit | |
JP2002216979A (en) | Lighting method of incandescent lamp and lighting circuit of incandescent lamp | |
JP4204119B2 (en) | Switching device for switching inductive loads | |
JP2002246884A (en) | Load driving circuit | |
JP2004304876A (en) | Circuit for suppressing inrush current | |
JP2606642Y2 (en) | Inrush current suppression circuit | |
JP2985047B2 (en) | Power control circuit | |
JP2572467Y2 (en) | Boost chopper circuit | |
JP2895946B2 (en) | Fluorescent display tube filament drive circuit | |
JP4608755B2 (en) | DC / DC converter | |
JP3705075B2 (en) | Power supply device and electronic device using the same | |
JPH1168532A (en) | Electric power supply circuit | |
JP2782338B2 (en) | Trigger device | |
JPS6325678Y2 (en) | ||
JP3008029U (en) | Turn-off time improvement circuit | |
JPS5841759Y2 (en) | Inrush current prevention device | |
JPS6033506Y2 (en) | lamp drive circuit | |
JP2636021B2 (en) | Flashing device for vehicles |