JPH04127436A - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JPH04127436A
JPH04127436A JP2249594A JP24959490A JPH04127436A JP H04127436 A JPH04127436 A JP H04127436A JP 2249594 A JP2249594 A JP 2249594A JP 24959490 A JP24959490 A JP 24959490A JP H04127436 A JPH04127436 A JP H04127436A
Authority
JP
Japan
Prior art keywords
solder
electrode pad
barrier metal
melting point
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2249594A
Other languages
English (en)
Inventor
Akiteru Rai
明照 頼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2249594A priority Critical patent/JPH04127436A/ja
Publication of JPH04127436A publication Critical patent/JPH04127436A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置を7リツプチツプボンデイングに
より実装する際の半田バンプの形成方法に関するもので
、融点の高い半田バンプの形成に特に有用なものである
(従来の技術) 近年、半導体装置の接続端子数は増加の傾向にあり、L
、SIチップの全面に接続端子を設ける7リツプチツプ
ボンデイング方式が広く使用されている、その接続端子
の形態によってボール方式。
ペデスタル方式、バンプ方式等があるが、バンプ方式が
一般に使用され、バンプの材料としてはAt、Cu、A
g、Sn、Pb又は半田等が使用さレル。
本発明はこの半田バンブの形成方法の改良に係るもので
ある。半田バンプは、−船釣に、LSIチップの電極パ
ッド上に電解めっき法や蒸着法等によって形成される。
第2図(a)及び(b)はその形成方法の一例の工程を
示すものである。第2図(a)において、半導体基板1
の表面には集積回路が形成されており、その電極パッド
2の上部にバリアメタルl#4を介して耳状の半田層7
が形成されている。電極パッド2以外の表面は絶縁層8
によって被覆されている。半田層7の成分がSn:Pb
=6:4の共晶組成(融点:188℃)の場合、前記の
半田層7を還元力を有する有機溶剤、例えばグリセリン
の高温溶液(温度;200℃以上)に浸漬するグリセリ
ン法を用い、−旦半田の融点以上に加熱し冷却するウェ
ットパック法により、表面張力を利用してvJ2図(b
)に示されるように半田層7を半球状にしてバンプを形
成していた。
耐熱性を要する半導体装置には高融点の半田を使用する
必要がある。例えば半田の組成比がsn:Pb=5:9
5のような高融点半田をバンプとして使用する場合、そ
の融点(805℃)はグリセリンの沸点(290℃)以
上になるため、グリセリン法によるウェットパックは行
えない。そのため、高融点半田のウェットパックには、
リフロー炉を使用することが多い。
(発明が解決しようとする課題) 前述のように、高融点半田を用いたバンプを、す70−
炉を使用して、ウェットパックにより形成する場合は、
適当なフラックスを塗布した第2図(8)の状態のウェ
ーハを、約820℃MAXの温度プロファイルを有する
リフロー炉に通し、その後溶剤によってフラックスの洗
浄を行わなければならない。そのため、洗浄不良による
フラックス残渣の影響でLSIの電気的な信頼性が低下
する危険性があり、歩留り低下を来す原因となっていた
(課題を解決するための手段) 前述の課題を解決するため、本発明においては、バンプ
材料として高融点半田を用い、加圧した高温の還元力を
有する有機溶剤浴を行ってウェットパックを施した。
(作 用〕 加圧された有機溶剤はその沸点が上昇するため、その圧
力を調節することにより、高融点半田の融点以上にその
沸点を制御できるから、常圧では使用できなかった有機
溶剤中でも、ウェットパックを行うことができる。
(実施例) 第1図(a)乃至(f)は本発明の一実施例の各工程を
示す略断面図である。従来の方法と異なる所はウェット
パックの工程である。
まず、第1図(a) K示されるように、半導体基板1
の表面に形成された集積回路の全面を被覆する絶縁層8
に、電極パッド2の表面を露出するように、窓を設ける
次に第1図(b)に示されるように、全面にバリアメタ
ル層4を、例えばスパッタリングにより形成する。バリ
アメタルとしては、Ti、Cu等が使用される。
次に第1図(c)VC示されるように、全面に塗布され
たフォトレジス)6fCS[極パッド2の表面のみ開口
するように、パターニングする。
次に第1図(d)K示されるように、例えば電解めっき
により、電極パッド2上に高融点半田層6を堆積する。
次に7オトレジスト5を剥離し、さらに半田めっき部以
外のバリアメタルをエツチングにより除去すると、第1
図(e)VC示される状態となる。これは第2図(a)
に対応する。
次に8 atm、 820℃のグリセリン浴に浸漬して
、高融点半田層6をウェットパックすると、第1図(f
)に示されるような形伏となる。これは第2図(b)に
対応する。
(発明の効果) 以上のように、本発明によれば高融点半田のウェットパ
ックを、リフロー炉によらずグリセリン浴中で行えるた
め、工程が簡単であり、しかもフラックスを使用しない
ため、フラックス残渣によるLSI素子特性の低下がな
く、信頼性を大幅に向上することができる。
【図面の簡単な説明】
第1図(a)乃至(f)は本発明の一実施例の各工程の
略断面図、第2図(a) r (b)はそれぞれ従来の
半田バンプのウェットパックの前後を示す略断面図であ
る。 l・・・半導体基板、2・・・電極パッド、8・・・絶
縁層、4・・・バリアメタル層、5・・・フォトレジス
ト、6・・・高融点半田層、7・・・半田層 (り 第 (a) 纂 (e)

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板の表面に形成した集積回路の電極パッド
    上に形成した高融点半田層を、加圧した高温の還元力を
    有する有機溶剤を用いてウェットパックすることを特徴
    とするバンプの形成方法
JP2249594A 1990-09-18 1990-09-18 バンプの形成方法 Pending JPH04127436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2249594A JPH04127436A (ja) 1990-09-18 1990-09-18 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2249594A JPH04127436A (ja) 1990-09-18 1990-09-18 バンプの形成方法

Publications (1)

Publication Number Publication Date
JPH04127436A true JPH04127436A (ja) 1992-04-28

Family

ID=17195341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2249594A Pending JPH04127436A (ja) 1990-09-18 1990-09-18 バンプの形成方法

Country Status (1)

Country Link
JP (1) JPH04127436A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996008337A1 (de) * 1994-09-15 1996-03-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
US6461953B1 (en) 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996008337A1 (de) * 1994-09-15 1996-03-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur belotung von anschlussflächen, sowie verfahren zur herstellung einer lotlegierung
US6070788A (en) * 1994-09-15 2000-06-06 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method of soldering terminal faces, as well as a method of manufacturing a solder alloy
US6461953B1 (en) 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure

Similar Documents

Publication Publication Date Title
KR0166967B1 (ko) 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법
US5492235A (en) Process for single mask C4 solder bump fabrication
US9070671B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP3588027B2 (ja) Icチップを基板に接合する方法
EP0815593B1 (en) Solder bump fabrication methods and structure including a titanium barrier layer
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US8003512B2 (en) Structure of UBM and solder bumps and methods of fabrication
JP3337461B2 (ja) 高温超伝導体回路および他の脆い材料への高周波接続を形成させる方法
JPH0145976B2 (ja)
JPH0715910B2 (ja) 金属接点パッド形成方法及び金属接点ターミナル形成方法
KR20010068233A (ko) 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
KR20010098699A (ko) 납 없는 범프 배선의 형성 방법
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
TWI242866B (en) Process of forming lead-free bumps on electronic component
JPH04127436A (ja) バンプの形成方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP2005268442A (ja) 半導体装置およびその製造方法
JPH02284426A (ja) 半導体装置の製造方法
JPH038346A (ja) ろう付け材料
Ishii et al. Novel micro-bump fabrication for flip-chip bonding
JPH01238044A (ja) 半導体装置
JPH0422131A (ja) 半導体装置の製造方法
JPH04236469A (ja) 超伝導集積回路実装用半田バンプ形成方法
JPS62234352A (ja) ハンダバンプ電極の形成方法