JPH0411798A - バンプ付き基板の製造方法 - Google Patents
バンプ付き基板の製造方法Info
- Publication number
- JPH0411798A JPH0411798A JP11438490A JP11438490A JPH0411798A JP H0411798 A JPH0411798 A JP H0411798A JP 11438490 A JP11438490 A JP 11438490A JP 11438490 A JP11438490 A JP 11438490A JP H0411798 A JPH0411798 A JP H0411798A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- brazing
- electrode
- board
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000919 ceramic Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000005219 brazing Methods 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 1
- 238000005245 sintering Methods 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910017309 Mo—Mn Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
５産業上の利用分野〕
本発明はバンプ付き基板の製造方法に間し、特にバンプ
の位置、高さ、および形状を高精度に形成する方法に関
する。
の位置、高さ、および形状を高精度に形成する方法に関
する。
従来、この種のバンプ付きセラミック回路基板は、未焼
結のグリーンシートに導体ペーストを複数回印刷するこ
とによって所定の高さに盛り上げ、基板と一体に焼結し
てバンプ（突起電極）を形成し、さらにバンプ高さの不
均一を修正するため、先端を研磨加工する方法が一般的
であった。
結のグリーンシートに導体ペーストを複数回印刷するこ
とによって所定の高さに盛り上げ、基板と一体に焼結し
てバンプ（突起電極）を形成し、さらにバンプ高さの不
均一を修正するため、先端を研磨加工する方法が一般的
であった。
一方一、回路の高集積化にともなう接続端子数の増加に
より、バンプの一層の高密度化と高精度化が求められ、
これらに対応することを目的として、特開平１〜７７９
８９ 、実開平１−１１８４４０公報で金属ボールを使
用したバンプ形成に関する技術が提案されている。
より、バンプの一層の高密度化と高精度化が求められ、
これらに対応することを目的として、特開平１〜７７９
８９ 、実開平１−１１８４４０公報で金属ボールを使
用したバンプ形成に関する技術が提案されている。
しかしながら、前記した従来の方法によっても、セラミ
ック回路基板の焼成収縮のばらつきにともない、バンプ
位置精度がでないという間頚点がある。セラミック回路
基板の焼成収縮による寸法ばらつきは、通常０．５％〜
０．８％程度あるため、バンプの位置精度も同じばらつ
きを生じる。このバンプ付き基板は、マザーボードと呼
ばれるプリント回路基板の対応するパッド電極に、はん
だで接続される。パッド電極は一般に、フォトリソグラ
フィー法で形成され極めて高精度のため、バンプとの相
対位置のずれが、はんだの接続不良を発生させる。
ック回路基板の焼成収縮のばらつきにともない、バンプ
位置精度がでないという間頚点がある。セラミック回路
基板の焼成収縮による寸法ばらつきは、通常０．５％〜
０．８％程度あるため、バンプの位置精度も同じばらつ
きを生じる。このバンプ付き基板は、マザーボードと呼
ばれるプリント回路基板の対応するパッド電極に、はん
だで接続される。パッド電極は一般に、フォトリソグラ
フィー法で形成され極めて高精度のため、バンプとの相
対位置のずれが、はんだの接続不良を発生させる。
また、基板焼結時に反りや歪みが発生し、バンプ高さが
不均一となるため先端を研磨して平均化することが必要
となる。この研磨によりバンプ形状か一定せず、はんだ
付着量にばらつきを生じ接続面の信頼性を低下させると
いう欠点があった。
不均一となるため先端を研磨して平均化することが必要
となる。この研磨によりバンプ形状か一定せず、はんだ
付着量にばらつきを生じ接続面の信頼性を低下させると
いう欠点があった。
本発明はこれらの問題点を解決し、バンプの位置、高さ
、形状を高精度に形成する方法を提供することを目的と
する。
、形状を高精度に形成する方法を提供することを目的と
する。
以上の目的を達成するため、この発明のバンプ付き基板
の製造方法は、焼結したセラミ・ツク回路基板のバンプ
形成面を研磨した後、バンプ形成部分にｔ８ｉを形成し
、この’ｔｉ上に金属導体をろう付けすることを特徴と
している。
の製造方法は、焼結したセラミ・ツク回路基板のバンプ
形成面を研磨した後、バンプ形成部分にｔ８ｉを形成し
、この’ｔｉ上に金属導体をろう付けすることを特徴と
している。
バンプの位置精度は、セラミック回路基板の焼成収縮ば
らつきの影響を受けず、金属導体のろう付は精度により
決定される。ろう付けの位置精度は精密に加工された治
具の精度により規定されるので、一般に高精度となる。
らつきの影響を受けず、金属導体のろう付は精度により
決定される。ろう付けの位置精度は精密に加工された治
具の精度により規定されるので、一般に高精度となる。
バンプの高さは、セラミック回路基板のバンプ形成面を
研磨して、焼結時に発生する基板の反りや歪みを取り除
いた後、寸法、形状とも精度良く成形された金属導体を
ろう付けしてバンプ形成を行うので、高さ、形状ともに
高精度が保たれる。
研磨して、焼結時に発生する基板の反りや歪みを取り除
いた後、寸法、形状とも精度良く成形された金属導体を
ろう付けしてバンプ形成を行うので、高さ、形状ともに
高精度が保たれる。
３実施例〕
以下、実施例により本発明を説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例であるバンプ
付き基板の製造方法を説明する図である。
付き基板の製造方法を説明する図である。
第１図（ａ）はバンプ付き基板を製造するため、グリー
ンシートに所定の導体回路パターンを形成した後、一体
に焼結されたセラミック回路基板ｌである。回路基板は
、一般に裏面にバンプを形成し、表面にはＩＣ（集積回
路）を搭載するための回路パターンや必要な導体配線が
形成される（図示せず）。
ンシートに所定の導体回路パターンを形成した後、一体
に焼結されたセラミック回路基板ｌである。回路基板は
、一般に裏面にバンプを形成し、表面にはＩＣ（集積回
路）を搭載するための回路パターンや必要な導体配線が
形成される（図示せず）。
図に示すように、セラミック回路基板は、焼結時に若干
の反りや歪みを生じることが避けられず、後工程での問
題点発生の原因となる。
の反りや歪みを生じることが避けられず、後工程での問
題点発生の原因となる。
そのため、第１図（ｂ）で示すように、バンプ取り付は
面２となるセラミック回路基板の裏面側を研磨ライン３
まで研磨加工し、反りや歪みを取り除く。
面２となるセラミック回路基板の裏面側を研磨ライン３
まで研磨加工し、反りや歪みを取り除く。
次に同図（ｃ）に示す通り、研磨加工した面のバンプ形
成部分に、金属導体をろう付けするための電極４を形成
する。電極４は、Ｍｏ−Ｍｎペーストを用いての厚膜手
法や、Ｔ ｉ ／ Ｍ ｏ ／ Ｃｕなどによる薄膜法
で形成する。電極はセラミックの一体焼結温度よりも低
い温度で焼き付は可能な導体材料を選択して使用するこ
とで、電極形成時の反りや歪みと、焼成収縮による寸法
ばらつきの再発生が防止できる。また、電極は、必要に
応じてメツキ処理などを行う。
成部分に、金属導体をろう付けするための電極４を形成
する。電極４は、Ｍｏ−Ｍｎペーストを用いての厚膜手
法や、Ｔ ｉ ／ Ｍ ｏ ／ Ｃｕなどによる薄膜法
で形成する。電極はセラミックの一体焼結温度よりも低
い温度で焼き付は可能な導体材料を選択して使用するこ
とで、電極形成時の反りや歪みと、焼成収縮による寸法
ばらつきの再発生が防止できる。また、電極は、必要に
応じてメツキ処理などを行う。
次に、同図（ｄ）に示すように、形成した電極上に、所
望のバンプ形状、寸法に成形した金属導体５をろう付け
する。金属導体５は、Ｆｅ−Ｎｉ合金系、Ｍｏ系、Ｃｕ
、Ｃｕ−Ｗ系など、セラミック回路基板との膨張係数が
近く、ろう付けし易い材料から選択し、金属加工技術に
より寸法、形状とも精度良く成形したものをそのまま、
あるいは、メツキ処理して用いる。ろう付けは、通常用
いられる治具（図示せず）を使用して行うのが、バンプ
の位置精度、特にピッチ精度を高めるのに好適であり、
ろう材６は銀ろうが一般的である。
望のバンプ形状、寸法に成形した金属導体５をろう付け
する。金属導体５は、Ｆｅ−Ｎｉ合金系、Ｍｏ系、Ｃｕ
、Ｃｕ−Ｗ系など、セラミック回路基板との膨張係数が
近く、ろう付けし易い材料から選択し、金属加工技術に
より寸法、形状とも精度良く成形したものをそのまま、
あるいは、メツキ処理して用いる。ろう付けは、通常用
いられる治具（図示せず）を使用して行うのが、バンプ
の位置精度、特にピッチ精度を高めるのに好適であり、
ろう材６は銀ろうが一般的である。
また、回路基板は、アルミナ、ムライト、窒化アルミニ
ウム等のセラミックや、低温で焼成できるガラスセラミ
ック等を使うこともできる。この場合、電極材料はＡｇ
／Ｐｄ、Ｃｕを用い、ろう材にはＡｕ−３ｉ、Ａｕ−８
ｎが使用できる。
ウム等のセラミックや、低温で焼成できるガラスセラミ
ック等を使うこともできる。この場合、電極材料はＡｇ
／Ｐｄ、Ｃｕを用い、ろう材にはＡｕ−３ｉ、Ａｕ−８
ｎが使用できる。
ｒ発明の効果〕
以−Ｅ説明した様に、本発明の方法で製造されたセラミ
ック回路基板は、バンプの位置、高さ、形状において精
度の一層の向上が可能となり、はんだ接続部の信頼性を
高め、回路のより大型化、高密度化に対応ができる。
ック回路基板は、バンプの位置、高さ、形状において精
度の一層の向上が可能となり、はんだ接続部の信頼性を
高め、回路のより大型化、高密度化に対応ができる。
また、セラミック回路基板のバンプ形成面が研磨加工さ
れ平坦なため、ＩＣの搭載工程で、反りによる基板のが
たつきや割れが防止できる効果がある。
れ平坦なため、ＩＣの搭載工程で、反りによる基板のが
たつきや割れが防止できる効果がある。
（以下余白）
第１図（ａ）〜（ｄ）は、本発明の製造方法によりバン
プ付き基板を製造する工程図である。 １・・・セラミック回路基板 訃・・バンプ取り付は面
３・・・研磨ライン ４・・・電極 ５・・・金属導体
６・・・ろう材
プ付き基板を製造する工程図である。 １・・・セラミック回路基板 訃・・バンプ取り付は面
３・・・研磨ライン ４・・・電極 ５・・・金属導体
６・・・ろう材
Claims (1)
- （１）焼結したセラミック回路基板のバンプ形成面を研
磨した後、バンプ形成部分に電極を形成し、この電極上
に金属導体をろう付けすることを特徴とするバンプ付き
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11438490A JPH0411798A (ja) | 1990-04-28 | 1990-04-28 | バンプ付き基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11438490A JPH0411798A (ja) | 1990-04-28 | 1990-04-28 | バンプ付き基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0411798A true JPH0411798A (ja) | 1992-01-16 |
Family
ID=14636324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11438490A Pending JPH0411798A (ja) | 1990-04-28 | 1990-04-28 | バンプ付き基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0411798A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292067A (ja) * | 2005-04-11 | 2006-10-26 | Taihei Dengyo Kaisha Ltd | 高圧油圧システム用の油圧回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649588A (en) * | 1979-09-28 | 1981-05-06 | Tokyo Shibaura Electric Co | Method of forming thin film for ceramic substrate |
| JPS6477989A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Substrate having bump and manufacture thereof |
-
1990
- 1990-04-28 JP JP11438490A patent/JPH0411798A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649588A (en) * | 1979-09-28 | 1981-05-06 | Tokyo Shibaura Electric Co | Method of forming thin film for ceramic substrate |
| JPS6477989A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Substrate having bump and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292067A (ja) * | 2005-04-11 | 2006-10-26 | Taihei Dengyo Kaisha Ltd | 高圧油圧システム用の油圧回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3026465B2 (ja) | セラミック薄膜混成配線基板および製造方法 | |
| US20030141103A1 (en) | PCB solder pad geometry including patterns improving solder coverage | |
| JP2001033484A (ja) | ウエハプローバ | |
| EP0918355A2 (en) | Solder bump input/output pad for a surface mount circuit device | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| JPH0411798A (ja) | バンプ付き基板の製造方法 | |
| JPH04208593A (ja) | 厚膜印刷基板 | |
| JPH0433395A (ja) | バンプ付き基板の製造方法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| JPH0669373A (ja) | 配線基板とその製造方法 | |
| JPH0558678B2 (ja) | ||
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH07211846A (ja) | リードフレーム | |
| JP2887298B2 (ja) | ろう付け接合方法 | |
| JPH0150100B2 (ja) | ||
| JP2698517B2 (ja) | バンプ付基板 | |
| JP3282893B2 (ja) | セラミックス基板の突起電極の形成方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JPS60180151A (ja) | バンプ付基板及びその製作法 | |
| JP3320704B2 (ja) | ウエハプローバおよびウエハプローバに使用されるセラミック基板 | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 |