JPH04115330A - 論理回路シミュレータ生成システム - Google Patents
論理回路シミュレータ生成システムInfo
- Publication number
- JPH04115330A JPH04115330A JP2236573A JP23657390A JPH04115330A JP H04115330 A JPH04115330 A JP H04115330A JP 2236573 A JP2236573 A JP 2236573A JP 23657390 A JP23657390 A JP 23657390A JP H04115330 A JPH04115330 A JP H04115330A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- evaluation routine
- file
- simulator
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 44
- 238000004088 simulation Methods 0.000 claims abstract description 13
- 238000000605 extraction Methods 0.000 claims description 2
- 239000000284 extract Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
Landscapes
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路を検証するために論理シミュレーショ
ンを実行する論理回路シミュレータ生成システムに関す
る。
ンを実行する論理回路シミュレータ生成システムに関す
る。
論理シミュレータは、シミュレータ側にゲート、フリッ
プフロップ、メモリなどの基本素子の評価ルーチンを持
たせ、ライブラリはシミュレータ側が評価ルーチンを持
っている基本素子の組合せとして作成していた。しかし
、ゲート、フリップフロップのような基本素子の組合せ
だけで規模が大きく複雑な処理を行う回路のライブラリ
を作成することは、記述のレベルが低いために困難であ
った。また、多数の基本素子を含むライブラリになるた
め、シミュレーション時に大量のデータ領域を必要とす
るので、大規模回路のシミュレーションも困難になって
いた。
プフロップ、メモリなどの基本素子の評価ルーチンを持
たせ、ライブラリはシミュレータ側が評価ルーチンを持
っている基本素子の組合せとして作成していた。しかし
、ゲート、フリップフロップのような基本素子の組合せ
だけで規模が大きく複雑な処理を行う回路のライブラリ
を作成することは、記述のレベルが低いために困難であ
った。また、多数の基本素子を含むライブラリになるた
め、シミュレーション時に大量のデータ領域を必要とす
るので、大規模回路のシミュレーションも困難になって
いた。
そこで、ライブラリを論理シミュレータのプログラミン
グをしたプログラミング言語で評価ルーチンとして記述
し、リンカで評価ルーチンをシミュレータ核にリンクし
てシミュレータを生成することが考えられた。これによ
り、ライブラリの動作を基本素子の組合せではなく、プ
ログラミング言語の記述で定義できることになり、抽象
度の高い記述ができるようになった。また、そのような
シミュレータでは、リンクしたライブラリ自体を、基本
素子として評価できるので、−回路当りの基本素子数が
減ることになり、大規模回路のシミュレーションが可能
になった。
グをしたプログラミング言語で評価ルーチンとして記述
し、リンカで評価ルーチンをシミュレータ核にリンクし
てシミュレータを生成することが考えられた。これによ
り、ライブラリの動作を基本素子の組合せではなく、プ
ログラミング言語の記述で定義できることになり、抽象
度の高い記述ができるようになった。また、そのような
シミュレータでは、リンクしたライブラリ自体を、基本
素子として評価できるので、−回路当りの基本素子数が
減ることになり、大規模回路のシミュレーションが可能
になった。
従来の論理回路シミュレータ生成システムは、プログラ
ミング言語で書かれた回路構成要素の評価ルーチンソー
スファイルをオブジェクトファイルに変換するコンパイ
ル手段と、回路構成要素の評価ルーチンオブジェクトフ
ァイルをシミュレータ核に付加して新シミュレータを生
成するリンク手段を含んで構成される。
ミング言語で書かれた回路構成要素の評価ルーチンソー
スファイルをオブジェクトファイルに変換するコンパイ
ル手段と、回路構成要素の評価ルーチンオブジェクトフ
ァイルをシミュレータ核に付加して新シミュレータを生
成するリンク手段を含んで構成される。
第２図は従来の論理回路シミュレータ生成システムの一
例を示す構成図である。この構成ではまず、回路構成要
素のライブラリは、動作をゲートやフリップフロップの
組合せではなくプログラミング言語で記述され、評価ル
ーチンソースファイルａとして作成される。評価ルーチ
ンソースファイルａは、コンパイル手段１により評価ル
ーチンオブジェクトファイルｂに変換される０次に、評
価ルーチンオブジェクトファイルｂとシミュレーション
実行の核となるオブジェクトファイルｆとがリンク手段
５によりリンクされ新シミュレータｇ２が生成される。
例を示す構成図である。この構成ではまず、回路構成要
素のライブラリは、動作をゲートやフリップフロップの
組合せではなくプログラミング言語で記述され、評価ル
ーチンソースファイルａとして作成される。評価ルーチ
ンソースファイルａは、コンパイル手段１により評価ル
ーチンオブジェクトファイルｂに変換される０次に、評
価ルーチンオブジェクトファイルｂとシミュレーション
実行の核となるオブジェクトファイルｆとがリンク手段
５によりリンクされ新シミュレータｇ２が生成される。
上述した従来の論理回路シミュレータ生成システムでは
、シミュレーションの対象回路の構成要素が多岐にわた
る場合、シミュレータにリンクしておかなくてはならな
い構成要素の評価ルーチンが非常に多くなってしまう、
そのためシミュレータ自体が大きくなり、大きくメモリ
を占有するので回路を記憶するためのメモリ領域が少な
くなり、シミュレーションできる回路規模が小さくなっ
てしまうという欠点がある。
、シミュレーションの対象回路の構成要素が多岐にわた
る場合、シミュレータにリンクしておかなくてはならな
い構成要素の評価ルーチンが非常に多くなってしまう、
そのためシミュレータ自体が大きくなり、大きくメモリ
を占有するので回路を記憶するためのメモリ領域が少な
くなり、シミュレーションできる回路規模が小さくなっ
てしまうという欠点がある。
本発明の論理回路シミュレータ生成システムは、プログ
ラミング言語で書かれた回路構成要素の評価ルーチンソ
ースファイルをオブジェクトファイルに変換するコンパ
イル手段と、このコンパイル手段により生成されたいく
つかの回路構成要素の評価ルーチンのオブジェクトファ
イルを一つのライブラリファイルとしてまとめるライブ
ラリ化手段と、回路データからシミュレーションに必要
な回路構成要素の評価ルーチン名リストを作成する評価
ルーチン名抽出手段と、前記ライブラリ化手段により作
成されたライブラリファイルから前記評価ルーチン名リ
ストにある評価ルーチンのみを取出しシミュレーション
実行の核となるオブジェクトファイルに付加してシミュ
レータを生成するリンク手段を有することにより構成さ
れる。
ラミング言語で書かれた回路構成要素の評価ルーチンソ
ースファイルをオブジェクトファイルに変換するコンパ
イル手段と、このコンパイル手段により生成されたいく
つかの回路構成要素の評価ルーチンのオブジェクトファ
イルを一つのライブラリファイルとしてまとめるライブ
ラリ化手段と、回路データからシミュレーションに必要
な回路構成要素の評価ルーチン名リストを作成する評価
ルーチン名抽出手段と、前記ライブラリ化手段により作
成されたライブラリファイルから前記評価ルーチン名リ
ストにある評価ルーチンのみを取出しシミュレーション
実行の核となるオブジェクトファイルに付加してシミュ
レータを生成するリンク手段を有することにより構成さ
れる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図で、プログラミング
言語で書かれた回路構成要素の評価ルーチンソースファ
イルａをオブジェクトファイルｂに変換するコンパイル
手段１と、いくつかの回路構成要素の評価ルーチンのオ
ブジェクトファイルｂを一つのライブラリファイルＣと
してまとめるライブラリ化手段２と、対象回路データｄ
からシミュレーションに必要な回路構成要素の評価ルー
チン名リストｅを作成する評価ルーチン名抽出手段３と
、回路構成要素の評価ルーチン名リストｅに基づき回路
構成要素の評価ルーチンのライブラリファイルＣから回
路構成要素の評価ルーチンを取出し、シミュレーション
実行の核となるオブジェクトファイルｆに付加してシミ
ュレータｇ１を生成するリンク手段４とを含んで構成さ
れる。
言語で書かれた回路構成要素の評価ルーチンソースファ
イルａをオブジェクトファイルｂに変換するコンパイル
手段１と、いくつかの回路構成要素の評価ルーチンのオ
ブジェクトファイルｂを一つのライブラリファイルＣと
してまとめるライブラリ化手段２と、対象回路データｄ
からシミュレーションに必要な回路構成要素の評価ルー
チン名リストｅを作成する評価ルーチン名抽出手段３と
、回路構成要素の評価ルーチン名リストｅに基づき回路
構成要素の評価ルーチンのライブラリファイルＣから回
路構成要素の評価ルーチンを取出し、シミュレーション
実行の核となるオブジェクトファイルｆに付加してシミ
ュレータｇ１を生成するリンク手段４とを含んで構成さ
れる。
第１図の実施例におけるシミュレータ生成手順は、まず
、回路構成要素の評価ルーチンが一構成要素を−Ｆ価ル
ーチンソースファイルａとして作成され、コンパイル手
段１によってオブジェクトファイルｂにコンパイルされ
る。このオブジェクトファイルｂは、回路設計で使用さ
れる回路構成要素の種類の数だけ作成する必要があるの
で、非常に多くのオブジェクトファイルが作成され管理
が大変になる。そこで、ライブラリ化手段２により一つ
のライブラリファイルＣにまとめられる。
、回路構成要素の評価ルーチンが一構成要素を−Ｆ価ル
ーチンソースファイルａとして作成され、コンパイル手
段１によってオブジェクトファイルｂにコンパイルされ
る。このオブジェクトファイルｂは、回路設計で使用さ
れる回路構成要素の種類の数だけ作成する必要があるの
で、非常に多くのオブジェクトファイルが作成され管理
が大変になる。そこで、ライブラリ化手段２により一つ
のライブラリファイルＣにまとめられる。
ここまでの手順は、評価ルーチンの変更、新規作成を行
うときに実行する。
うときに実行する。
次に、シミュレーションを行う対象回路が決まった時点
で、その回路データｄがら評価ルーチン名抽出手段３に
より、対象回路のシミュレーションで２必要となる評価
ルーチン名リストｅを作成する。評価ルーチン名リスト
ｅを基にしてリンク手段４は、ライブラリファイルＣが
ら評価ルーチン名リストｅにある評価ルーチンだけを抽
出してシミュレーション実行の核となるオブジェクトフ
ァイルｆとリンクして新シミュレータｇ□を生成する。
で、その回路データｄがら評価ルーチン名抽出手段３に
より、対象回路のシミュレーションで２必要となる評価
ルーチン名リストｅを作成する。評価ルーチン名リスト
ｅを基にしてリンク手段４は、ライブラリファイルＣが
ら評価ルーチン名リストｅにある評価ルーチンだけを抽
出してシミュレーション実行の核となるオブジェクトフ
ァイルｆとリンクして新シミュレータｇ□を生成する。
シミュレータ利用者は、新シミュレータｇ１を用いて対
象回路をシミュレーションする。
象回路をシミュレーションする。
この手順は、シミュレーション対象回路が変わる度に実
行する必要がある。
行する必要がある。
以上説明したように本発明の論理回路シミュレータ生成
システムは、シミュレーション対象回路が決まった時点
で、対象回路のシミュレーションに必要な構成要素の評
価ルーチンだけを取込んだシミュレータを新たに生成す
ることができるので、シミュレータ自体が小さくなり、
メモリ使用量が少ないことから、従来の論理回路シミュ
レータ生成システムで生成されたシミュレータに比べて
、大規模な回路をシミュレーションできるという効果が
ある。
システムは、シミュレーション対象回路が決まった時点
で、対象回路のシミュレーションに必要な構成要素の評
価ルーチンだけを取込んだシミュレータを新たに生成す
ることができるので、シミュレータ自体が小さくなり、
メモリ使用量が少ないことから、従来の論理回路シミュ
レータ生成システムで生成されたシミュレータに比べて
、大規模な回路をシミュレーションできるという効果が
ある。
第１図は本発明の一実施例を示す構成図、第２図は従来
の論理回路シミュレータ生成システムの代表例を示す構
成図である。 １・・・コンパイル手段、２・・・ライブラリ化手段、
３・・・評価ルーチン名抽出手段、４．５・・・リンク
手段、ａ・・・評価ルーチンソースファイル、ｂ・・・
オブジェクトファイル、Ｃ・・・ライブラリファイル、
ｄ・・・回路データ、ｅ・・・評価ルーチン名リスト、
ｆ・・・シミュレーション実行の核となるオブジェクト
ファイル、ｇ ｓ ＋ ｇ ａ・・・新シミュレータ。
の論理回路シミュレータ生成システムの代表例を示す構
成図である。 １・・・コンパイル手段、２・・・ライブラリ化手段、
３・・・評価ルーチン名抽出手段、４．５・・・リンク
手段、ａ・・・評価ルーチンソースファイル、ｂ・・・
オブジェクトファイル、Ｃ・・・ライブラリファイル、
ｄ・・・回路データ、ｅ・・・評価ルーチン名リスト、
ｆ・・・シミュレーション実行の核となるオブジェクト
ファイル、ｇ ｓ ＋ ｇ ａ・・・新シミュレータ。
Claims (1)
- プログラミング言語で書かれた回路構成要素の評価ルー
チンソースファイルをオブジェクトファイルに変換する
コンパイル手段と、このコンパイル手段により生成され
たいくつかの回路構成要素の評価ルーチンのオブジェク
トファイルを一つのライブラリファイルとしてまとめる
ライブラリ化手段と、回路データからシミュレーション
に必要な回路構成要素の評価ルーチン名リストを作成す
る評価ルーチン名抽出手段と、前記ライブラリ化手段に
より作成されたライブラリファイルから前記評価ルーチ
ン名リストにある評価ルーチンのみを取出しシミュレー
ション実行の核となるオブジェクトファイルに付加して
シミュレータを生成するリンク手段を有することを特徴
とする論理回路シミュレータ生成システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236573A JPH04115330A (ja) | 1990-09-06 | 1990-09-06 | 論理回路シミュレータ生成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236573A JPH04115330A (ja) | 1990-09-06 | 1990-09-06 | 論理回路シミュレータ生成システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115330A true JPH04115330A (ja) | 1992-04-16 |
Family
ID=17002639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236573A Pending JPH04115330A (ja) | 1990-09-06 | 1990-09-06 | 論理回路シミュレータ生成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204369A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | シミュレータ開発システム及びシミュレータ開発方法 |
-
1990
- 1990-09-06 JP JP2236573A patent/JPH04115330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204369A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | シミュレータ開発システム及びシミュレータ開発方法 |
| US8527254B2 (en) | 2007-02-22 | 2013-09-03 | Fujitsu Semiconductor Limited | Simulator engine development system and simulator engine development method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US5068812A (en) | Event-controlled LCC stimulation | |
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| US5995736A (en) | Method and system for automatically modelling registers for integrated circuit design | |
| WO2007035702A2 (en) | System and method for transforming graphical models | |
| US6453450B1 (en) | Timing diagram compiler and runtime environment for interactive generation of executable test programs for logic verification | |
| US7266791B2 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| US6847927B2 (en) | Efficient array tracing in a logic simulator machine | |
| US5276854A (en) | Method of multiple CPU logic simulation | |
| US10579761B1 (en) | Method and system for reconstructing a graph presentation of a previously executed verification test | |
| JPH04115330A (ja) | 論理回路シミュレータ生成システム | |
| US7051301B2 (en) | System and method for building a test case including a summary of instructions | |
| US6968523B2 (en) | Design method of logic circuit using data flow graph | |
| Ciampi et al. | Concepts in CAD data base structures | |
| Parasch et al. | Development and application of a designer oriented cyclic simulator | |
| US5910901A (en) | Logic simulator | |
| JP3302547B2 (ja) | 論理シミュレータにおけるテストベクタの作成方法およびシステム | |
| JP2017027288A (ja) | ソフトハード協調解析装置およびソフトハード協調解析装置用のプログラム | |
| Draper | Applying the B-method to avionics software: an initial report on the MIST project | |
| JP2009140028A (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
| ROY CHOWDHURY et al. | Modelling and simulation of combinational digital circuits using Petri nets | |
| Meyer | CANLOGS: a logic gate simulator for all seasons | |
| Grishkin et al. | Automated test development system for digital devices | |
| Stehno | Real-time systems design with PEP | |
| Madorsky et al. | VPP-a Verilog HDL simulation and generation library for C++ |