JPH04115330A - Logical circuit simulator forming system - Google Patents
Logical circuit simulator forming systemInfo
- Publication number
- JPH04115330A JPH04115330A JP2236573A JP23657390A JPH04115330A JP H04115330 A JPH04115330 A JP H04115330A JP 2236573 A JP2236573 A JP 2236573A JP 23657390 A JP23657390 A JP 23657390A JP H04115330 A JPH04115330 A JP H04115330A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- evaluation routine
- file
- simulator
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 44
- 238000004088 simulation Methods 0.000 claims abstract description 13
- 238000000605 extraction Methods 0.000 claims description 2
- 239000000284 extract Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路を検証するために論理シミュレーショ
ンを実行する論理回路シミュレータ生成システムに関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a logic circuit simulator generation system that executes logic simulation to verify logic circuits.
論理シミュレータは、シミュレータ側にゲート、フリッ
プフロップ、メモリなどの基本素子の評価ルーチンを持
たせ、ライブラリはシミュレータ側が評価ルーチンを持
っている基本素子の組合せとして作成していた。しかし
、ゲート、フリップフロップのような基本素子の組合せ
だけで規模が大きく複雑な処理を行う回路のライブラリ
を作成することは、記述のレベルが低いために困難であ
った。また、多数の基本素子を含むライブラリになるた
め、シミュレーション時に大量のデータ領域を必要とす
るので、大規模回路のシミュレーションも困難になって
いた。In logic simulators, the simulator has evaluation routines for basic elements such as gates, flip-flops, and memories, and libraries are created as a combination of basic elements for which the simulator has evaluation routines. However, it has been difficult to create a library of large-scale circuits that perform complex processing using only combinations of basic elements such as gates and flip-flops due to the low level of description. Furthermore, since the library contains a large number of basic elements, a large amount of data area is required during simulation, making it difficult to simulate large-scale circuits.
そこで、ライブラリを論理シミュレータのプログラミン
グをしたプログラミング言語で評価ルーチンとして記述
し、リンカで評価ルーチンをシミュレータ核にリンクし
てシミュレータを生成することが考えられた。これによ
り、ライブラリの動作を基本素子の組合せではなく、プ
ログラミング言語の記述で定義できることになり、抽象
度の高い記述ができるようになった。また、そのような
シミュレータでは、リンクしたライブラリ自体を、基本
素子として評価できるので、−回路当りの基本素子数が
減ることになり、大規模回路のシミュレーションが可能
になった。Therefore, it was considered to write the library as an evaluation routine in the programming language used for programming the logic simulator, and use a linker to link the evaluation routine to the simulator core to generate the simulator. As a result, the operation of the library can be defined not by a combination of basic elements but by a description in a programming language, making it possible to write a highly abstract description. Furthermore, in such a simulator, the linked library itself can be evaluated as a basic element, which reduces the number of basic elements per circuit, making it possible to simulate large-scale circuits.
従来の論理回路シミュレータ生成システムは、プログラ
ミング言語で書かれた回路構成要素の評価ルーチンソー
スファイルをオブジェクトファイルに変換するコンパイ
ル手段と、回路構成要素の評価ルーチンオブジェクトフ
ァイルをシミュレータ核に付加して新シミュレータを生
成するリンク手段を含んで構成される。Conventional logic circuit simulator generation systems include a compiling means for converting a circuit component evaluation routine source file written in a programming language into an object file, and a new simulator by adding the circuit component evaluation routine object file to the simulator core. The link includes a link means for generating a link.
第２図は従来の論理回路シミュレータ生成システムの一
例を示す構成図である。この構成ではまず、回路構成要
素のライブラリは、動作をゲートやフリップフロップの
組合せではなくプログラミング言語で記述され、評価ル
ーチンソースファイルａとして作成される。評価ルーチ
ンソースファイルａは、コンパイル手段１により評価ル
ーチンオブジェクトファイルｂに変換される０次に、評
価ルーチンオブジェクトファイルｂとシミュレーション
実行の核となるオブジェクトファイルｆとがリンク手段
５によりリンクされ新シミュレータｇ２が生成される。FIG. 2 is a block diagram showing an example of a conventional logic circuit simulator generation system. In this configuration, first, a library of circuit components whose operations are described in a programming language rather than a combination of gates and flip-flops is created as an evaluation routine source file a. The evaluation routine source file a is converted into an evaluation routine object file b by the compiling means 1.Next, the evaluation routine object file b and the object file f, which is the core of simulation execution, are linked by the linking means 5 to create a new simulator g2. is generated.
上述した従来の論理回路シミュレータ生成システムでは
、シミュレーションの対象回路の構成要素が多岐にわた
る場合、シミュレータにリンクしておかなくてはならな
い構成要素の評価ルーチンが非常に多くなってしまう、
そのためシミュレータ自体が大きくなり、大きくメモリ
を占有するので回路を記憶するためのメモリ領域が少な
くなり、シミュレーションできる回路規模が小さくなっ
てしまうという欠点がある。In the conventional logic circuit simulator generation system described above, when the circuit to be simulated has a wide variety of components, the number of component evaluation routines that must be linked to the simulator becomes extremely large.
As a result, the simulator itself becomes large and occupies a large amount of memory, which reduces the memory area for storing circuits, resulting in a reduction in the scale of circuits that can be simulated.
本発明の論理回路シミュレータ生成システムは、プログ
ラミング言語で書かれた回路構成要素の評価ルーチンソ
ースファイルをオブジェクトファイルに変換するコンパ
イル手段と、このコンパイル手段により生成されたいく
つかの回路構成要素の評価ルーチンのオブジェクトファ
イルを一つのライブラリファイルとしてまとめるライブ
ラリ化手段と、回路データからシミュレーションに必要
な回路構成要素の評価ルーチン名リストを作成する評価
ルーチン名抽出手段と、前記ライブラリ化手段により作
成されたライブラリファイルから前記評価ルーチン名リ
ストにある評価ルーチンのみを取出しシミュレーション
実行の核となるオブジェクトファイルに付加してシミュ
レータを生成するリンク手段を有することにより構成さ
れる。The logic circuit simulator generation system of the present invention includes a compiling means for converting a circuit component evaluation routine source file written in a programming language into an object file, and several circuit component evaluation routines generated by the compiling means. an evaluation routine name extracting means for creating a list of evaluation routine names for circuit components necessary for simulation from circuit data; It is constructed by having a linking means that generates a simulator by extracting only the evaluation routines in the evaluation routine name list and adding them to the object file that is the core of simulation execution.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の構成図で、プログラミング
言語で書かれた回路構成要素の評価ルーチンソースファ
イルａをオブジェクトファイルｂに変換するコンパイル
手段１と、いくつかの回路構成要素の評価ルーチンのオ
ブジェクトファイルｂを一つのライブラリファイルＣと
してまとめるライブラリ化手段２と、対象回路データｄ
からシミュレーションに必要な回路構成要素の評価ルー
チン名リストｅを作成する評価ルーチン名抽出手段３と
、回路構成要素の評価ルーチン名リストｅに基づき回路
構成要素の評価ルーチンのライブラリファイルＣから回
路構成要素の評価ルーチンを取出し、シミュレーション
実行の核となるオブジェクトファイルｆに付加してシミ
ュレータｇ１を生成するリンク手段４とを含んで構成さ
れる。FIG. 1 is a block diagram of an embodiment of the present invention, which includes a compiling means 1 for converting a circuit component evaluation routine source file a written in a programming language into an object file b, and evaluation of several circuit components. A library forming means 2 that compiles routine object files b into one library file C, and target circuit data d.
evaluation routine name extracting means 3 for creating an evaluation routine name list e of circuit component elements necessary for simulation from the circuit component evaluation routine name list e; and a linking means 4 for generating a simulator g1 by extracting a file and adding it to an object file f, which is the core of simulation execution.
第１図の実施例におけるシミュレータ生成手順は、まず
、回路構成要素の評価ルーチンが一構成要素を−Ｆ価ル
ーチンソースファイルａとして作成され、コンパイル手
段１によってオブジェクトファイルｂにコンパイルされ
る。このオブジェクトファイルｂは、回路設計で使用さ
れる回路構成要素の種類の数だけ作成する必要があるの
で、非常に多くのオブジェクトファイルが作成され管理
が大変になる。そこで、ライブラリ化手段２により一つ
のライブラリファイルＣにまとめられる。In the simulator generation procedure in the embodiment shown in FIG. 1, first, an evaluation routine for a circuit component is created for one component as a -F value routine source file a, and compiled by the compiling means 1 into an object file b. Since it is necessary to create as many object files b as there are types of circuit components used in circuit design, a large number of object files are created and management becomes difficult. Therefore, the libraries are compiled into one library file C by the library forming means 2.
ここまでの手順は、評価ルーチンの変更、新規作成を行
うときに実行する。The steps up to this point are executed when changing or creating a new evaluation routine.
次に、シミュレーションを行う対象回路が決まった時点
で、その回路データｄがら評価ルーチン名抽出手段３に
より、対象回路のシミュレーションで２必要となる評価
ルーチン名リストｅを作成する。評価ルーチン名リスト
ｅを基にしてリンク手段４は、ライブラリファイルＣが
ら評価ルーチン名リストｅにある評価ルーチンだけを抽
出してシミュレーション実行の核となるオブジェクトフ
ァイルｆとリンクして新シミュレータｇ□を生成する。Next, when the target circuit to be simulated is determined, the evaluation routine name extracting means 3 creates an evaluation routine name list e, which is required in the simulation of the target circuit, from the circuit data d. Based on the evaluation routine name list e, the linking means 4 extracts only the evaluation routines in the evaluation routine name list e from the library file C and links them with the object file f, which is the core of simulation execution, to generate a new simulator g□. .
シミュレータ利用者は、新シミュレータｇ１を用いて対
象回路をシミュレーションする。The simulator user simulates the target circuit using the new simulator g1.
この手順は、シミュレーション対象回路が変わる度に実
行する必要がある。This procedure needs to be executed every time the circuit to be simulated changes.
以上説明したように本発明の論理回路シミュレータ生成
システムは、シミュレーション対象回路が決まった時点
で、対象回路のシミュレーションに必要な構成要素の評
価ルーチンだけを取込んだシミュレータを新たに生成す
ることができるので、シミュレータ自体が小さくなり、
メモリ使用量が少ないことから、従来の論理回路シミュ
レータ生成システムで生成されたシミュレータに比べて
、大規模な回路をシミュレーションできるという効果が
ある。As explained above, the logic circuit simulator generation system of the present invention can generate a new simulator incorporating only the evaluation routines for the components necessary for simulating the target circuit, once the circuit to be simulated has been determined. Therefore, the simulator itself becomes smaller,
Because it uses less memory, it has the advantage of being able to simulate large-scale circuits compared to simulators generated by conventional logic circuit simulator generation systems.
第１図は本発明の一実施例を示す構成図、第２図は従来
の論理回路シミュレータ生成システムの代表例を示す構
成図である。
１・・・コンパイル手段、２・・・ライブラリ化手段、
３・・・評価ルーチン名抽出手段、４．５・・・リンク
手段、ａ・・・評価ルーチンソースファイル、ｂ・・・
オブジェクトファイル、Ｃ・・・ライブラリファイル、
ｄ・・・回路データ、ｅ・・・評価ルーチン名リスト、
ｆ・・・シミュレーション実行の核となるオブジェクト
ファイル、ｇ ｓ ＋ ｇ ａ・・・新シミュレータ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a typical example of a conventional logic circuit simulator generation system. 1... Compilation means, 2... Library creation means,
3... Evaluation routine name extraction means, 4.5... Linking means, a... Evaluation routine source file, b...
Object file, C...library file,
d...Circuit data, e...Evaluation routine name list,
f... Object file that is the core of simulation execution, g s + g a... New simulator.
Claims (1)
チンソースファイルをオブジェクトファイルに変換する
コンパイル手段と、このコンパイル手段により生成され
たいくつかの回路構成要素の評価ルーチンのオブジェク
トファイルを一つのライブラリファイルとしてまとめる
ライブラリ化手段と、回路データからシミュレーション
に必要な回路構成要素の評価ルーチン名リストを作成す
る評価ルーチン名抽出手段と、前記ライブラリ化手段に
より作成されたライブラリファイルから前記評価ルーチ
ン名リストにある評価ルーチンのみを取出しシミュレー
ション実行の核となるオブジェクトファイルに付加して
シミュレータを生成するリンク手段を有することを特徴
とする論理回路シミュレータ生成システム。A compiling means for converting a circuit component evaluation routine source file written in a programming language into an object file, and a collection of several circuit component evaluation routine object files generated by this compiling means into one library file. a library creation means; an evaluation routine name extraction means for creating an evaluation routine name list of circuit components necessary for simulation from circuit data; and extracting only the evaluation routines in the evaluation routine name list from the library file created by the library creation means. A logic circuit simulator generation system characterized by having a linking means for generating a simulator by adding it to an object file that is the core of simulation execution.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236573A JPH04115330A (en) | 1990-09-06 | 1990-09-06 | Logical circuit simulator forming system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236573A JPH04115330A (en) | 1990-09-06 | 1990-09-06 | Logical circuit simulator forming system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115330A true JPH04115330A (en) | 1992-04-16 |
Family
ID=17002639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236573A Pending JPH04115330A (en) | 1990-09-06 | 1990-09-06 | Logical circuit simulator forming system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115330A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204369A (en) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | Simulator development system and method |
-
1990
- 1990-09-06 JP JP2236573A patent/JPH04115330A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204369A (en) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | Simulator development system and method |
| US8527254B2 (en) | 2007-02-22 | 2013-09-03 | Fujitsu Semiconductor Limited | Simulator engine development system and simulator engine development method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051938A (en) | Simulation of selected logic circuit designs | |
| US5068812A (en) | Event-controlled LCC stimulation | |
| US6026226A (en) | Local compilation in context within a design hierarchy | |
| US5995736A (en) | Method and system for automatically modelling registers for integrated circuit design | |
| EP1927047A2 (en) | System and method for transforming graphical models | |
| US6453450B1 (en) | Timing diagram compiler and runtime environment for interactive generation of executable test programs for logic verification | |
| US7266791B2 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| US20020072889A1 (en) | Efficient array tracing in a logic simulator machine | |
| US10579761B1 (en) | Method and system for reconstructing a graph presentation of a previously executed verification test | |
| JPH04115330A (en) | Logical circuit simulator forming system | |
| US7051301B2 (en) | System and method for building a test case including a summary of instructions | |
| US6968523B2 (en) | Design method of logic circuit using data flow graph | |
| Ciampi et al. | Concepts in CAD data base structures | |
| Parasch et al. | Development and application of a designer oriented cyclic simulator | |
| US5910901A (en) | Logic simulator | |
| JP3302547B2 (en) | Method and system for creating test vector in logic simulator | |
| JP2017027288A (en) | Software/hardware cooperation analysis device and program for software/hardware cooperation analysis device | |
| Draper | Applying the B-method to avionics software: an initial report on the MIST project | |
| JP2009140028A (en) | Programming description generation device for hardware verification, programming description generation method for hardware verification, control program, and readable recording medium | |
| ROY CHOWDHURY et al. | Modelling and simulation of combinational digital circuits using Petri nets | |
| Meyer | CANLOGS: a logic gate simulator for all seasons | |
| Grishkin et al. | Automated test development system for digital devices | |
| Stehno | Real-time systems design with PEP | |
| Madorsky et al. | VPP-a Verilog HDL simulation and generation library for C++ | |
| KR19990079355A (en) | Test bench generator and simulation method using the same |