JPH0410550A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0410550A
JPH0410550A JP11271790A JP11271790A JPH0410550A JP H0410550 A JPH0410550 A JP H0410550A JP 11271790 A JP11271790 A JP 11271790A JP 11271790 A JP11271790 A JP 11271790A JP H0410550 A JPH0410550 A JP H0410550A
Authority
JP
Japan
Prior art keywords
circuit board
lead frame
bed
insulating
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11271790A
Other languages
English (en)
Other versions
JP2753112B2 (ja
Inventor
Koji Araki
浩二 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11271790A priority Critical patent/JP2753112B2/ja
Publication of JPH0410550A publication Critical patent/JPH0410550A/ja
Application granted granted Critical
Publication of JP2753112B2 publication Critical patent/JP2753112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • H01L2224/75303Shape of the pressing surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレームのベッド上に半導体ペレット
の他に絶縁回路基板とをマウントし、さらにボンディン
グワイヤで各電極を電気的に接続するようにした半導体
装置の製造方法に関する。
(従来の技術) 半導体装置においては、リードフレームのベット上に1
個の半導体ペレットをマウントすることか通常行われて
いるが、最近、市場の要求等により、リードフレームの
ベッド上に複数の半導体ペレットをマウントするように
したものが増えつつある。
従来のこのような半導体装置の一例の概要を第4図に示
す。
即ち、リードフレーム1のベッドla上には、例えば2
個の半導体ペレット2,3が銀ペースト等の導電性接着
剤を介して、更に両手導体ベレット2.31;挾まれた
位置に絶縁回路基板4が夫々マウントされている。そし
て、半導体ペレット23の各電極バットとリードフレー
ム1の対応する各リード1bとは、直接又は絶縁回路基
板4を中継してボンディングワイヤ5て電気的に接続さ
れ、更に半導体ペレット2.3の夫々対応する各電極パ
ッドは、絶縁回路基板4を中継してボンディングワイヤ
5で電気的に接続されている。
このように、絶縁回路基板4を中継するのは、半導体ペ
レット2.3の各電極バンド同志を直接ワイヤボンディ
ングを施してボンディングワイヤ5で結線すると、この
電極パッドか損傷してしまう恐れがあるので、これを防
止するとともに、配線の自由度をより高めて小型化等の
要請に答えるためである。
ここに、前記絶縁回路基板4は、第5図及び第6図に示
すように、所望形状のエポキシ基板6の上に、銅(Cu
)、ニッケル(N1)及び金(Au)の三層構造の回路
パターン7を形成し、更にこの回路パターン7を保護す
るため、この上に樹脂レジスト8を加熱積層したもので
ある。このエポキシ基板6の厚さtは、通常0.1〜0
.2mm程度と一般にかなり薄い。
この絶縁回路基板4のリードフレーム1のヘッド1a上
へのマウントは、導電性接着剤による接着ては、絶縁回
路基板4に設けられているメツキ線(図示せず)によっ
て電気的リークか発生する恐れがあるので、これを防止
するため、一般に接着シートを用いて行われていた。
即ち、表面に剥離紙を貼付けた状態の接着シートを絶縁
回路基板4の裏面に予め接合しておき、この接着シート
の剥離紙を剥かした後、この絶縁回路基板4をコレット
で真空吸着して、リードフレーム1のベッド1aの所定
位置に搭載し、しかる後、接着シートに熱を加えつつ加
圧治具て加圧してこれを硬化させることによって行われ
ていた。
しかしながら、このように−々剥離紙を剥がすことは、
生産性や作業性の低下に繋がるばかりでなく、コストの
増大を招くといった欠点があった。
そこで出願人は、先に特願平1−309894号として
、第7図及び第8図に示すように、絶縁配線基板4に形
状に合わせたスタンプ台9の表面に絶縁性樹脂接着剤1
0を塗布し、このスタンプ台9を介してリードフレーム
1のベッド1aの所定位置にこの絶縁性樹脂接着剤10
を塗布した後、コレット11で真空吸着した絶縁配線基
板4を上方から押付ける。そして、その後、この絶縁配
線基板4を保持したリードフレーム1ごとオーブンに入
れて加熱することによって、絶縁性樹脂接着剤10を熱
硬化させるようにしたものを提案した。
(発明が解決しようとする課題) しかしながら、上記特願平1−309894号後方に記
載のものは、作業性及び生産性の向上、更にはコストダ
ウンを図るといった所望の効果を奏するものの、以下の
ような不具合があることが判った。
即ち、上記のように絶縁回路基板4のエポキシ基板6は
一般にかなり薄いため、この表面に塗布した樹脂レジス
ト8の硬化収縮によって、第6図に示すように、絶縁性
回路基板4の全体に反りaが発生してしまうといった現
象か生じる。この反りaの量は、絶縁回路基板4の大き
さか大きくなればなる程、即ち半導体装置が大型化すれ
ばする程大きくなる。
そして、このように反りaが生じた状態で、上記のよう
な方法でリードフレーム1のベッド1aに絶縁回路基板
4をマウントすると、絶縁性樹脂接着剤10は、未反応
の状態での接着力が期待てきないため、第9図及び第1
0図のように、−旦押え付けられていた絶縁性回路基板
4がその反りaに伴う弾性力で再び反ってしまい、この
結果、絶縁性樹脂接着剤10か熱硬化した後にも、この
反りa′が残って絶縁回路基板4の周縁部に接着剤10
が充填されない部分Cか発生してしまうことかあるとい
った不具合が生じてしまうのである。
そして、このように、絶縁性回路基板4の周縁部下方に
接着剤10か充填されない部分Cか生じてしまうと、絶
縁性回路基板4の周縁部上面に設けられているポンディ
ングパッド4aにボンディングワイヤ5をボンディング
する時、加重や超音波の振動が逃げてしまい、ボンディ
ング不良に繋がってしまう。
本発明は上記に鑑み、絶縁回路基板をリードフレームの
ベッドにマウントする際に、この絶縁回路基板に反りが
発生していても、絶縁回路基板をリードフレームにベッ
ドにその全面に亙って確実に接着させてマウントするこ
とにより、この反りを矯正してボンディング性を向上さ
せることがきるようにしたものを提供することを目的と
する。
〔発明の構成〕
(課題を解決するための手段) 上記目的を達成するため、本発明に係る半導体装置の製
造方法は、回路パターンを形成した絶縁回路基板とリー
ドフレームのベッドとの間に絶縁性樹脂接着剤を介在さ
せ、この接着剤を前記リードフレーム又は回路パターン
の少なくとも一方を加熱することにより該接着剤の硬化
開始温度付近まで加熱しつつ両者を圧接させてリードフ
レームのベッド上に絶縁回路基板をマウントし、この絶
縁回路基板の回路パターンを中継して前記ベッドにマウ
ントした半導体ベレットの電極と他の半導体ベレットの
電極または前記リードフレームのリードとを電気的に接
続するようにしたものである。
ここに、前記接着剤として、硬化時の揮発分か2%以下
のものを使用することもできる。
(作 用) 上記のように構成した本発明によれば、絶縁回路基板と
リードフレームのベッドとは、その間に絶縁性樹脂接着
剤を介在させた状態で圧接され、この圧接時に接着剤は
硬化開始温度付近まで加熱されているために、粘着力を
持って両者を接着させることになり、これによって絶縁
回路基板をその全面に亙ってリードフレームのベッドに
接着させることができる。しかも、この接着剤として、
硬化時の揮発分が2%以下のものを使用することにより
、この接着剤内部にボイドが発生してしまうことを防止
することができる。
(実施例) 以下、本発明の詳細な説明する。
先ず、所定形状に形成したリードフレーム1のベッド1
aの上の所定の位置に、第6図に示すのと同様な方法で
、即ち絶縁回路基板4の形状に合わせたスタンプ台9に
より絶縁性樹脂接着剤10を塗布する。この絶縁性樹脂
接着剤10として、硬化時の揮発分が2%以下のものを
使用することが、硬化時にこの内部にボイドが発生して
しまうことを防止する上で好ましい。
一方、第5図及び第6図に示すのと同様に、即ち、所望
形状のエポキシ基板6の上面に、銅(Cu)、ニッケル
(Ni)及び金(Au)の三層構造の回路パターン7を
形成し、更にこの回路パターン7を保護するため、この
上に樹脂レジスト8を加熱積層して絶縁回路基板4を構
成する。
この絶縁回路基板4は、樹脂レジスト8の硬化収縮によ
り絶縁回路基板4の全体に反りaが発生しているもので
あっても良い。
そして、リードフレーム1のベッド1aに絶縁回路基板
4をマウントするに際し、このリードフレーム1を、ヒ
ータステージ12の上面に載置し、一方、絶縁回路基板
4は、コレット12を介して真空吸着する。
この状態で、ベッド1aと絶縁性回路基板4とを、この
間に絶縁性樹脂接着剤10を介在させつつ圧接させるの
であるか、この圧接の際、または圧接に先立ってヒータ
ステージ12により、絶縁性樹脂接着剤10をその硬化
反応開始温度付近まで加熱する。これによって、この絶
縁性樹脂接着剤10の反応を多少進ませて粘着性を持た
せ、この粘着力によって絶縁性回路基板4の反りを矯正
して、この周縁にも接着剤10を充填することができる
ようになる。
そして、上記絶縁性樹脂接着剤1oを熱硬化させて絶縁
性回路基板4のリードフレーム1のベッド1aへのマウ
ントを終了する。
この時、絶縁回路基板4に剥がれが生じたが否かを基板
サイズを1#ll1i〜8INAまで変化させて調べた
結果を第3図に示す。この図から明らかなように、上記
範囲内の基板サイズにおいては、剥がれが全く発生しな
いことが判る。
そして、リードフレーム1のベッド1a上に半導体ベレ
ット2.3をマウントするのであるが、このマウントは
、上記絶縁回路基板4のベッド1aへのマウントの前又
は後に行う。
即ち、例えば半導体ベレット2.3を半田を介してベッ
ド1aにマウントする際には、この半田付けに要する温
度が、かなり高温となるので、半導体ベレット2,3の
マウントを先に行う。また、半導体ベレット2.3を銀
ペーストを介してマウントする時には、この銀ペースト
にボイドが発生してしまうことを防止するため、絶縁性
回路基板4のマウントを先に行う。
そして、通常のワイヤボンディング工程、即ち半導体ベ
レット2.3の各電極パッドとリードフレーム1の対応
する各リード1bとを、直接又は絶縁回路基板4を中継
してボンディングワイヤ5で電気的に接続し、更に半導
体ベレット2.3の夫々対応する各電極パッドを、絶縁
回路基板4を中継してボンディングワイヤ5で電気的に
接続することによって、第4図に示すように構成するの
である。
この時、上記のように、絶縁回路基板4はその全面にお
いてリードフレーム1のベッド1aに接着されてマウン
トされて、反りが発生していたとしてもこれが矯正され
るため、この絶縁回路基板4のポンディングパッド4a
をワイヤボンディング装置でボンディングする際に、こ
の時の荷重や超音波振動が逃げて、ボンディング性が悪
化してしまううことを防止することができる。
第2図は、他の実施例を示すもので、上記実施例は、ヒ
ータステージ12を介してリードフレーム1、ひいては
絶縁性樹脂接着剤10を加熱するようにしたものである
が、本実施例は、絶縁回路基板4を保持するものとして
加熱装置13付き平コレット11′を使用し、この加熱
装置13で平コレット11′を介して絶縁性接着剤10
を加熱するようにしたものである。
なお、上記第1及び第2の実施例を組合わせてヒータス
テージ12と平コレット11′の加熱装置13で、絶縁
性樹脂接着剤10を同時に加熱するようにすることがで
きる。
また、絶縁回路基板4をリードフレーム1のベッド1a
にマウントするに先立って、この絶縁回路基板4に塗布
した絶縁性樹脂接着剤10を別な場所で予め加熱したり
、絶縁回路基板4をリードフレーム1のベッド1aにマ
ウントした後、別な所で絶縁回路基板4をベッド1aに
押え付けつつ絶縁性樹脂接着剤10を加熱反応させるよ
うにすることもできる。
〔発明の効果〕
本発明は上記のような構成であるので、絶縁回路基板と
リードフレームのベッドとは、その間に絶縁性樹脂接着
剤を介在させた状態で圧接され、この圧接時に接着剤は
硬化開始温度付近まで加熱されて粘着力を持って両者を
接着させるため、基板の反りを矯正できるだけの粘着力
を持って絶縁回路基板をその全面に亙ってリードフレー
ムのベッドに接着させてマウントすることができ、これ
によって、ボンディング時に荷重や超音波振動が逃げて
しまうことを防止して、ボンディング性を良好にするこ
とができる。
更に、接着剤として、硬化反応終了温度までの揮発分が
2%以下のものを使用することにより、接着剤の内部に
ボイドが発生してしまうことを防止することができると
いった効果がある。
【図面の簡単な説明】
第1図及び第2図は本発明の夫々異なる実施例に付する
装置の基板マウント時における断面図、第3図は上記実
施例によってマウントした基板の剥かれの発生状況を示
すグラフ、第4図は本発明か適用される半導体装置のR
要を示す斜視図、第5図は第4図における基板を示す平
面図、第6図は同じく正面図、第7図及び第8図は従来
の方法の説明に付する正面図、第9図は基板の剥がれが
生じた状態の正面図、第10図な第9図のX部拡大図で
ある。 1・・・リードフレーム、la・・・ベッド、1b・・
・リード、2,3・・・半導体ベレット、4・・・絶縁
回路基板、5・・・ボンディングワイヤ、7・・・回路
パターン、8・・・樹脂レジスト、 9・・スタンプ台、 10・・・絶縁 性器脂接着剤、11 11′ コレット、 12・ ヒータステージ、 13・・・加熱装置。

Claims (1)

  1. 【特許請求の範囲】 1、回路パターンを形成した絶縁回路基板とリードフレ
    ームのベッドとの間に絶縁性樹脂接着剤を介在させ、こ
    の接着剤を前記リードフレーム又は絶縁回路基板の少な
    くとも一方を加熱することにより該接着剤の硬化開始温
    度付近まで加熱しつつ両者を圧接させてリードフレーム
    のベッド上に絶縁回路基板をマウントし、この絶縁回路
    基板の回路パターンを中継して前記ベッドにマウントし
    た半導体ペレットの電極と他の半導体ペレットの電極ま
    たは前記リードフレームのリードとを電気的に接続する
    ことを特徴とする半導体装置の製造方法。 2、前記接着剤として、硬化時の揮発分が2%以下のも
    のを使用することを特徴とする半導体装置の製造方法。
JP11271790A 1990-04-27 1990-04-27 半導体装置の製造方法 Expired - Fee Related JP2753112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11271790A JP2753112B2 (ja) 1990-04-27 1990-04-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11271790A JP2753112B2 (ja) 1990-04-27 1990-04-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0410550A true JPH0410550A (ja) 1992-01-14
JP2753112B2 JP2753112B2 (ja) 1998-05-18

Family

ID=14593757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11271790A Expired - Fee Related JP2753112B2 (ja) 1990-04-27 1990-04-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2753112B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188944A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188944A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置の製造方法
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2753112B2 (ja) 1998-05-18

Similar Documents

Publication Publication Date Title
US6981317B1 (en) Method and device for mounting electronic component on circuit board
JP4675178B2 (ja) 圧着方法
JPH0410550A (ja) 半導体装置の製造方法
JPH11103158A (ja) プリント配線板へのフリップチップ実装方法および実装構造
JPS6245138A (ja) 電子部品装置の製法
JP3100949B2 (ja) 配線基板の製造方法
JPH04171970A (ja) 半導体装置
JP3608476B2 (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP2998484B2 (ja) 半導体装置用リードフレーム
JP3637438B2 (ja) 配線基板の製造方法
JP2000174066A (ja) 半導体装置の実装方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JPH10256306A (ja) 回路板の製造法
JPH04119644A (ja) 半導体素子の実装方法
JP2728230B2 (ja) リードの接合法
JP4540216B2 (ja) 半導体モジュールの製造方法
JPH1140607A (ja) 半導体装置の製造方法と封止部材の製造方法
JP3598058B2 (ja) 回路基板
JPH07201894A (ja) 電子部品搭載装置の製造方法
JPH11251485A (ja) 半導体装置及びその製造方法
JP3445687B2 (ja) 半導体チップの実装方法
JPH06314707A (ja) 混成集積回路
JP3440677B2 (ja) 電子部品の実装方法
JPH07263487A (ja) 半導体装置の製造方法
JPH10313072A (ja) 半導体素子搭載用基板および半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees