JPH04102378A - 発光ダイオード装置の製造方法 - Google Patents

発光ダイオード装置の製造方法

Info

Publication number
JPH04102378A
JPH04102378A JP2220364A JP22036490A JPH04102378A JP H04102378 A JPH04102378 A JP H04102378A JP 2220364 A JP2220364 A JP 2220364A JP 22036490 A JP22036490 A JP 22036490A JP H04102378 A JPH04102378 A JP H04102378A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
emitting diode
dicing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2220364A
Other languages
English (en)
Inventor
Toshinori Nakahara
利典 中原
Katsuya Ota
勝也 大田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2220364A priority Critical patent/JPH04102378A/ja
Publication of JPH04102378A publication Critical patent/JPH04102378A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はリード線のない略箱型をした発光ダイオード装
置に関する。
(ロ)従来の技術 近年リード線のないコンパクトな略箱型形状をした発光
ダイオード装置が提案されるようになった。これは例え
ば特公昭60−43040号公報の如く、第6図(基板
の平面図)と第7図(装置の断面図)に示されていた。
これらの図に於て、甜脂から成る基板31に複数の凹部
32と四角状のスルーホール33を樅と横に整列して形
成した。そしてメツキを施こした結果、凹部32の底面
にそれぞれの端部34と35が位置し、基板31の頂面
36と側面37を通り裏面38までのびかつ延長方向が
反対となる第1の金属層39と第2の金属層40を形成
した。端部34の上に固着された発光ダイオード41と
端部35を金属細線42で接続し、凹部32のみに透光
性樹脂43を覆っていた。その後、横方向にE 1E 
+ E s・・・と縦方向にF、F、F、F、・・・と
ダイシングすると複数の発光ダイオード装置44が完成
した。
(ハ)発明が解決しようとする課題 しかして上述の装置では、基板31からの取り数を多く
するために四角状のスルーホール33の縦の長さeは出
来るだけ小さく、例えば0.8rgmに、そして同様に
凹部32同志の間隔fも0.8mmに作製された。通常
用いるダイシング刃の幅は0.3mmであるから、ダイ
シング刃の外側とスルーホール33の内側との間隔gの
基準値は(0,8−0,3)/ 2 =0.25mmと
なる。そして成型品である基板31の寸法精度は通常±
0.1mmであり、E r E ! E s・・・のダ
イシング寸法精度は±0.15mm以上であるので、装
置の側面45に於てダイシング刃が第1の金属層39又
は第2の金属層40を傷つけて導通不良となり易い。何
故ならば通常ダイシング装置は40mmの距離を視野に
持つ顕微鏡を備えて、基板31上のマーカーに位置合せ
しながらダイシングする。しかし従来の装置の様に、四
角状のスルーホール33は正確なマーカーを求めにくい
のでダイシング寸法精度は±0.15mm以上と粗くな
った。
従って本発明はかかる欠点を解消するものであり、すな
わちダイシング寸法精度を±0.1mm以内に管理しダ
イシング時に金属層を傷つけることなく導通不良を起こ
さない発光ダイオード装置の製造方法を提供するもので
ある。
(ニ)課題を解決するための手段 本発明は上述の課題を解決するために、縦と横に順次整
列した複数の凹部と六角形状のスルーホールを有する基
板に於て、第1の金属層と第2の金属層の少なくとも1
方の端部が前記凹部の底面に位置し、それぞれが前記基
板の頂面と前記スルーホールを通り互いに対向して裏面
に延びる様に形成する工程と、前記端部の上に発光ダイ
オードを固着し該発光ダイオードに配線処理し前記凹部
より広い範囲を透光性樹脂で覆う工程と、前記凹部の1
辺に平行になる様、前記六角形状のスルーホールの2つ
の頂点を順次結んで切断する工程を含む方法で発光ダイ
オード装置を製造するものである。
(ホ)作 用 上述の様に基板上の六角形状のスルーホールの2つの頂
点を順次結んで切断することにより、ダイシング寸法精
度を十分±0.1mm以内に管理することができる。
(へ)実施例 最初に第1図乃至第3図に従い本発明の第1実施例を説
明する。第1図は基板の平面図、第2図は発光ダイオー
ド装置の平面図、第3図は第2図のCC断面図である。
これらの図に於て1は液晶ポリマー等の高耐熱性樹脂か
ら成る基板である。
基板1に於て平行に対になって縦と横に整列した複数の
凹部2と六角形状のスルーホール3を形成する。凹部2
の大きさは横1.8mm縦2.5mmである。
そしてメツキにてバターニングされた結果、IEIの金
属層4の端部5が凹部2の底面に設けられ、基板1の頂
面6とスルーホール3を通り裏面7までのび、その延長
方向は中心方向を向いている。
そして上述のパターニングの結果、第2の金属層8の端
部9が端部5と離れて凹部2の底面に設けられ、頂面6
とスルーホール3を通り裏面7までのび、その延長方向
は第1の金属層4と反対である。また六角形状のスルー
ホール3の大きさは横の長さaが1.8mmで縦の長さ
bが0.8mmである。
その後、端部5の上に導電性接着剤を介して発光ダイオ
ード10を固着する。発光ダイオード10は例えば1辺
0.2−0.4mm、厚さ0.3mmの略さいころ状を
なしたGaP、 GaAsP等がらできている。そして
この発光ダイオード10と端部9を金属細線11により
配線処理をする。この発光ダイオード10と金属層al
llのみならず、凹部2より広い範囲の頂面6をエポキ
シ樹脂等がら成る透光性樹脂12で覆う。
その後、凹部2の1辺に平行な六角形状のスルーホール
3の2つの頂点を順次マーカーとしてダイシング装置の
顕微鏡で位置合せしながらr基板1の横方向にA 、A
 、A 、・・・とダイシングする。そして縦方向にB
、B、B3B、・・・とダイシングして発光ダイオード
装置】3を完成する。発光ダイオード装置13は側面に
台形状の四部14を有する。四部の寸法、すなわちダイ
シングによる切断面から凹の底面までの間隔Cの基準値
は、ダイシング刃の幅が0.3■だから、(0,8−0
,3)/ 2 =0.25mmである。基板lの寸法精
度を±0.1+nmとしても、ダイシングは頂点をマー
カーにしているのでダイシング寸法精度は高く±0.1
mm以内に管理できる。
また従来の装置では、透光性樹脂が凹部のみを覆ってい
たので透光性樹脂と金属層の熱膨張率の違いにより両者
の界面46に於て、透光性樹脂の剥離が生じた。そのた
め、本実施例では、透光性樹脂12を凹部2より広い範
囲に覆っているので透光性樹脂12の密着性は向上し剥
離しなくなる。
次に第4図(基板の平面図)に従い本発明の第2実施例
を説明する。この図に従い、基板15に於て平行に対に
なって縦と横に整列した複数の凹部2と六角形状のスル
ーホール3を形成し、V字溝16を所定の間隔で縦に(
すなわちスルーホールの整列方向と直交して)ストライ
プ状に形成する。V字溝16は幅が0.4−0.5mm
であり、深さが0.1−0.3mmである。第1実施例
と同じパターニングと配線処理と樹脂モールドをして、
横方向にA 1A * A s・・・とダイシングする
そして基板15のV字溝16の頂点をマーカーとしてダ
イシング装置の顕微鏡で位置合せしながら、縦方向にD
 1D * D s D 、・・・とダイシングして複
数の発光ダイオード装置17(図示せず)が完成する。
従来の装置では、基板の縦方向にマーカーがないので適
正な位置で等間隔にダイシングすることができなかった
ので、凹部と側面との間の肉厚を一定に維持できなかっ
た。そのため、本実施例では基板の縦方向に設けたV字
溝16の頂点をマーカーにすることにより、ダイシング
寸法精度を±0.1mm以内に管理することができて、
等間隔にダイシングすることができる。
次に第5図(発光ダイオード装置の断面図)に従い本発
明の第3実施例を説明する。第2の金属層18の端部1
9を頂面6の上に設け、金属細線20により発光ダイオ
ード10と第2の金属層18の端部19を結線する。そ
の他の部品及び製造方法は第1実施例と同じである。
そして従来の装置では凹部の底面に第1の金属層の端子
および第2の金属層の端子を設けるのでh寸法で示され
る底面は広い面積となり、発光面積が広くなるので狭指
向性が得られない。そのため本実施例では凹部2の底面
に第1の金属層4の端部5を設ければ良いので、6寸法
で示される底面の面積は従来よりも小さくできる。従っ
て、その他の寸法が従来と同じであれば、従来より発光
面積が狭くなり狭指向性が得られる。
(ト)発明の効果 上述の様に、基板上に設けた六角形状のスルーホールの
2つの頂点を順次マーカーとしてダイシングするのでダ
イシング寸法精度は±0.1mm以内に管理することが
できる。その結果ダイシング時に金属層を傷つけること
がないので導通不良を防止できる。
そして透光性樹脂を凹部より広い範囲に覆っているので
透光性樹脂と金属層の密着性が向上し、透光性樹脂の剥
離が防止できる。その結果、両者の隙間からの不純物等
の侵入による発光ダイオードの損傷を防止し、発光ダイ
オード装置の寿命が長くなる。
さらに、基板の縦方向に設けた7字溝の頂点をマーカー
にすることにより、ダイシング寸法精度を±0.1mm
以内に管理することができる。その結果、等間隔にダイ
シングできるので凹部と側面との間の肉厚を一定に維持
することができ、発光ダイオード装置の均一強度が確保
でき、こわれにくくなる。
そして第2の金属層の端部を基板の頂面に設は凹部の底
面に第1の金属層の端部および発光ダイオードを設ける
ことにより、凹部の底面の面積を小さくできるので、発
光面積が小さくなり狭指向性が要求される需要を満足さ
せることができる。
【図面の簡単な説明】
第1図は本発明の第1実施例に於ける基板の平面図、第
2図はそれの発光ダイオード装置の平面図、第3図は第
2図のCC断面図、第4図は本発明の第2実施例に於け
る基板の平面図、第5図は本発明の第3実施例に於ける
発光ダイオード装置の断面図、第6図は従来の装置に於
ける基板の平面図、第7図はそれの発光ダイオード装置
の断面図である。 1.15・・・基板、2・・・凹部、3・・・スルーホ
ール。 4・・・第1の金属層、5・・・第1の金属層の端部。 6・・・頂面、7・・・裏面、8.18・・・第2の金
属層。 9、 ド。 19・・・第2の金属層の端部、10・・・発光ダイオ
−12・・・透光性樹脂、13・・・発光ダイオード装
置。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣(外2名) 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)縦と横に順次整列した複数の凹部と六角形状のス
    ルーホールを有する基板に於て、第1の金属層と第2の
    金属層の少なくとも1方の端部が前記凹部の底面に位置
    し、それぞれが前記基板の頂面と前記スルーホールを通
    り互いに対向して裏面に延びる様に形成する工程と、前
    記端部の上に発光ダイオードを固着し該発光ダイオード
    に配線処理し前記凹部より広い範囲を透光性樹脂で覆う
    工程と、前記凹部の1辺に平行になる様、前記六角形状
    のスルーホールの2つの頂点を順次結んで切断する工程
    を含む発光ダイオード装置の製造方法。
JP2220364A 1990-08-21 1990-08-21 発光ダイオード装置の製造方法 Pending JPH04102378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2220364A JPH04102378A (ja) 1990-08-21 1990-08-21 発光ダイオード装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2220364A JPH04102378A (ja) 1990-08-21 1990-08-21 発光ダイオード装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04102378A true JPH04102378A (ja) 1992-04-03

Family

ID=16749981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2220364A Pending JPH04102378A (ja) 1990-08-21 1990-08-21 発光ダイオード装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04102378A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670797A (en) * 1994-12-06 1997-09-23 Sharp Kabushiki Kaisha Compact light-emitting device with sealing member and light-transmitting resin seal
JP2002064226A (ja) * 2000-06-28 2002-02-28 Agilent Technol Inc 光 源
US6686609B1 (en) * 2002-10-01 2004-02-03 Ultrastar Limited Package structure of surface mounting led and method of manufacturing the same
JP2005183993A (ja) * 2003-12-19 2005-07-07 Lumileds Lighting Us Llc Ledパッケージ組立体
WO2023008158A1 (ja) * 2021-07-29 2023-02-02 株式会社日立ハイテク 吸光光度測定装置およびそれを備えた生化学分析装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670797A (en) * 1994-12-06 1997-09-23 Sharp Kabushiki Kaisha Compact light-emitting device with sealing member and light-transmitting resin seal
US5814837A (en) * 1994-12-06 1998-09-29 Sharp Kabushiki Kaisha Compact light-emitting device with sealing member
US5882949A (en) * 1994-12-06 1999-03-16 Sharp Kabushiki Kaisha Method of making compact light-emitting device with sealing member
JP2002064226A (ja) * 2000-06-28 2002-02-28 Agilent Technol Inc 光 源
US6686609B1 (en) * 2002-10-01 2004-02-03 Ultrastar Limited Package structure of surface mounting led and method of manufacturing the same
JP2005183993A (ja) * 2003-12-19 2005-07-07 Lumileds Lighting Us Llc Ledパッケージ組立体
WO2023008158A1 (ja) * 2021-07-29 2023-02-02 株式会社日立ハイテク 吸光光度測定装置およびそれを備えた生化学分析装置

Similar Documents

Publication Publication Date Title
US4967146A (en) Semiconductor chip production and testing processes
TWI447961B (zh) 發光二極體封裝體
US4951119A (en) Lead frame for semiconductor devices
US20070018123A1 (en) Surface mount type photo-interrupter and method for manufacturing the same
EP1473776A2 (en) Solid-state imaging device and method for producing the same
JPH04102378A (ja) 発光ダイオード装置の製造方法
US3577631A (en) Process for fabricating infrared detector arrays and resulting article of manufacture
JPS59185306A (ja) 光集積回路の実装法
JPH03160768A (ja) 同じ電子部品のアレーで混成回路装置を作製する方法
JPH0936432A (ja) 横発光型ledおよびその製造方法
JPH07326797A (ja) 側面発光型の半導体発光装置を製造する方法
JPH065926A (ja) チップ形発光ダイオード
JP3139613B2 (ja) 表面実装型半導体発光装置及びその製造方法
JP2000196153A (ja) チップ電子部品およびその製造方法
US3794883A (en) Process for fabricating ge:hg infrared detector arrays and resulting article of manufacture
KR100808644B1 (ko) 표면 실장형 발광 다이오드 램프 및 그 제조 방법
JPH0422351B2 (ja)
JPH0793338B2 (ja) ミニモールド型ledの製造方法
JPH02260598A (ja) 立体配線板の製造方法
JPH0685327A (ja) 光半導体装置の製造方法
JPH06283751A (ja) 光半導体装置
JPS587886A (ja) 半導体装置の製造方法
JP7194518B2 (ja) 電子部品、電子部品の製造方法、電子装置
JPH05218507A (ja) 光半導体装置
JPS62291037A (ja) 半導体チツプのダイボンデイング方法