JPH03174762A - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JPH03174762A JPH03174762A JP2082521A JP8252190A JPH03174762A JP H03174762 A JPH03174762 A JP H03174762A JP 2082521 A JP2082521 A JP 2082521A JP 8252190 A JP8252190 A JP 8252190A JP H03174762 A JPH03174762 A JP H03174762A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microcomputer
- wiring board
- board
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000003825 pressing Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000011889 copper foil Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 10
- 229920001971 elastomer Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000010397 one-hybrid screening Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910000639 Spring steel Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は集積回路基板にマイクロコンピュータを接続し
てなる混成集積回路装置に関し、特にＥＰＲＯＭ内蔵型
マイクロコンピュータ搭載の混成集積回路装置に関する
。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a hybrid integrated circuit device comprising a microcomputer connected to an integrated circuit board, and more particularly to a hybrid integrated circuit device equipped with an EPROM built-in microcomputer.
（ロ）従来の技術
紫外線を照射することによって既に書込まれた記憶情報
を消去し、再書込みが可能な紫外線照射窓を有するＥＰ
ＲＯＭ内蔵のマイクロうンピュータ素子は各種電子機器
に好んで用いられている。(b) Conventional technology An EP having an ultraviolet irradiation window that can erase and rewrite previously written memory information by irradiating it with ultraviolet rays.
Microcomputer elements with built-in ROM are often used in various electronic devices.
このＥＰＲＯＭ内蔵マイクロコンピュータは、制御用あ
るい辻駆動用集積回路と共に現在、その殆んどがプリン
ト配線板に実装されている。各種電子機器で小型軽量化
が要求される機器は、チップ・オン・ボードと称される
技法によってプリント配線板に半導体集積回路（ＩＣ）
チップが直麺倶載され、所要の配線が施された後この配
線部分を含んで前記ＩＣチップが合成樹脂によって被覆
され、極めて小型軽量化が達成されている。Most of these EPROM-embedded microcomputers are currently mounted on printed wiring boards, along with integrated circuits for control or cross-driving. Various electronic devices that require smaller size and lighter weight are equipped with semiconductor integrated circuits (ICs) on printed wiring boards using a technique called chip-on-board.
After the chip is directly mounted and the required wiring is applied, the IC chip, including the wiring portion, is covered with a synthetic resin, thereby achieving an extremely small size and light weight.
かかる従来のＥＰＲＯＭ内蔵マイクロコンピュータの実
装構造を第１２図に従って説明すると、第１２図は従来
のＥＰＲＯＭ内蔵マイクロコンピュータの一部断面を有
する斜視図であって、主表面上に導電性配線パターン〈
４１〉が形成されたガラス・エポキシ樹脂などから構成
された絶縁性基板（４２）のスルーホール（４３）にサ
ーデイツプ型パッケージに組込まれたＥＰＲＯＭ内蔵マ
イクロコンピュータ（４４〉が搭載されている。とのＥ
ＰＲＯＭ内蔵マイクロコンピュータ（４４）はヘッダー
（４５〉及びキャップ（４６）を有し１、前記ヘッダー
（４５）はセラミック基材（４７）に外部導出リード（
４８〉が低融点ガラス材で接着されている。又このヘッ
ダー〈４５〉はガラスに金粉が多量に混入したいわゆる
金ペーストを焼結した素子搭載部（５０）が前記低融点
ガラス材上あるいはセラミック基材（４７）上に接着さ
れており、この素子搭載部（５０〉にＥＰＲＯＭ内蔵マ
イクロコンピュータチップ（５１〉が装着され、このチ
ップ（５１〉の電極と前記外部導出リード（４８）とが
金属細線（５２）によって接続されている。このキャッ
プ（４６）は低融点ガラスによってヘッダー（４５）に
配置されたＥＰＲＯＭ内蔵マイクロコンピュータチップ
〈５１〉を密封している。この様にＥＰＲＯＭ内蔵マイ
クロコンピュータチップ（５１〉を密封したＥＰＲＯＭ
内蔵マイクロコンピュータ（４４）は、前記絶縁性基板
（４２）のスルーホール（４３）に外部導出リード（４
８〉を挿通させ半田によって固定される。このスルーホ
ール（４３）は導電性配線パターン（４１）によって所
要の配線引回しが施され、前記絶縁性基板の端部に設け
られた雄型コネクタ端子部（５５）から図示しない雌型
コネクタへと接続される。The mounting structure of such a conventional microcomputer with a built-in EPROM will be explained with reference to FIG. 12. FIG. 12 is a perspective view with a partial cross section of the conventional microcomputer with a built-in EPROM, in which a conductive wiring pattern is formed on the main surface.
A microcomputer (44) with a built-in EPROM built into a deep dip-type package is mounted in a through hole (43) of an insulating substrate (42) made of glass, epoxy resin, etc., on which a microcomputer (44) is formed. E
A microcomputer (44) with a built-in PROM has a header (45) and a cap (46) 1, and the header (45) has external leads (
48> is bonded with a low melting point glass material. In addition, this header <45> has an element mounting part (50) made of sintered so-called gold paste, which is glass mixed with a large amount of gold powder, which is adhered to the low melting point glass material or ceramic base material (47). A microcomputer chip (51) with a built-in EPROM is mounted on the element mounting portion (50), and the electrodes of this chip (51) and the external leads (48) are connected by thin metal wires (52). 46) is a microcomputer chip with a built-in EPROM (51) which is placed in the header (45) and is sealed with low melting point glass.In this way, the microcomputer chip with a built-in EPROM (51) is sealed with an EPROM.
The built-in microcomputer (44) has an external lead (4) in the through hole (43) of the insulating substrate (42).
8> and fixed with solder. This through hole (43) is routed as required by a conductive wiring pattern (41), and is connected from a male connector terminal portion (55) provided at the end of the insulating board to a female connector (not shown). connected to.
さて、かかる従来のＥＰＲＯＭ内蔵マイクロコンピュー
タ素子の実装構造は、ＥＰＲＯＭ内蔵マイ・クロコンピ
ユータチップ（５１）に比ベパッケージ外形が極めて大
きく、平面占有率もさることながら三次元、つまり高さ
もチップの高さの数倍となり、薄型化に極めて不′利で
ある。更にスルーホール（４３）に外部導出リードを挿
通した後、半田などで固定する必要も生ずる。更に特筆
すべき大きな欠点は、絶縁性基板への実装に先立ってＥ
ＰＲＯＭ内蔵マイクロコンピュータ素子を一部パッケジ
に組立てることである。Now, the mounting structure of such a conventional microcomputer chip with a built-in EPROM has an extremely large package external size compared to that of a microcomputer chip with a built-in EPROM (51), and not only has a surface area but also has a three-dimensional structure, that is, the height is also the height of the chip. This is several times as large as the original size, which is extremely disadvantageous for thinning. Furthermore, after the external lead is inserted into the through hole (43), it is necessary to fix it with solder or the like. Another major drawback that should be noted is that E
This involves assembling a microcomputer element with a built-in PROM into a partial package.
ここではザーディップパッケージクイブのＥＰＲＯＭ内
蔵マイクロコンピュータ素子について述べたが樹脂封止
型パッケージについても上述した問題は発生する。Although the EPROM built-in microcomputer element of Zardip package Quib has been described here, the above-mentioned problems also occur in resin-sealed packages.
斯る問題を解決するために第１３図に示した実装構造が
既に使用されている。The mounting structure shown in FIG. 13 has already been used to solve this problem.
以下に第１３図に示したＥＰＲＯＭ内蔵マイクロコンピ
ュータ実装構造について説明する。The mounting structure of the microcomputer with built-in EPROM shown in FIG. 13 will be explained below.
主表面（６０ａ）に導電性配線パターン（６０ｂ）が形
成されたガラス・エポキシ樹脂板などの絶縁性基板（６
０）上には、ＥＰＲＯＭ内蔵マイクロコンピュータチッ
プ（６１）を載置するチップ搭載エリア（６０ｃ）を有
し、前記配線パターン（６０ｂ）は、このエリア近傍か
ら主表面（６０ａ）上を引回されて図示しない雄型コネ
クタ端子部に接続されている。前記エリア（６０ｃ）に
は、ＥＰＲＯＭ内蔵マイ内蔵マイクロコンビツクチップ
が搭載され、このチップ〈６１〉の表面電極と前記配線
パターン（６０ｂ）とが金属細線（６２〉により接続さ
れている。勿論金属細線（６２〉の１本は前記チップ（
６１〉のサブストレートと接続する為に、このチップ（
６１）が搭＠された配線パターン（６０ｂ）とワイヤリ
ングされている。An insulating substrate (6
0) has a chip mounting area (60c) on which a microcomputer chip (61) with a built-in EPROM is mounted, and the wiring pattern (60b) is routed from the vicinity of this area on the main surface (60a). It is connected to a male connector terminal (not shown). The area (60c) is equipped with a microcombi-chip chip with a built-in EPROM, and the surface electrode of this chip (61) and the wiring pattern (60b) are connected by a thin metal wire (62). One of the thin wires (62〉) is connected to the chip (
61〉 substrate, this chip (
61) is wired with the wiring pattern (60b).
上述した様にＥＰＲＯＭ内蔵マイクロコンピュータチッ
プを直接基板上に搭載することが既に周知技術として知
られている。As described above, it is already known as a well-known technique to directly mount a microcomputer chip with a built-in EPROM on a substrate.
（ハ〉発明が解決しようとする課題
第１３図で示したＥＰＲＯＭ内蔵マイクロコンピュータ
実装構造ではＥＰＲＯＭ内蔵マイクロコンピュータのチ
ップをプリント基板上にダイポンディングしているため
、小型化となることはいうまでもない。しかしながら、
ここでいう小型化はあくまでＥＰＲＯＭ内蔵マイクロコ
ンピュータ自体の小型化である。即ち、第１３図からは
明らかにされていないがＥＰＲＯＭ内蔵マイクロコンピ
ュータの周辺に固着されているその周辺回路素子はディ
スクリート等の電子部品で構成されているために、ＥＰ
ＲＯＭ内蔵マイクロコンピュータを搭載したプリント基
板用の集積回路としてのシステム全体を見た場合なんら
小型化とはならず従来通りプリント基板の大型化、即ち
システム全体が大型化になる問題がある。(c) Problems to be Solved by the Invention In the EPROM built-in microcomputer mounting structure shown in FIG. No. However,
The miniaturization here refers only to the miniaturization of the EPROM built-in microcomputer itself. That is, although it is not clear from FIG. 13, the peripheral circuit elements fixed around the microcomputer with a built-in EPROM are composed of discrete electronic components, so the EPROM
When looking at the entire system as an integrated circuit for a printed circuit board equipped with a microcomputer with a built-in ROM, there is a problem that the printed circuit board becomes larger as before, that is, the entire system becomes larger, rather than being miniaturized at all.
また、第１２図に示した実装構造においても第１３図と
同様にＥＰＲＯＭ内蔵マイクロコンピュータの周辺の回
路、即ちＬＳＩ、ＩＣ等の回路素子がディスクリート等
の電子部品で構成されているため、プリント基板の大型
化、即ちシステム全体が大型化となりユーザが要求され
る軽薄短小のＥＦＲＯＭ内蔵マイクロコンピュータ搭載
の集積回路を提供することができない大きな問題がある
。Furthermore, in the mounting structure shown in FIG. 12, as in FIG. 13, the peripheral circuits of the microcomputer with a built-in EPROM, that is, the circuit elements such as LSI and IC, are composed of discrete electronic components, so the printed circuit board There is a major problem in that the size of the EFROM is increased, that is, the entire system becomes larger, and it is not possible to provide an integrated circuit equipped with an EFROM built-in microcomputer that is light, thin, short, and small as required by users.
更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造では、上述した様にシステ
ム全体が大型化になると共にＥＰＲＯＭ内蔵マイクロコ
ンピュータおよびその周辺の回路素子を互いに接続する
導電パターンが露出されているため信頼性が低下する問
題がある。Furthermore, in the EPROM built-in microcomputer mounting structure shown in FIGS. 12 and 13, the entire system becomes larger as described above, and the conductive patterns that connect the EPROM built-in microcomputer and its peripheral circuit elements are exposed. There is a problem of decreased reliability due to the
更に第１２図および第１３図で示したＥＰＲＯＭ内蔵マ
イクロコンピュータ実装構造ではＥＰＲＯＭ内蔵マイク
ロコンピュータと、その周辺のＩＣ，ＬＳＩ等の回路素
子が露出されているため、基板上面に凹凸が生じて取扱
いにくく作業性が低下する問題がある。Furthermore, in the EPROM-embedded microcomputer mounting structure shown in FIGS. 12 and 13, the EPROM-embedded microcomputer and its surrounding circuit elements such as ICs and LSIs are exposed, making the top surface of the board uneven and difficult to handle. There is a problem that work efficiency decreases.
更に特質すべき問題点は、従来のＥＰＲＯＭ内蔵マイク
ロコンピュータ実装構造ではプリント基板上のＥＰＲＯ
Ｍ内蔵マイクロコンピュータの挿脱が困難であるという
大きな問題があった。A further problem to be noted is that in the conventional microcomputer mounting structure with a built-in EPROM, the EPRO on the printed circuit board is
There was a major problem in that it was difficult to insert and remove the M built-in microcomputer.
（ニ）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、配
線基板上にマイクロコンピュータのみを搭載し、二枚の
基板の一方の基板の所望位置に孔を設け、その孔によっ
て形成された空間に前記配線基板を収納し、前記配線基
板と他方の基板上の導電路との接続は導電性シートを介
して且つ配線基板を加圧手段を用いて加圧することによ
り行い、他の回路素子は二枚の基板とケース材とで形成
された封止空間内に封止した構造とすることを０
特徴とする。(d) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and includes mounting only a microcomputer on a wiring board, and installing a hole at a desired position on one of the two boards. The wiring board is housed in the space formed by the hole, and the wiring board and the conductive paths on the other board are connected via a conductive sheet and the wiring board is pressed using a pressure means. The other circuit elements are sealed in a sealed space formed by two substrates and a case material.
従ってマイクロコンピュータを搭載した混成集積回路装
置を極めて小型で且つ、混成集積回路装置からマイクロ
コンピュータを自由自在に着脱することができるマイク
ロコンピュータ搭載の混成集積回路装置を提供すること
ができる。Therefore, it is possible to provide a hybrid integrated circuit device equipped with a microcomputer that is extremely compact and allows the microcomputer to be freely attached and detached from the hybrid integrated circuit device.
（ホ〉作用
この様に本発明に依れば、一方の基板の所定位置に設け
た孔によって形成された空間内でマイクロコンピュータ
を搭載した配線基板を他方の基板上の導電路と導電性シ
ートを介して加圧接続し、もっとも関連深い回路素子と
の電気的接続を考慮して、効率良くマイクロコンピュー
タともっとも関連深い回路素子とを接続することができ
、信号線即ち導電路の引回し線を不要にすることができ
る。更にマイクロコンピュータの隣接する位置に最も関
連の深い周辺回路素子を配置でき、マイクロコンピュー
タと周辺回路素子との間のデータのやりとりを行うデー
タ線を最短距離あるいは最小距離で実現でき、データ線
の引回しによる実装置１１−
度のロスを最小限に抑制することになり、高密度の実装
が行える。(E) Effect As described above, according to the present invention, the wiring board on which the microcomputer is mounted is connected to the conductive path on the other board and the conductive sheet in the space formed by the hole provided at a predetermined position on one board. It is possible to efficiently connect the microcomputer and the most closely related circuit elements by making pressure connections through the circuit elements and considering the electrical connections with the most closely related circuit elements. In addition, the most closely related peripheral circuit elements can be placed adjacent to the microcomputer, and the data lines for exchanging data between the microcomputer and the peripheral circuit elements can be placed at the shortest or minimum distance. This can be achieved by minimizing the loss of power in the actual device due to the routing of data lines, allowing for high-density packaging.
更に本発明では両基板上に搭載された全ての素子がケー
ス材と二枚の基板で形成された封止空間内に収納される
ため小型化でしかも取扱い性の優れた混成集積回路装置
を提供することができる。Furthermore, in the present invention, all the elements mounted on both substrates are housed in the sealed space formed by the case material and the two substrates, thereby providing a hybrid integrated circuit device that is compact and easy to handle. can do.
更に本発明では上述したようにマイクロコンピュータが
直接基板上に直接搭載されず配線基板上に搭載される構
造であるためにマイクロコンピュータの挿脱を容易に行
える。その結果、両基板上に形成される所望の回路機能
を共通化でき、例えばマイクロコンピュータを搭載した
配線基板を異ならしめることにより異種の装置を極めて
容易に提供できる。Furthermore, in the present invention, as described above, the microcomputer is not directly mounted on the board but is mounted on the wiring board, so that the microcomputer can be easily inserted and removed. As a result, desired circuit functions formed on both substrates can be made common, and different types of devices can be provided extremely easily, for example, by using different wiring substrates on which microcomputers are mounted.
更に本発明では他方の基板上の導電路と配線基板との接
続を導電性シートを介して且つ加圧によって行うため、
従来の半田付接続を行わずにその接続が行えるので上述
した如く、マイクロコンピュータの挿脱を容易に行える
。Furthermore, in the present invention, since the conductive path on the other board and the wiring board are connected via a conductive sheet and by applying pressure,
Since the connection can be made without conventional soldering, the microcomputer can be easily inserted and removed as described above.
（へ）実施例
２
以下に第１図乃至第１１図に示した実施例に基づいて本
発明の混成集積回路装置を詳細に説明する。(F) Embodiment 2 The hybrid integrated circuit device of the present invention will be described in detail below based on the embodiment shown in FIGS. 1 to 11.
第１図は本発明を示すための分解斜視図、第２図は第１
図に示した分解斜視図を組立てたときのＩ−Ｉ断面であ
る。FIG. 1 is an exploded perspective view showing the present invention, and FIG. 2 is an exploded perspective view showing the present invention.
It is an II cross section when the exploded perspective view shown in a figure is assembled.
この混成集積回路装置（１）は独立した電子部品として
用いられインバータエアコン等の幅広いインバータモー
タの分野で機能を独立して有する集積回路として用いら
れる。This hybrid integrated circuit device (1) is used as an independent electronic component and is used as an integrated circuit having independent functions in a wide range of inverter motor fields such as inverter air conditioners.
この混成集積回路装置（１）は第１図および第２図に示
す様に、所望位置に孔（５）が設けられた一方の集積回
路基板（２Ａ）と、その基板（２Ａ）と対向配置される
他方の集積回路基板〈２Ｂ〉と、その基板（２Ａ）（２
Ｂ）上に形成された所望形状の導電路（３）と、導電路
（３）に接続され夫々の基板（２Ａ）（２Ｂ＞上に搭載
された複数の回路素子（４）と、基板（２Ａ）（２Ｂ）
と固着一体化され、夫々の基板（２Ａ）（２Ｂ＞を所定
の間隔離間させるケース材（６）と、一方の基板（２Ａ
〉に設けた孔（５）によって形成された空間内に収納さ
れたマイクロコンピュータ（７）を搭載した配線基板（
８）とから構成される。As shown in FIGS. 1 and 2, this hybrid integrated circuit device (1) has one integrated circuit board (2A) provided with a hole (5) at a desired position, and an integrated circuit board (2A) placed opposite to the other integrated circuit board (2A). The other integrated circuit board <2B> and its board (2A) (2
B) A conductive path (3) of a desired shape formed on the conductive path (3), a plurality of circuit elements (4) connected to the conductive path (3) and mounted on the respective substrates (2A) (2B>, 2A) (2B)
A case material (6) which is fixedly integrated with the substrates (2A) and (2B>) and isolates the respective substrates (2A) (2B> for a predetermined period of time);
) A wiring board (
8).
画集積回路基板（２Ａ ） （２Ｂ ）はセラミックス
、ガラスエポキシあるいは金属等の硬質基板が用いられ
、本実施例では放熱性および機械的強度に優れた金属基
板を用いるものとする。The image integrated circuit boards (2A) (2B) are made of hard substrates such as ceramics, glass epoxy, or metal, and in this embodiment, metal substrates with excellent heat dissipation and mechanical strength are used.
金属基板としては例えば０．５〜２．０ＴＩＩＩｌ厚の
アルミニウム基板を用いる。その基板（２Ａ）（２Ｂ）
の表面には第３図に示す如く、周知の陽極酸化により酸
化アルミニウム膜（９）（アルマイト層）が形成され、
その−主面側に１０〜７０μ厚のエポキシあるいはポリ
イミド等の絶縁樹脂層（１０）が貼着される。更に絶縁
樹脂層（ｌＯ〉上には１０〜７０μ厚の銅箔（１１）が
前述した絶縁樹脂層（ｌＯ）と同時にローラーあるいは
ホットプレス等の手段により貼着されている。即ち、銅
箔（１１〉と絶縁樹脂層〈１０〉とはあらかじめ一体化
された状態であるものを使用している。ところで、二枚
の基板（２Ａ）（２Ｂ）はフレキシブル性を有する絶縁
樹脂層（１０）によって所定の間隔離間されて連結され
た状態となっている。本実施例ではフィルムを用いて夫
々の基板（２Ａ）（２Ｂ＞を接続するがフィルムを用い
らずに夫々の基板（２Ａ）（２Ｂ）を独立させてあとで
金属製リードで接続することも可能である。As the metal substrate, for example, an aluminum substrate having a thickness of 0.5 to 2.0 TIII is used. The board (2A) (2B)
As shown in Figure 3, an aluminum oxide film (9) (alumite layer) is formed on the surface of the aluminum oxide film (9) (alumite layer) by well-known anodic oxidation.
An insulating resin layer (10) of epoxy or polyimide having a thickness of 10 to 70 μm is adhered to the -main surface side. Further, on the insulating resin layer (lO), a copper foil (11) with a thickness of 10 to 70 μm is adhered simultaneously with the above-mentioned insulating resin layer (lO) by means such as a roller or hot press. 11> and the insulating resin layer <10> are used in a pre-integrated state.By the way, the two substrates (2A) (2B) are connected by the flexible insulating resin layer (10). They are connected for a predetermined period of time.In this embodiment, a film is used to connect the respective substrates (2A) (2B>), but the respective substrates (2A) (2B>) are connected without using a film. ) can be made independent and connected later with metal leads.
二枚の基板（２Ａ）＜２Ｂ）の−主面上に設けられた銅
箔（１１）表面上にはスクリーン印刷によって所望形状
の導電路を露出してレジストでマスクされ、貴金属（金
、銀、白金）メツキ層が銅箔（１１）表面にメツキされ
る。然る後、レジストを除去して貴金属メツキ層をマス
クとして銅箔（１１）のエツチングを行い所望の導電路
〈３）が形成される。ここでスクリーン印刷による導電
路（３）の細さはｏ、ｓｒｍｎが限界であるため、極細
配線パターンを必要とするときは周知の写真蝕刻技術に
依り約２μルールの極細導電路パターン（３）の形成が
可能となる。On the surface of the copper foil (11) provided on the -main surface of the two substrates (2A) < 2B), a conductive path of a desired shape is exposed by screen printing and masked with a resist. , platinum) plating layer is plated on the surface of the copper foil (11). Thereafter, the resist is removed and the copper foil (11) is etched using the noble metal plating layer as a mask to form a desired conductive path (3). Here, the thinness of the conductive path (3) by screen printing is limited to o, srmn, so when an ultra-fine wiring pattern is required, the ultra-fine conductive path pattern (3) with a rule of about 2μ is created using well-known photo-etching technology. It becomes possible to form
二枚の基板（２Ａ）（２Ｂ）上に形成された導電路（３
）杜、略基板（２Ａ）（２Ｂ）の全面にわたって形成さ
れ、基板（２Ａ）（２Ｂ）相対向する周端辺に延在され
た導電路〈３）の先端部には外部リード端子（１２）を
固着するための複数の外部リード固着パッド（３ａ）
（以下５
パッドという）が形成される。ここで両法板（２Ａ）（
２Ｂ〉−ヒに形成される導電路（３）はフレキシブル樹
脂層（１０）上に形成されているので二枚の基板（２Ａ
〉（２Ｂ）を股がる様にバターニングされ両法板（２Ａ
＞（２Ｂ）の接続が所望の位置で行え、且つ樹脂層（１
０）を折曲げたとしても導電路（３）の断線という恐れ
はない。Conductive paths (3) formed on two substrates (2A) (2B)
) External lead terminals (12 ) for fixing multiple external lead fixing pads (3a)
(hereinafter referred to as 5 pads) is formed. Here both Dharma plates (2A) (
Since the conductive path (3) formed on 2B>-A is formed on the flexible resin layer (10), two substrates (2A
〉(2B) is patterned so as to cross both sides (2A)
> (2B) can be made at the desired position, and the resin layer (1
Even if the conductive path (3) is bent, there is no risk of disconnection of the conductive path (3).
また、他方の基板（２Ｂ）上にはパッド（３８）以外に
一方の基板（２Ａ）に設けた孔〈５〉によって露出され
る領域」二に他の複数の接続用パッド（３ｂ〉が形成さ
れる。この接続用パッド（３ｂ〉には回路素子は搭載せ
ず後述する配線基板（８）の電極部分が搭載され、配線
基板（８）と導電路（３）との接続が行われる。一方の
基板（２Ａ）に設けられる孔（５〉は後述する配線基板
（８）を収納できる大きさを考慮して形成される。In addition, on the other substrate (2B), in addition to the pad (38), a plurality of other connection pads (3b) are formed in the area exposed by the hole <5> provided in the one substrate (2A). No circuit element is mounted on this connection pad (3b), but an electrode portion of a wiring board (8), which will be described later, is mounted, and the wiring board (8) and the conductive path (3) are connected. The hole (5) provided in one of the substrates (2A) is formed in consideration of a size that can accommodate a wiring board (8), which will be described later.
配線基板（８〉と接続される接続用パラじ（３ｂ）から
延在される導電路（３）の一部は外部リード固着パッド
（３ａ）と連続する様に所望のパターンで引回して形成
される。A part of the conductive path (3) extending from the connection pad (3b) connected to the wiring board (8>) is formed by routing it in a desired pattern so as to be continuous with the external lead fixing pad (3a). be done.
６
ところで、夫々の基板（２Ａ＞（２Ｂ＞上に形成された
導電路（３）上にｉｔパワートランジスタ、小信号用ト
ランジスタ、ＩＣ，チップ抵抗、チップコンデンサ等の
複数の回路素子（４）とアルミ電解コンデンサ等の大型
（背の高い）の電子部品（１３）が所望のろう材によっ
て固着接続される。孔（５〉が設けられた一方の基板（
２Ａ）上には小信号用トランジスタ、チップ抵抗、チッ
プコンデンサ等の比較的発熱を有さない回路素子（４〉
が搭載され、他方の基板（２Ｂ）上にはパワートランジ
スタ等のパワー系の発熱を有する回路素子（４）が積極
的に搭載されている。6 By the way, there are multiple circuit elements (4) such as IT power transistors, small signal transistors, ICs, chip resistors, and chip capacitors on the conductive paths (3) formed on the respective substrates (2A A large (tall) electronic component (13) such as an aluminum electrolytic capacitor is firmly connected using a desired brazing material.
2A) On the top are circuit elements that do not generate relatively much heat, such as small signal transistors, chip resistors, and chip capacitors (4)
is mounted on the other board (2B), and power-related heat generating circuit elements (4) such as power transistors are actively mounted on the other board (2B).
パワートランジスタ、トランジスタ、ＩＣ等の素子は近
傍の導電路（３）あるいは近傍の回路素子（４）とＡ１
ワイヤ線等の金属細線を用いて例えば超音波ボンディン
グ接続が行われている。超音波ボンディングが行われる
導電路（３）上にはＡｊ２ワイヤ線と導電路（３）との
ボンディング強度を高めるためにＮｉメツキ等のメツキ
処理が施されている。Elements such as power transistors, transistors, and ICs are connected to nearby conductive paths (3) or nearby circuit elements (4) A1
For example, ultrasonic bonding is performed using thin metal wires such as wire wires. A plating process such as Ni plating is applied to the conductive path (3) on which ultrasonic bonding is performed in order to increase the bonding strength between the Aj2 wire and the conductive path (3).
斯る二枚の基板（２Ａ）（２Ｂ）は後述するケース材（
６）によって所定間隔離間して配置される。また、本実
施例で用いる基板（２Ａ）（２Ｂ）の大きさは実質的に
同じ大きさのものを使用しているが１．これをあえて選
択的に異ならしめて使用することも可能である。These two substrates (2A) (2B) are made of case material (described later).
6) are arranged at predetermined intervals. Moreover, the sizes of the substrates (2A) and (2B) used in this example are substantially the same, but 1. It is also possible to intentionally make these different and use them selectively.
ケース材（６）は絶縁部材の熱可塑性樹脂から形成され
、第１図に示す如く、二枚の基板（２Ａ）（２Ｂ＞を所
定間隔離間して封止空間を形成するために枠状に形成さ
れている。ケース材（６）には一方の基板（２Ａ）の所
定位置（ここでは略中央部）に設けた孔（５〉の周囲と
その孔（５）によって露出された他方の基板（２Ｂ）表
面の周囲と当接される一定の厚みを有した補助枠（６ａ
〉が設けられている。この補助枠（６ａ〉はケース材（
６）と連結バー（６Ｂ〉によって一体止形成されている
。また、ケース材（６）の−側辺は両法板（２Ａ）（２
Ｂ＞を配置したときにフィルム樹脂層（１０）が容易に
折曲げされる様に円弧状に形成されている。The case material (6) is made of thermoplastic resin as an insulating member, and as shown in FIG. The case material (6) has a hole (5) formed at a predetermined position (approximately the center in this case) of one substrate (2A) and the other substrate exposed by the hole (5). (2B) Auxiliary frame (6a
> is provided. This auxiliary frame (6a) is the case material (
6) and the connecting bar (6B). Also, the - side of the case material (6) is connected to both the law plates (2A) (2).
The film resin layer (10) is formed in an arc shape so that it can be easily bent when the film resin layer (10) is placed.
ケース材（６）と二枚の基板（２Ａ）（２Ｂ＞との固着
は８
接着シートによって行われ、フィルム樹脂層（１０）に
よって連結された側基板（２Ａ）（２Ｂ）でケース材（
６）を挾む様に且つ搭載された回路素子（４）を対向さ
せる様にして固着される。このとき、側基板（２Ａ＞（
２Ｂ）を連結するフィルム樹脂層（１０〉は上述したケ
ース材（６）に設けられた円弧状部と当接されて折曲げ
されるため折曲げ部分の導電路〈３）が折曲時に切断す
る恐れはない。ケース材（６）と側基板（２Ａ）（２Ｂ
＞とを一体化したのち、連結部の樹脂Ｈ（１０）が露出
されるため、本実施例では蓋体（６Ａ）で露出した連結
部分を完全に封止するものとする。The case material (6) is fixed to the two substrates (2A) (2B>) using an adhesive sheet 8, and the case material (2B) is fixed to the side substrates (2A) (2B) connected by the film resin layer (10).
6), and the mounted circuit elements (4) are fixed to each other so as to face each other. At this time, the side substrate (2A>(
The film resin layer (10) that connects 2B) is bent by coming into contact with the arc-shaped part provided on the case material (6), so the conductive path (3) in the bent part is cut when bent. There is no fear that it will. Case material (6) and side board (2A) (2B
Since the resin H (10) of the connection part is exposed after integrating the two parts, in this embodiment, the exposed connection part is completely sealed with the lid (6A).
尚、蓋体（６Ａ）はケース材（６）と同一材料で形成さ
れ、その接着は上述した接着シート等の所定の手段によ
って行われている。この結果、二枚の基板（２Ａ）（２
Ｂ）とケース材（６）との間に所望の封止空間（１４〉
が形成されることになる。The lid (6A) is made of the same material as the case material (6), and is adhered by a predetermined means such as the above-mentioned adhesive sheet. As a result, two substrates (2A) (2
A desired sealed space (14) is formed between B) and the case material (6).
will be formed.
−づｊの基板（２Ａ）に設けた孔（５）と対応するケス
材（６）の補助枠（６ａ）内にはケース材（６）と一体
形成され且つ後述する配線基板（８）と基板（２Ａ）（
２Ｂ）との接触を防止するために基板（２）から所定間
隔９
離間するところに仕切台（６ｂ〉が設けられている。- In the auxiliary frame (6a) of the case material (6) corresponding to the hole (5) provided in the board (2A) of j, there is a wiring board (8) which is integrally formed with the case material (6) and which will be described later. Substrate (2A) (
A partition stand (6b) is provided at a predetermined distance of 9 from the substrate (2) to prevent contact with the substrate (2B).
この仕切台（６ｂ）は略全面がフラット面で形成され、
その両端部はテーパ面を有し、補助枠（６ａ〉とテーパ
状の先端部の仕切台（６ｂ〉とで他方の基板（２Ｂ）表
面を露出するスリット（６ｃ〉が形成される。即ち、補
助枠（６ａ）内で他方の基板（２Ｂ〉を露出するスノッ
ト（６ｃ）が相対して形成されることになる。This partition stand (6b) is formed almost entirely with a flat surface,
Both ends thereof have tapered surfaces, and a slit (6c) is formed by the auxiliary frame (6a) and the partition stand (6b) at the tapered tip to expose the surface of the other substrate (2B). That is, Snots (6c) that expose the other substrate (2B) are formed facing each other within the auxiliary frame (6a).
ケース材（６）の補助枠（６ａ〉内に形成された他方の
基板（２Ｂ〉表面を露出するスリット（６ｃ）は他方の
基板（２Ｂ〉上に形成された配線基板（８〉と接続され
る複数の接続用パッド（３ｂ）のみを露出する。The slit (6c) that exposes the surface of the other board (2B) formed in the auxiliary frame (6a) of the case material (6) is connected to the wiring board (8) formed on the other board (2B). Only the plurality of connection pads (3b) are exposed.
更に詳述すると本発明において、ケース材（６）と二枚
の基板（２Ａ）（２Ｂ＞とを固着一体化すると、−方の
基板（２Ａ〉に設けた孔（５）、即ち、ケース材（６）
の補助枠（６ａ〉内のスリット（６ｃ）から他方の基板
（２Ｂ）上の配線基板（８）と接続するための複数の接
続用パッド（３ｂ〉のみが露出された構造となる。なお
、スリット（６ｃ〉を形成する補助枠（６ａ〉、テーパ
先端部の仕切台（６ｂ〉との夫々の他方の基板（２Ｂ〉
間には上述した接着性シートが配置され強固に固着０−
されている。More specifically, in the present invention, when the case material (6) and the two substrates (2A) (2B>) are fixedly integrated, the hole (5) provided in the negative substrate (2A>, that is, the case material (6)
The structure is such that only the plurality of connection pads (3b) for connecting to the wiring board (8) on the other board (2B) are exposed from the slit (6c) in the auxiliary frame (6a). The auxiliary frame (6a) forming the slit (6c), the partition stand (6b) at the tapered tip, and the other board (2B)
The above-mentioned adhesive sheet is placed in between and firmly fixed.
一方、補助枠（６ａ〉の側面には凹部（６ｄ〉が形成さ
れており、この凹部（６ｄ）は後述する加圧手段の加圧
板（１６）の一部と係止されるために設けられている。On the other hand, a recess (6d) is formed in the side surface of the auxiliary frame (6a). ing.
加圧板（１６）については後で説明する。The pressure plate (16) will be explained later.
基板（２Ａ ） （２Ｂ ＞とケース材（６）とを一体
化し、ケース材（６）の補助枠（６ａ）で形成された空
間にマイクロコンピュータ（７）が搭載された配線基板
（８）を収納し配線基板（８）の接続電極と接続パッド
（３ｂ〉とを接続する。The board (2A) (2B>) and the case material (6) are integrated, and the wiring board (8) on which the microcomputer (7) is mounted is placed in the space formed by the auxiliary frame (6a) of the case material (6). Then, connect the connection electrodes of the wiring board (8) and the connection pads (3b).
配線基板（８）としては、第４図Ａ、Ｂに示すフレキシ
ブル性を有したポリイミド樹脂からなる樹脂基板と、第
５図Ａ、Ｂに示す金属をベースとした金属基板を用いる
ことが可能である。As the wiring board (8), it is possible to use a resin board made of flexible polyimide resin as shown in FIGS. 4A and B, and a metal-based metal board as shown in FIGS. 5A and B. be.
樹脂基板としては上述した様にポリイミド樹脂等のフィ
ルム性のものを使用し、その上面には第４図Ａ、Ｂに示
す様に銅回路（８ａ〉が形成され、その銅回路（８ａ）
にはマイクロコンピュータ（７）が搭載されている。銅
回路（８ａ）としては周知の銅ペースト印刷あるいは銅
箔のエツチングにより所望形状に形成される。配線基板
（８）の周端辺には接続用電極（８ｂ）が形成され前述
した様に基板（２〉上の接続用パッド（３ｂ）と接続さ
れる。また、配線基板（８〉上にはマイクロコンピュー
タ（７）と接続される銅回路（８ａ〉の他にループ用の
パターン（８ｃ〉も配線基板（８）上に形成することも
可能である。As described above, a film material such as polyimide resin is used as the resin substrate, and a copper circuit (8a) is formed on the upper surface of the resin substrate as shown in FIGS. 4A and B.
is equipped with a microcomputer (7). The copper circuit (8a) is formed into a desired shape by well-known copper paste printing or copper foil etching. Connection electrodes (8b) are formed on the peripheral edge of the wiring board (8) and are connected to the connection pads (3b) on the board (2>) as described above. In addition to the copper circuit (8a) connected to the microcomputer (7), a loop pattern (8c) can also be formed on the wiring board (8).
配線基板（８）上に搭載されるマイクロコンピュータ（
７）としてはデータを内蔵したＥＦＲＯＭ内蔵型マイク
ロコンピュータ、ＲＯＭ内ｉマイクロコンピュータある
いはデータを内蔵しないマイクロコンピュータが用いら
れ、本実施例ではＥＰＲＯＭ内蔵マイクロコンピュータ
（以下マイコンという）を用いた場合についての説明を
する。A microcomputer (
As for 7), an EFROM built-in microcomputer with built-in data, an i-microcomputer in ROM, or a microcomputer without built-in data is used, and in this embodiment, a case where a microcomputer with built-in EPROM (hereinafter referred to as microcomputer) is used is used. do.
マイコン（７）は周知の如く、プログラムプロセッサ（
ＣＰＵ）を中心にプログラムメモ１川こＲＡＭ、ＥＰＲ
ＯＭ、周辺装置に入出力インターフェイスを組合せてい
る素子である。マイコン（７）吐市販されているもので
あり、ここではマイコン（７）の説明を省略する。As is well known, the microcomputer (7) is a program processor (
Program memo (CPU), RAM, EPR
OM, an element that combines an input/output interface with a peripheral device. The microcomputer (7) is commercially available, and a description of the microcomputer (7) will be omitted here.
マイフン（７）はＰＬＣＣ型、ＱＦＰ型等の樹脂モール
ド型、チップ型のものが用いられる。本実施例ではチッ
プ型のものを用いるものとする。The microphone (7) is of a resin mold type such as a PLCC type or a QFP type, or a chip type. In this embodiment, a chip type is used.
配線基板（８）は例えばＴＡＢ方式によって供給され第
４図の如く折り曲げ加工が施されている。The wiring board (8) is supplied by the TAB method, for example, and is bent as shown in FIG.
金属基板をベースとした配線基板（８）は第５図Ａ、Ｈ
に示す如く、金属基板（８Ａ）上にポリイミド樹脂（８
Ｂ〉が貼着されており、その上面に銅回路（８Ｃ〉が形
成されている。この配線基板（８〉も上述した樹脂ベー
スの基板（８）と同様に折り曲げ加工が施されている。The wiring board (8) based on a metal board is shown in Figure 5 A and H.
As shown in the figure, polyimide resin (8A) is coated on a metal substrate (8A).
B> is attached, and a copper circuit (8C>) is formed on its upper surface.This wiring board (8>) is also bent in the same way as the resin-based board (8) described above.
その折り曲げ部分となる領域の金属基板（８Ａ）−にに
はスリット孔（８Ｄ〉が設けられていて折り曲げが容易
に行える様に設計されている。A slit hole (8D) is provided in the metal substrate (8A) in the region to be bent, and is designed to facilitate bending.
更にスリット孔（８Ｄ）の両端部では金属基板（８Ａ〉
が連続して残されており、基板（２）を折り曲げたとき
にその連結部（８Ａ′）で折り曲げの角度が固定される
。この金属基板をベースとする配線基板（８）ではフィ
ルムが金属基板（８Ａ〉によって支持されるために接続
用電極（８Ｅ）部分が上述した樹脂性の配線基板（８）
よりも均一的にフラット面に形成することができ、接続
用パッド〈３ｂ〉との接触をより高３
めることになる。また、マイコン（７）も金属基板（８
Ａ）上に搭載されるのでマイコン（７）から発せられる
わずかな熱も瞬時に放散することができる。Furthermore, at both ends of the slit hole (8D), the metal substrate (8A)
is left continuously, and when the substrate (2) is bent, the bending angle is fixed at the connecting portion (8A'). In the wiring board (8) based on this metal substrate, since the film is supported by the metal substrate (8A>), the connection electrode (8E) portion is made of the above-mentioned resin wiring board (8).
It can be formed on a flat surface more uniformly than the above, and the contact with the connection pad <3b> can be further increased. In addition, the microcontroller (7) also has a metal substrate (8
A) Since it is mounted on the top, even the slightest amount of heat emitted from the microcomputer (7) can be dissipated instantly.
従って本実施例では金属基板（８Ａ〉を用いた配線基板
（８）を用いるものとして、以下の説明をつづける。Therefore, in this embodiment, the following explanation will be continued assuming that a wiring board (8) using a metal board (8A>) is used.
ところで、配線基板（８）の接続用電極（８Ｅ〉は導電
性シート（１５）を介して他方の基板（２Ｂ〉上の接続
用パッド（３ｂ）と接続されている。By the way, the connection electrode (8E) of the wiring board (8) is connected to the connection pad (3b) on the other board (2B) via the conductive sheet (15).
導電性シート（１５）仕ゴム又は合成樹脂等から成る絶
縁状シートの垂直方向に複数の線状導体（１５ａ）が埋
め込みされている。この線状導体（１５ａ）の先端部は
シー１− （１５）の表面から若干突出されており、且
つ、隣接する線状導体（１５ａ）とは絶縁されている。Conductive sheet (15) A plurality of linear conductors (15a) are embedded in the vertical direction of an insulating sheet made of rubber, synthetic resin, or the like. The tip of this linear conductor (15a) slightly protrudes from the surface of the sea 1- (15), and is insulated from the adjacent linear conductor (15a).
斯る導電性シートは特開昭６２−２９７１４号公報、特
開昭５９−５８７０９号公報に記載されている。Such conductive sheets are described in JP-A-62-29714 and JP-A-59-58709.
この導電性シー１−（１５）を他方の基板（２Ｂ）の接
続用パッド（３ｂ）上に配置すると、導電性シー１−
（１５）４
はケース材（６）の補助枠（６ａ〉と仕切台（６ｂ〉と
によって位置決めされ、確実に接続用パッド（３ｂ〉上
に導電性シート（１５〉が配置されることになる。When this conductive sheet 1-(15) is placed on the connection pad (3b) of the other board (2B), the conductive sheet 1-
(15) 4 is positioned by the auxiliary frame (6a) and partition stand (6b) of the case material (6), and the conductive sheet (15) is securely placed on the connection pad (3b). .
配線基板（８）と接続用パッド（３ｂ）との接続は前述
した導電性シート（１５〉を介してその部分、即ち、配
線基板（８〉の接続用電極（８Ｅ）部分を加圧すること
によって行われる。The connection between the wiring board (8) and the connection pad (3b) is made by applying pressure to that part, that is, the connection electrode (8E) part of the wiring board (8>) via the conductive sheet (15>) mentioned above. It will be done.
加圧手段としては、金属あるいはゴス８性の加圧板（１
６）を用いて上述した様に配線基板（８）の接続用電極
（８Ｅ〉上を加圧することによって配線基板（８〉と接
続用パッド（３ｂ〉との接続が行われる。本実施例にお
いては金属性の加圧板（１６）を用いるものとする。As a pressurizing means, a metal or Goss 8 pressure plate (1
6) is used to apply pressure on the connection electrode (8E) of the wiring board (8) as described above, thereby connecting the wiring board (8) and the connection pad (3b). In this embodiment, A metal pressure plate (16) is used.
金属性の加圧板（１６）は第１図および第２図に示す如
く、配線基板（８）の接続用電極（８Ｅ〉部分を加圧す
る先端部は折り曲げ加工が施されている。金属性加圧板
（１６）はステンレスばね鋼（ＳＵＳ３０４）等のばね
性を有した厚さ０．１〜ｌｌｌＴｌ１１の鋼板を使用す
る。その鋼板の先端部分は湾曲状（弓状）となる様に加
工が施されている。As shown in FIGS. 1 and 2, the metallic pressure plate (16) has a bent end that presses the connection electrode (8E) of the wiring board (8). The pressure plate (16) is made of a steel plate having spring properties such as stainless steel spring steel (SUS304) and having a thickness of 0.1 to lllTl11.The tip of the steel plate is processed to have a curved shape (arcuous shape). has been done.
この加圧板（１６）で配線基板（８〉の接続用電極（８
Ｅ）部を加圧する場合には加圧板（１６）の先端部、即
ち、湾曲状に形成されたその先端部がケース材（６）の
補助枠（６８）に形成された凹部（６ｄ〉に係止される
ことで加圧接続が行われている。このとき、加圧板（１
６）の湾曲状に形成されたその湾曲面（配線基板（８）
との接地面）には約６ｋｇ／ｃｍ”以上の圧力が加圧さ
れることが確認された。配線基板（８）と導電路（３）
の接続用パッド（３ｂ〉との間に配置された導電性シー
ト（１５）は２ 、５ ｋｇ／ｃｍ”以上の圧力で導通
が保証されていることから配線基板（８）と接続用パッ
ド（３ｂ〉とは十分に接続が行える。前述したようにこ
の加圧板（１６）を用いた構造にすれば配線基板（８〉
と接続用パッド（３ｂ）との接続は十分に保証できるが
更にその接続効果を期待する場合には、接続用パッド（
３ｂ）上にあらかしめ半田ペーストを付着させておき、
導電性シート（１５）と接続用パッド（３ｂ〉とをあら
かじめ一体止させておけば更にその接続力は増加する。This pressure plate (16) is used to connect the wiring board (8) to the connection electrode (8).
When pressurizing part E), the tip of the pressure plate (16), that is, the tip formed in a curved shape, is placed in the recess (6d) formed in the auxiliary frame (68) of the case material (6). Pressure connection is performed by being locked.At this time, the pressure plate (1
6) Its curved surface (wiring board (8)
It was confirmed that a pressure of approximately 6 kg/cm" or more was applied to the wiring board (8) and the conductive path (3).
The electrically conductive sheet (15) placed between the wiring board (8) and the connection pad (3b) is guaranteed to be electrically conductive at a pressure of 2.5 kg/cm or more. 3b>.As mentioned above, if the structure uses this pressure plate (16), the wiring board (8>
The connection between the connection pad (3b) and the connection pad (3b) can be fully guaranteed, but if you want to achieve an even better connection effect, use the connection pad (3b).
3b) Apply rough solder paste on top,
If the conductive sheet (15) and the connection pad (3b) are fixed together in advance, the connection force will be further increased.
また、この加圧板（１６）の構造では湾曲状に形成され
た部分のみで加圧状態が形成されるために配線基板（８
〉上に搭載したマイコン（７）を加圧し、マイコン（７
）を破損させる様な恐れはない。In addition, in the structure of the pressure plate (16), the pressure is formed only in the curved portion, so the wiring board (8)
> The microcomputer (7) mounted on top is pressurized, and the microcomputer (7)
) There is no risk of damaging it.
斯る金属性の加圧板（１６）の他にゴム性の加圧板（１
６）を用いることも可能である。ゴム性の加圧板（１６
）を用いる場合にはシリコンゴム等の所定の厚みを有し
たゴムを用いて配線基板（８〉の接続用電極（８Ｅ）上
に配置しく図示しない）、後述する蓋体（１７）を用い
て接続用電極（８Ｅ〉部分を加圧して配線基板（８〉と
接続用バッド（３ｂ〉との接続を行うことも可能である
。In addition to the metal pressure plate (16), a rubber pressure plate (1
6) can also be used. Rubber pressure plate (16
), a rubber having a predetermined thickness such as silicone rubber is used to place the wiring board (not shown as it is placed on the connection electrode (8E) of 8), and a lid body (17) to be described later is used. It is also possible to connect the wiring board (8) and the connection pad (3b) by applying pressure to the connection electrode (8E).
ところで、一方の基板（２Ａ〉に設けた孔（５）は蓋体
（１７）によって密接されて、その空間部が完全に密封
される。蓋体（１７）はエポキシ樹脂等の絶縁性樹脂で
板状に形成され、孔（５〉の周端辺に嵌合によってケー
ス材（６）と一体止される。一方、上述したゴム性の加
圧板（図示しない）を用いる場合にｉｔ、蓋体（１７）
裏面の両端側辺にはゴム性の加圧板（図示しない）と当
接する凸部（図示しない）を設け、蓋体をケース材（６
）に嵌合する際に凸部（図示しない）によってゴム性の
加圧板が加圧されて蓋体の係止と同時に配線基板と接続
用バッドとの接続が行われる。By the way, the hole (5) provided in one of the substrates (2A) is tightly closed by the lid (17), and the space is completely sealed.The lid (17) is made of insulating resin such as epoxy resin. It is formed into a plate shape and is integrally fixed with the case material (6) by fitting into the peripheral edge of the hole (5).On the other hand, when using the above-mentioned rubber pressure plate (not shown), it, the lid body (17)
Convex portions (not shown) that come into contact with rubber pressure plates (not shown) are provided on both end sides of the back surface, and the lid is attached to the case material (6
), the rubber pressure plate is pressurized by a convex portion (not shown), and the wiring board and the connection pad are connected at the same time as the lid is locked.
ところで、本発明の混成集積回路装置では、基板（２Ａ
）（２Ｂ）上に搭載される複数の回路素子（４〉および
電子部品（１３）の搭載位置は所定設計に考慮されてい
る。By the way, in the hybrid integrated circuit device of the present invention, the substrate (2A
) (2B) The mounting positions of the plurality of circuit elements (4>) and electronic components (13) are taken into consideration in a predetermined design.
即ち、配線基板（８）と重畳する他方の基板（２Ｂ）上
には発熱を有するパワー素子の回路素子（４〉が主に搭
載され、比較的高さを有しないＩＣ、トランジスタ、チ
ップ抵抗、チップコンデンサ等の複数の回路素子（４）
は、基板（２Ａ）（２Ｂ）の全領域にわたって搭載され
ている。しかし、本発明の混成集積回路装置の一方の基
板（２Ａ〉に孔（５〉が形成され、配線基板り８〉が一
方の基板（２Ａ〉に設けた孔（５〉、即ち、ケース材（
６）の補助枠（６ａ）内に収納される構造となり、二枚
の基板（２Ａ＞（２Ｂ＞間で高さの異なる部分が発生す
る。そのために高さを有した、例えばアルミ電解コンデ
ンサ等の高さを有した電子部品（１３）は基板（２Ａ）
（２Ｂ）の周端部に搭載され、基板（２Ａ）（２Ｂ＞と
ケース材（６）とを一体止したときに形成される封止空
間（１４〉を有効に利用することができる。That is, on the other board (2B) that overlaps with the wiring board (8), circuit elements (4) of power devices that generate heat are mainly mounted, and ICs, transistors, chip resistors, and Multiple circuit elements such as chip capacitors (4)
are mounted over the entire area of the substrates (2A) (2B). However, the hole (5) is formed in one substrate (2A) of the hybrid integrated circuit device of the present invention, and the hole (5) formed in the wiring board (8) is formed in the case material (2A).
6) is housed in the auxiliary frame (6a), and there are parts with different heights between the two substrates (2A>(2B>). Therefore, the height of the parts, such as aluminum electrolytic capacitors, etc. The electronic component (13) with a height of
It is possible to effectively utilize the sealed space (14) that is mounted on the peripheral end of the substrate (2B) and is formed when the substrate (2A) (2B> and the case material (6) are integrally sealed together).
また、マイコン（７）が搭載された配線基板（８〉と接
続される接続用バッド（３ｂ〉の近傍にはマイコン（７
）ともっとも関連深い回路素子（４）が配置する様に設
計されている。即ち、この構造にすることによって、マ
イコン（７）とそのもっとも関連する回路素子〈４〉と
の接続配線用の引回し線を最少限にできるメリットを有
する。In addition, the microcomputer (7) is located near the connection pad (3b) that is connected to the wiring board (8) on which the microcomputer (7) is mounted.
) is designed so that the circuit element (4) most closely related to the circuit element (4) is arranged. That is, by adopting this structure, there is an advantage that the number of routing lines for connection wiring between the microcomputer (7) and its most related circuit element <4> can be minimized.
基板（２Ａ）（２Ｂ）上に搭載された複数の回路素子（
４〉および電子部品（１３）はケース材（６）と基板（
２Ａ〉（２Ｂ）とで形成された封止空間（１４）内に密
封封止され、マイコン（７）を搭載した配線基板（８）
のみがケース材（６）と蓋体（１７）とで密封封止され
る構造となる。Multiple circuit elements (
4> and the electronic component (13) consists of the case material (6) and the board (
2A〉(2B) and a wiring board (8) which is hermetically sealed in a sealed space (14) and has a microcomputer (7) mounted thereon.
Only the case material (6) and the lid (17) form a structure that is hermetically sealed.
本発明の混成集積回路装置でマイコン（７）のデータ消
去をする場合には、一方の基板（２Ａ〉に設けた孔（５
〉、即ち、ケース材（６）の補助枠（６ａ〉内に収納配
置された配線基板（８）を取り出して、紫外線を照射し
て行い、データの再書込みを行う場合には、マイコン（
７）と接続されている配線基板（８）上の導電路（８Ｃ
〉あるいは（８Ｅ〉にプローブ等の書込み用端子を当接
させ、一般的な書込み装置よりデータを書込む。When erasing data from the microcomputer (7) in the hybrid integrated circuit device of the present invention, a hole (5
>, that is, when rewriting data by taking out the wiring board (8) housed in the auxiliary frame (6a) of the case material (6) and irradiating it with ultraviolet rays, the microcomputer (
7) on the wiring board (8) connected to the conductive path (8C
> or (8E), contact a writing terminal such as a probe, and write data using a general writing device.
ケース材（６）の補助枠（６ａ）内に収納された配線基
板（８〉を取り出す際にはケース材（６）の補助枠（６
ａ〉の凹部（６ｄ）と係止された加圧板（１６）を取り
はずせば極めて容易にその作業が行える。When taking out the wiring board (8>) stored in the auxiliary frame (6a) of the case material (6), use the auxiliary frame (6a) of the case material (6).
This work can be done very easily by removing the pressure plate (16) that is engaged with the concave portion (6d) of (a).
以下に本発明を用いたモータ駆動用のインバータの混成
集積回路装置の具体例を示す。A specific example of a hybrid integrated circuit device of an inverter for driving a motor using the present invention will be shown below.
モータ駆動用インバータとは、一般的に直流電源から任
意の交流電源を作り、例えば三相モータの回転数を任意
にコントロールするものである。A motor drive inverter generally generates an arbitrary alternating current power source from a direct current power source, and arbitrarily controls, for example, the rotation speed of a three-phase motor.
即ち、商用交流電源を整流回路を用いて整流した直流電
源を電源として用いる。その入力直流電源をインバータ
主回路と呼び、三相ブリッジ構成されたスイッチ素子を
用いて所定のコントロール信号のもとでチョッピングし
て擬似交流を負荷に出力する。コントロール信号を変化
させることにより出力交流の電圧、周波数を可変にする
ことができモータの回転数やトルクを可変に調整するこ
とができる。That is, a DC power source obtained by rectifying a commercial AC power source using a rectifier circuit is used as a power source. The input DC power source is called the inverter main circuit, and it chops under a predetermined control signal using switching elements configured as a three-phase bridge to output pseudo AC to the load. By changing the control signal, the voltage and frequency of the output AC can be varied, and the rotation speed and torque of the motor can be variably adjusted.
第６図に示したブロック図に基づいてモータ駆動用イン
バータを簡単に説明する。The motor drive inverter will be briefly explained based on the block diagram shown in FIG.
第６図は集積回路基板（２〉上にモータ駆動用インバー
タを搭載したときのブロック図である。FIG. 6 is a block diagram when a motor drive inverter is mounted on the integrated circuit board (2).
モータ駆動用インバータは、交流電源を入力し直流に変
換する整流回路（２１）と、その整流回路（２１）から
出力された直流電源を所定の間隔でチョッピングし負荷
（モータ）に擬似交流を供給するインパーク主回路（２
２）と、インバータ主回路（２２）を所定間隔でチョッ
ピングさせる出力信号および他の装置の動作を行わせる
出力信号を供給するＥＰＲＯＭ内蔵マイクロコンピュー
タ〈７）（以下マイコンと称する）と、マイコン（７）
から出力された出力信号を所望に増幅させるバッファ（
２３）と、バッファ（２３）により増幅された信号を電
位の異なるベースアンプ（２５〉に伝達する第１のイン
ターフェイス（２４）と、第１のインターフェイス（２
４）か１
ら伝達された信号をインバータ主回路（２２〉に増幅し
て供給するベースアンプ（２５〉と、整流回路（２１〉
からインバータ主回路（２２）に供給される電流を検出
すると共にインバータ主回路（２２）の発熱を検出して
第１のインターフェイス（２４）を介してマイコン（７
）に所定の信号をフィードバックさせてインバータ主回
路（２２）および周辺回路を保護する保護回路（２６）
と、マイコン（７）に電位の異なる信号を入出力する第
２のインターフェイス〈２７）と、マイコン（７）から
出力される出力信号を外部装置に供給するために増幅さ
せる出力バッフγ（２８〉とから構成されている。以下
に上述した各構成について簡単に説明する。The motor drive inverter includes a rectifier circuit (21) that inputs AC power and converts it into DC, and chops the DC power output from the rectifier circuit (21) at predetermined intervals to supply pseudo AC to the load (motor). Impark main circuit (2
2), a microcomputer (7) with a built-in EPROM (hereinafter referred to as microcomputer) that supplies output signals for chopping the inverter main circuit (22) at predetermined intervals and output signals for operating other devices; )
Buffer (
23), a first interface (24) that transmits the signal amplified by the buffer (23) to a base amplifier (25) with a different potential;
A base amplifier (25>) that amplifies and supplies the signal transmitted from 4) or 1 to the inverter main circuit (22>), and a rectifier circuit (21>).
Detects the current supplied to the inverter main circuit (22) from
) A protection circuit (26) that protects the inverter main circuit (22) and peripheral circuits by feeding back a predetermined signal to
, a second interface <27> that inputs and outputs signals with different potentials to and from the microcomputer (7), and an output buffer γ (28) that amplifies the output signal output from the microcomputer (7) in order to supply it to an external device. Each of the above-mentioned configurations will be briefly explained below.
先ず整流回路は周知のダイオードのブリッジ回路で構成
され、商用交流を直流に順変換するものである。本実施
例において、整流回路は基板上にチップ部品で構成され
ているが、整流回路のみを外付によって構成する場合も
使用目的によって発生するが本発明には何んら支障はな
い。First, the rectifier circuit is composed of a well-known diode bridge circuit, and is used to convert commercial alternating current into direct current. In the present embodiment, the rectifier circuit is constructed of chip components on the substrate, but if only the rectifier circuit is constructed externally, this may occur depending on the purpose of use, but there is no problem with the present invention.
次にインバータ主回路（２２〉は第７図に示す如く、直
列接続された２個のスイッチング素子（２２ａ）（トラ
ンジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等）を夫々並列接続
（ブリッジ接続）されている。本実施例においてはトラ
ンジスタ素子を用いて説明するものとする。以下に説明
をつづける。主回路（２２）の夫々のトランジスタのコ
レクターエミッタ間にはフライホイル用のダイオードが
接続されると共に夫々の直列接続された各トランジスタ
間と負荷とを結ぶための出力端子（Ｕ、Ｖ、Ｗ）が設け
られている。また、（２２ｂ）は入力用の入力端子であ
る。Next, as shown in FIG. 7, the inverter main circuit (22>) has two series-connected switching elements (22a) (transistors, MOSFETs, IGBTs, etc.) connected in parallel (bridge connection). The example will be explained using a transistor element.The explanation will be continued below.A flywheel diode is connected between the collector emitter of each transistor in the main circuit (22), and each transistor is connected in series. Output terminals (U, V, W) are provided for connecting the respective transistors and the load. Also, (22b) is an input terminal for input.
次にマイコン（７）は例えば、ＬＭ８０５１Ｐ（三洋製
）のＩＣチップ化されたものが用いられている。Next, as the microcomputer (7), for example, an IC chip of LM8051P (manufactured by Sanyo) is used.
第８図佳マイコンの基本構成を示すブロック図であり、
命令の取り出しと実行を行うＣＰＵ（４ａ）と、所定の
プログラム・データが記憶されているメモリ一部（４ｂ
）と外部装置とのデータの入出力を行うためのＩ１０ボ
ート部（４Ｃ〉から構成されている。マイコン（７）自
体には新規なところがないため、ここでは詳細に説明し
ないものとする。このマイコン（７）によってインバー
タ主回路（２２〉および所望の外部装置はコントロール
される。FIG. 8 is a block diagram showing the basic configuration of a microcomputer,
A CPU (4a) that takes out and executes instructions, and a part of memory (4b) that stores predetermined program data.
) and an I10 port section (4C) for inputting and outputting data with external devices.Since there is nothing new about the microcomputer (7) itself, it will not be explained in detail here. The inverter main circuit (22) and desired external devices are controlled by the microcomputer (7).
次にバッファ（２３）はＬＣ４０４９Ｂ（三洋製）等の
ＩＣチップ化されたものが用いられる。このバッファ（
２３）はマイコン（７）からの出力信号を所定に増幅さ
せるものである。Next, as the buffer (23), an IC chip such as LC4049B (manufactured by Sanyo) is used. This buffer (
23) amplifies the output signal from the microcomputer (7) to a predetermined value.
次に第１のインターフェイス（２４）は複数のフォトカ
ブラから構成され、例えば、ＰＣ８１７（シャープ製）
等のＩＣチップにより構成されている。第１のインター
フェイス（２４）は上述した如く、バッファ〈２３）か
ら出力された出力信号を光でベースアンプ（２５）に伝
達させるものである。Next, the first interface (24) is composed of a plurality of photocouplers, such as PC817 (manufactured by Sharp).
It is composed of IC chips such as. As described above, the first interface (24) is for optically transmitting the output signal output from the buffer (23) to the base amplifier (25).
次にベースアンプ（２５〉は第９図に示す如く、第１の
インターフェイス（２４〉から出力された信号が入力さ
れる信号入力端子（２５ａ）と、入力端子（２５ａ）か
ら入力された信号が供給されＯＮ、ＯＦＦされる第１お
よび第３のトランジスタ（Ｔｒ＋ ） （Ｔｒ ｓ ）
と、第３のトランジスタ（Ｔｒｇ）のコレクタとそのベ
ースが接続された第１のトランジスタ（Ｔｒ、）とマイ
４
ナスライン間に接続された第２のトランジスタ（Ｔｒｔ
）と、電源ライン間に接続された抵抗およびダイオード
と、ダイオードと並列に接続されたコンデンサとから構
成されている。また、第１および第２のトランジスタ間
とインバータ主回路の各トランジスタのベースとエミッ
タとを接続する出力端子（２５ｂ）が設けられている。Next, the base amplifier (25> has a signal input terminal (25a) into which the signal output from the first interface (24>) is input, and a signal input from the input terminal (25a) as shown in FIG. The first and third transistors (Tr+) (Tr s ) are supplied and turned on and off.
and a second transistor (Trt) connected between the first transistor (Tr, ), to which the collector and base of the third transistor (Trg) are connected, and the minus line.
), a resistor and a diode connected between the power supply lines, and a capacitor connected in parallel with the diode. Further, an output terminal (25b) is provided that connects between the first and second transistors and the base and emitter of each transistor of the inverter main circuit.
例えば、ベースアンプ（２５）の信号入力端子（２５ａ
）にＯＮ信号が入力されると第１のトランジスタ（ｒｒ
、）と第３のトランジスタ（Ｔｒａ）がＯＮＬ、、第２
のトランジスタ（Ｉｒ、〉がＯＦＦする。すると、電源
ＶＤから第１のトランジスタ（Ｔｒ＋）、制御抵抗ＲＩ
を介してインバータ主回路（２２）のベースに所望の電
流が供給される。また、信号ＯＦＦ時には第１のトラン
ジスタ（Ｉｒ＋）および第３のトランジスタ（Ｔｒｉ）
がＯＦＦし、第２のトランジスタ（１：ｒｔ）をＯＮさ
せる。そしてダイオードとコンデンサより作られた電源
からインバータ主回路（２２〉の才）を早くさせるもの
である。For example, the signal input terminal (25a) of the base amplifier (25)
), the first transistor (rr
) and the third transistor (Tra) are ONL, , the second
The transistor (Ir, ) is turned off. Then, from the power supply VD to the first transistor (Tr+) and the control resistor RI
A desired current is supplied to the base of the inverter main circuit (22) through the inverter main circuit (22). Also, when the signal is OFF, the first transistor (Ir+) and the third transistor (Tri)
is turned off, and the second transistor (1:rt) is turned on. And it speeds up the inverter main circuit (22〉) from the power source made of diodes and capacitors.
次に保護回路（２６）は第１０図に示す如く、イン５−
バータ主回路（２２〉の近傍に設けられインバータ主回
路（２２〉の発熱による温度上昇を検出するダイオード
等より構成される温度検出部（２６ａ）と、整流回路（
２１〉からインバータ主回路（２２）に供給される電流
を検出する抵抗より構成される電流検出部（２６ｂ）と
、内部基準電圧を形成する基準電圧部（２６Ｃ〉と、夫
々の検出部（２６ａ ）（２６ｂ ）からの出力信号と
基準電圧部（２６ｃ）から出力される信号を比較する電
圧比較部（２６ｄ）と、電圧比較部（２６ｄ）からの信
号をマイコン（７）にフィードバックさせる保護、制御
信号出力部（２６ｅ）とから構成されている。Next, as shown in Fig. 10, the protection circuit (26) is provided near the inverter main circuit (22) and is composed of a diode, etc., which detects a temperature rise due to heat generation in the inverter main circuit (22). The detection section (26a) and the rectifier circuit (
21> to the inverter main circuit (22), a reference voltage section (26C) that forms an internal reference voltage, and a respective detection section (26a). ) (26b) and a voltage comparison section (26d) that compares the output signal from the reference voltage section (26c), and protection that feeds back the signal from the voltage comparison section (26d) to the microcomputer (7); and a control signal output section (26e).
次に第２のインターフェイス（２７）は第１のインター
フェイス（２４）と同様に複数個のフォトカブラから構
成され、マイコン（７）と入力端子Ｓ、、Ｓ。Next, the second interface (27) is composed of a plurality of photocoupler like the first interface (24), and has a microcomputer (7) and input terminals S, , S.
から入出力される信号をＥＰマイコン（６）に伝達する
ものである。It transmits signals input and output from the EP microcomputer (6).
最後に出力バッファ（２８〉はバッファ（２３）と同様
にＬＣ４０４９Ｂ（工作製）等のＩＣチップ化されたも
のが用いられ、マイコン（７）からの信号を増幅し、出
力端子ＰＯ０〜ＰＯ１に信号を出力するＧ−
ものである。Finally, the output buffer (28) is made of an IC chip such as LC4049B (manufactured) like the buffer (23), and amplifies the signal from the microcontroller (7) and sends the signal to the output terminals PO0 to PO1. It is a G-type that outputs .
以下にモータ駆動用インバータの動作について簡単に説
明する。The operation of the motor drive inverter will be briefly explained below.
商用交流が端子（２１ａ）から入力されると、上述した
様に整流回路（２１〉によって直流に変換される。その
変換された直流電流はインバータ主回路（２２）に供給
される。インバータ主回路（２２〉の出力端子（Ｕ、Ｖ
、Ｗ）は負荷（モータ）に接続され負荷に所望の電流を
供給する。When commercial alternating current is input from the terminal (21a), it is converted to direct current by the rectifier circuit (21>) as described above.The converted direct current is supplied to the inverter main circuit (22).Inverter main circuit (22> output terminals (U, V
, W) are connected to the load (motor) and supply a desired current to the load.
入出力端子Ｓｏ、Ｓｔ、デジタル入力端子Ｄ０〜Ｄ６、
アナログ入力端子Ａ０〜Ａ、の各入力端子から所定の制
御あるいは指令信号が入力されるとマイコン（７）はそ
の入力信号に基づいて動作する。Input/output terminals So, St, digital input terminals D0 to D6,
When a predetermined control or command signal is input from each of the analog input terminals A0 to A, the microcomputer (7) operates based on the input signal.
即ち、入力信号に基づいて、マイコン（７）内に記憶さ
れているメモリー内のプログラム・データに基づいた所
定の処理が実行されるコントロール信号を出力する。そ
のコントロール信号はバッファ（２３）により増幅され
第１のインターフェイス（２４）を介してベースアンプ
（２５〉に供給される。That is, based on the input signal, it outputs a control signal that executes a predetermined process based on program data in a memory stored in the microcomputer (7). The control signal is amplified by a buffer (23) and supplied to a base amplifier (25>) via a first interface (24).
ベースアンプ（２５〉に供給された信号はインバータ主
回路（２２）の各トランジスタ素子のベースに供給され
、インバータ主回路（２２）の各トランジスタ素子をＯ
Ｎ、ＯＦＦさせて直流をチョッピングして擬似交流を形
成し、出力端子（Ｕ、Ｖ、Ｗ）を介して負荷へ交流を供
給させて負荷を所定の回転数で回転させる。The signal supplied to the base amplifier (25>) is supplied to the base of each transistor element of the inverter main circuit (22), and the signal is supplied to the base of each transistor element of the inverter main circuit (22).
N, OFF to chop the direct current to form a pseudo alternating current, supply the alternating current to the load via the output terminals (U, V, W), and rotate the load at a predetermined rotation speed.
即チ、マイコン〈７）内の所定のプログラム・データに
基づいてインバータ主回路（２２〉で直流をチョッピン
グして交流に変換されている。また、ベースアンプ（２
５）に杜別電源がＶＤＩ＃ＶＤ、端子を介して常時印加
されている。In other words, the inverter main circuit (22) chops the direct current and converts it into alternating current based on predetermined program data in the microcomputer (7).
5) A separate power supply is constantly applied through the VDI#VD terminal.
上述したマイコン（７）内のプログラム・データを変換
すると、即ち別のマイコンに変換すればそのＥＰマイコ
ン内に内蔵されたプログラム・データに応じた回転にコ
ントロールすることができる。By converting the program data in the microcomputer (7) mentioned above, that is, by converting it to another microcomputer, it is possible to control the rotation according to the program data stored in the EP microcomputer.
出力端子ＰＯ，〜ＰＯ９から出力される信号はマイコン
（７）に入力される入力指令に基づいてマイコン（７）
が所定の信号処理を行った結果に基づいた信号を出力す
る。出力端子ＰＯ０〜Ｐ Ｏｓから出力される出力信号
は外部の機器あるいは装置をコントロールする。例えば
インバータエアコンであれば電磁リレー、冷媒調整する
弁等を室内の温度変化に対応して所定にコントロールす
る。The signals output from the output terminals PO, ~PO9 are sent to the microcomputer (7) based on the input commands input to the microcomputer (7).
outputs a signal based on the result of predetermined signal processing. Output signals output from the output terminals PO0 to POs control external equipment or devices. For example, in the case of an inverter air conditioner, electromagnetic relays, valves for adjusting refrigerant, etc. are controlled in a predetermined manner in response to changes in indoor temperature.
上述したインバータ動作を行っている際にはインバータ
システム、即ち、他方の基板（２Ｂ）上の温度は定格最
大温度以下になる様に設計されているが、システム自体
を異常な環境下（高温、高湿下）での使用、あるいは放
熱が正常番こ行われない場合にはインバータ主回路（２
２）や周辺の温度が異常に上昇し、システムあるいはセ
ットを破壊する恐れはあるが、本実施例では保護回路（
２６）の温度検出部（２６ａ）によって異常温度を検出
してインバータの動作を止めてインバータの発熱をおさ
えてセットあるいはシステトを保護するものである。ま
た、インバータ主回路（２２〉には負荷が接続されてい
るが、この負荷内部の配線の異常による短絡、出力端子
（Ｕ、Ｖ、Ｗ）の短絡、あるいは外部ノイズによるマイ
コン（７）の誤動作でインバータ主回路（２２〉の直列
された素子が同時にＯＮ９
したすすると異常な大電流がインバータ主回路（２２）
に流れるが、この場合においても、保護回路（２６）内
の電流検出部（２６ｂ）でその大電流を検出しただちに
動作を停止させて保護する。While the inverter is operating as described above, the temperature on the inverter system, that is, on the other board (2B), is designed to be below the rated maximum temperature. If the inverter main circuit (2
2) or the surrounding temperature may rise abnormally and destroy the system or set, but in this example, the protection circuit (
The temperature detecting section (26a) of 26) detects an abnormal temperature and stops the operation of the inverter to suppress heat generation of the inverter and protect the set or system. In addition, a load is connected to the inverter main circuit (22>), but the microcomputer (7) may malfunction due to a short circuit due to an abnormality in the wiring inside this load, a short circuit in the output terminals (U, V, W), or external noise. When the series-connected elements of the inverter main circuit (22) turn ON9 at the same time, an abnormally large current flows into the inverter main circuit (22).
However, even in this case, the current detecting section (26b) in the protection circuit (26) immediately stops the operation and protects the large current.
上述した動作を行うことでモータ駆動用インバータの動
作が行われて負荷（モータ）の回転コントロールおよび
外部機器の動作を所定にコントロールして例えは、イン
７人−タエアコン等の制御を正常に動作させる。By performing the above-mentioned operations, the motor drive inverter operates, and the rotation of the load (motor) and the operation of external equipment are controlled as specified, so that, for example, the control of an indoor air conditioner, etc., operates normally let
第１１図は第６図で示したモータ駆動用インバータ回路
を本実施例の他方の基板（２Ｂ〉上に実装した場合を示
す平面図であり、実装される各回路素子の符号は第６図
のブロック図で示した符号と同一にしである。尚、複数
の各回路素子を接続する導電路は煩雑となるため矢印に
て示すものとする。FIG. 11 is a plan view showing the case where the motor drive inverter circuit shown in FIG. 6 is mounted on the other board (2B) of this embodiment, and the symbols of each circuit element to be mounted are shown in FIG. 6. The reference numerals are the same as those shown in the block diagram.The conductive paths connecting each of the plurality of circuit elements are complicated, so they are shown by arrows.
第１１図に示す如く、他方の基板（２Ｂ）の対向する周
端部には外部リード端子が固着される複数の固着用パッ
ドが設けられている。また、他方の基板（２Ｂ）の略中
央部分には配線基板（８）を固着する０
ため接続用パッド（３ｂ）が形成されている。固着パッ
ド（３ａ）から延在される遮電路上所定位置には複数の
回路素子（４）が固着されている。即ち、斯る他方の基
板（２Ｂ〉上には複数の回路素子が固着されており、（
２１〉は整流回路、（２２）はインバータ主回路、（２
５）はベースアンプ、（２３）はバッファ、（２４〉は
第１のインターフェイス、（２７）は第２のインターフ
ェイス、（２８〉は出力バッファ、（２６）は保護回路
である。なお、一方の基板（２Ａ〉にはポリイミド等の
フィルム樹脂層（１０〉を介して他方の基板（２Ｂ）よ
り複数の導電路（３）が延在されており、一方の基板（
２Ａ）上にインバータ主回路（２２）等のインバータに
必要な一部の回路あるいはオプション用回路が配置され
ている。As shown in FIG. 11, a plurality of fixing pads to which external lead terminals are fixed are provided on opposing peripheral edges of the other substrate (2B). Further, a connection pad (3b) for fixing the wiring board (8) is formed approximately at the center of the other board (2B). A plurality of circuit elements (4) are fixed at predetermined positions on a power shielding surface extending from the fixed pad (3a). That is, a plurality of circuit elements are fixed on the other board (2B),
21> is the rectifier circuit, (22) is the inverter main circuit, (2
5) is a base amplifier, (23) is a buffer, (24> is a first interface, (27) is a second interface, (28> is an output buffer, and (26) is a protection circuit. A plurality of conductive paths (3) extend from the other substrate (2B) through a film resin layer (10) such as polyimide on the substrate (2A).
2A), some circuits necessary for the inverter such as the inverter main circuit (22) or optional circuits are arranged.
第１１図から明らかな如く、配線基板（８）と接続され
る接続用パッド（３ｂ〉の近傍、即ち、マイコン（７）
と一番関連深い回路素子（ここではバッファ、出力バッ
ファ）が固着される。また、−点鎖線で囲まれた領域は
接着シートでケース材（６）が固着される固着領域であ
ることを示す。As is clear from FIG. 11, the vicinity of the connection pad (3b) connected to the wiring board (8), that is, the microcomputer (7)
The circuit element (here, a buffer, an output buffer) most closely related to this is fixed. Furthermore, the area surrounded by the - dotted chain line indicates a fixing area where the case material (6) is fixed with the adhesive sheet.
本実施例では両基板（２Ａ）（２Ｂ＞上にインバータ制
御に必要な全ての周辺回路だけが形成されていることに
なる。即ち、両基板（２Ａ ＞ （２Ｂ ）上にはイン
バータ制御に必要な周辺回路のみが形成されていること
になり、一方の基板（２Ａ）に設けた孔（５）に収納さ
れたマイコン（７）を搭載した配線基板（８）のみが自
由自在に挿脱が可能となる。更に詳述すると、マイコン
（７）のプログラム・データの消去および書込みが可能
となり、ユーザ側で専用のプログラム・データを書込み
することができる。In this embodiment, only all the peripheral circuits necessary for inverter control are formed on both substrates (2A) (2B>).In other words, all the peripheral circuits necessary for inverter control are formed on both substrates (2A>(2B)). Only the peripheral circuit is formed, and only the wiring board (8) equipped with the microcomputer (7) housed in the hole (5) provided in one board (2A) can be inserted and removed at will. To be more specific, it becomes possible to erase and write program data in the microcomputer (7), and the user can write dedicated program data.
斯る本発明に依れば、一方の基板（２Ａ）の所望位置に
孔（５〉を設け、その孔（５〉によって形成された空間
内にマイコン（７）が搭載された配線基板（８〉を収納
し、且つ配線基板（８〉と導電路（３）との接続を導電
性シート〈１５〉を介して加゛圧板（１６）によって加
圧接続し、基板（２Ａ）（２Ｂ）とケース材とで形成さ
れた封止空間に他の回路素子を固着することにより、マ
イコン（７）を自由自在に挿脱できる混成集積回路とマ
イコン（７）との一体止した装置が小型化に行える大き
な特徴を有する。According to the present invention, a hole (5) is provided at a desired position on one of the substrates (2A), and a wiring board (8) in which a microcomputer (7) is mounted is placed in the space formed by the hole (5). ), and the wiring board (8) and the conductive path (3) are connected under pressure with the pressure plate (16) via the conductive sheet (15), and the circuit board (2A) and (2B) are connected. By fixing other circuit elements in the sealed space formed by the case material, the device in which the microcomputer (7) is integrated with the hybrid integrated circuit that allows the microcomputer (7) to be freely inserted and removed can be miniaturized. It has the great feature of being able to
以上に詳述した実施例では配線基板（８）上にマイコン
（７）を搭載したが、マイコン（７）以外のものとして
は、例えばＥＰＲＯＭ、、ＥＥＰＲＯＭ等の不揮発性メ
モリを搭載することも可能である。この場合においても
本発明と同様の効果が期待できることは説明するまでも
ない。In the embodiment detailed above, the microcomputer (7) is mounted on the wiring board (8), but in addition to the microcomputer (7), it is also possible to mount non-volatile memory such as EPROM, EEPROM, etc. It is. It goes without saying that the same effects as the present invention can be expected in this case as well.
（ト〉発明の効果
以上に詳述した如く、本発明に依れば、第１に一方の基
板（２Ａ〉の所望位置に孔（５〉を設け、その孔〈５〉
によって形成された空間内にマイコン（７）を搭載した
配線基板（８〉を収納配置して他方の基板（２Ｂ）上の
導電路（３）と接続することにより、基板（２Ａ）（２
Ｂ）上に搭載した回路素子（４）をケース材（６）と密
封封止した状態で所望の制御機能を有したマイコン（７
）の挿脱が自由自在に行うことができる。その結果、マ
イコン（７）以外の基板（２Ａ）（２Ｂ）上の回路機能
を共通化できる大きなメリットを有する。(G) Effects of the Invention As detailed above, according to the present invention, firstly, a hole (5) is provided at a desired position of one substrate (2A), and the hole (5)
By storing and arranging the wiring board (8) equipped with the microcomputer (7) in the space formed by and connecting it to the conductive path (3) on the other board (2B), the board (2A) (2
B) A microcomputer (7) having a desired control function with the circuit element (4) mounted thereon sealed with the case material (6).
) can be inserted and removed freely. As a result, there is a great advantage that the circuit functions on the boards (2A) and (2B) other than the microcomputer (7) can be shared.
第２に本発明では配線基板（８）と他方の基板〈２Ｂ）
上の導電路（３）との接続を従来の半田等のろう３
材を用いることなく導電性シート（１５）を介して加圧
手段により接続を行うことにより配線基板（８〉の挿脱
、即ち、マイコン（７）の挿脱を極めて容易に行える大
きな効果を有するものである。Secondly, in the present invention, the wiring board (8) and the other board (2B)
The wiring board (8) can be inserted and removed by connecting it to the conductive path (3) on the upper side using a pressure means through the conductive sheet (15) without using conventional brazing material such as solder. That is, this has the great effect of making it extremely easy to insert and remove the microcomputer (7).
第３に本発明では１つの混成集積回路装置で二枚の主基
板（集積回路基板） （２Ａ＞（２Ｂ）と副基板（配線
基板）（８）とがケース材（６）内に完全に収納される
構造となるので、小型化で且つマイコン（７）を搭載し
た高密度実装の混成集積回路装置を提供が可能となる。Thirdly, in the present invention, in one hybrid integrated circuit device, two main boards (integrated circuit board) (2A>(2B) and a sub board (wiring board) (8) are completely enclosed within the case material (6). Since the structure is such that it can be housed, it is possible to provide a compact, high-density-packaged hybrid integrated circuit device equipped with a microcomputer (7).
第４に所望のＲＯＭ領域を有したマイコン（７）が配線
基板（８〉に搭載されるため、マイコン（７）の着脱を
容易に行える。その結果、側基板（２Ａ）（２Ｂ＞上に
形成した回路機能を変更することなく、マイコン（７）
自体の変更あるいはマイコン〈７）のＲＯＭの変更を行
うことで１つの混成集積回路装置で異種の装置の提供が
可能となる。Fourthly, since the microcomputer (7) having the desired ROM area is mounted on the wiring board (8), the microcomputer (7) can be easily attached and detached. Microcontroller (7) without changing the formed circuit function
By changing the microcomputer itself or changing the ROM of the microcomputer (7), it becomes possible to provide different types of devices with one hybrid integrated circuit device.
第５に一方の基板（２Ａ〉の所望位置の孔（５〉内にマ
イコン（７）を搭載した配線基板（８〉を配置している
と共に、両集積回路基板（２Ａ）（２Ｂ）上の組込むそ
４
の周辺回路素子の実装密度を向上することにより、従来
必要とされたプリント基板を廃止でき、極めて小型化の
マイコン（７）を内蔵する混成集積回路装置を実現でき
る。Fifth, a wiring board (8>) with a microcomputer (7) mounted thereon is placed inside the hole (5>) at a desired position on one board (2A>), and a wiring board (8>) on both integrated circuit boards (2A) (2B) By increasing the mounting density of the peripheral circuit elements to be incorporated, the conventionally required printed circuit board can be eliminated, and a hybrid integrated circuit device incorporating an extremely compact microcomputer (7) can be realized.
第６に両集積回路基板（２Ａ＞（２Ｂ）として金属基板
を用いることにより、その放熱効果をプリント基板に比
べて大幅に向上でき、より実装密度の向上に寄与できる
。また導電路（３）として銅箔（１１）を用いることに
より、導電路（３）の抵抗値を導電ペーストより大幅に
低減でき、実装される回路をプリント基板と同等以上に
拡張できる。Sixth, by using metal substrates for both integrated circuit boards (2A>(2B)), the heat dissipation effect can be greatly improved compared to printed circuit boards, which can further contribute to improving the packaging density.Also, the conductive path (3) By using copper foil (11) as the conductive path (3), the resistance value of the conductive path (3) can be significantly lowered than that of conductive paste, and the circuit to be mounted can be expanded to the same level or more than that of a printed circuit board.
第７にマイコン（７）と接続されるその周辺回路素子（
４〉はケース材（６）と両集積回路基板（２Ａ）（２Ｂ
）とで形成される封止空間（１４）にダイ形状あるいは
チップ形状で組込まれるので、従来のプリント基板の様
に樹脂モールドしたものに比較して極めて占有面積が小
さくなり、実装密度の大幅に向上できる利点を有する。Seventh, the microcontroller (7) and its peripheral circuit elements (
4> is the case material (6) and both integrated circuit boards (2A) (2B
) is incorporated in a die or chip shape into the sealed space (14) formed by the It has advantages that can be improved.
第８にケース材（６）と両集積回路基板（２Ａ＞（２Ｂ
）の周端を実質的に一致させることにより、集積回路基
板（２）のほぼ全面を封止空間（１４〉として利用でき
、実装密度の向上と相まって極めてコンパクトな混成集
積回路装置を実現できる。Eighth, the case material (6) and both integrated circuit boards (2A>(2B
By substantially matching the peripheral edges of the integrated circuit board (2), almost the entire surface of the integrated circuit board (2) can be used as a sealed space (14), and this, together with an improvement in packaging density, makes it possible to realize an extremely compact hybrid integrated circuit device.
第９に両集積回路基板（２Ａ）（２Ｂ）の−辺から外部
ノード（１２）を導出でき、極めて多ピンの混成集積回
路装置を実現できる利点を有する。Ninth, the external node (12) can be derived from the - side of both integrated circuit boards (2A) (2B), which has the advantage of realizing a hybrid integrated circuit device with an extremely large number of pins.
第１図は本発明の実施例を示す斜視分解図、第２図は第
１図を組立てたときのＩ−Ｉ断面図、第３図は本実施例
で用いる基板の断面図、第４図Ａ、Ｂ、第５図Ａ、Ｂは
配線基板を示す側面図、裏面図、第６図は本実施例で用
いたモータ駆動用インバータを示すブロック図、第７図
は第６図で示したインバータの主回路を示す回路図、第
８図は第６図で示したインバータのマイコンを示すブロ
ック図、第９図は第６図で示したインバータのベースア
ンプを示す回路図、第１０図は第６図で示したインバー
タの保護回路を示すブロック図、第１１図は第６図で示
したブロック図を基板上に実装したときの平面図、第１
２図および第１３図は従来のマイコン実装構造を示す斜
視図である。
（１）は混成集積回路装置、 （２Ａ）（２Ｂ）は集積
回路基板、 （３）は導電路、 （４〉は回路素子、（
５〉は孔、 〈６）はケース材、 （７）はマイコン、
（８〉は配線基板、 〈１２〉は外部リード端子、 （
１３）は電子部品、 （１４〉は封止空間、 （１５）
は導電性シート、 （１６）は加圧板、 （１７）は蓋
体である。Fig. 1 is a perspective exploded view showing an embodiment of the present invention, Fig. 2 is a sectional view taken along the line I-I when Fig. 1 is assembled, Fig. 3 is a sectional view of the substrate used in this embodiment, and Fig. 4. A, B, Figure 5 A, B are side views and back views showing the wiring board, Figure 6 is a block diagram showing the motor drive inverter used in this example, and Figure 7 is the same as shown in Figure 6. Figure 8 is a block diagram showing the inverter's microcomputer shown in Figure 6. Figure 9 is a circuit diagram showing the inverter's base amplifier shown in Figure 6. Figure 10 is a circuit diagram showing the main circuit of the inverter. Figure 6 is a block diagram showing the inverter protection circuit; Figure 11 is a plan view of the block diagram shown in Figure 6 mounted on a board;
2 and 13 are perspective views showing conventional microcomputer mounting structures. (1) is a hybrid integrated circuit device, (2A) (2B) is an integrated circuit board, (3) is a conductive path, (4> is a circuit element, (
5> is the hole, <6) is the case material, (7) is the microcomputer,
(8> is the wiring board, <12> is the external lead terminal, (
13) is an electronic component, (14> is a sealed space, (15)
is a conductive sheet, (16) is a pressure plate, and (17) is a lid.
Claims (12)
と 前記導電路に接続され所望の制御機能を有したマイクロ
コンピュータと 前記マイクロコンピュータから所定の制御出力信号が供
給され且つ前記基板上の導電路と接続されたその周辺の
回路素子と 前記両基板間に一体化されたケース材とを具備し、 前記一方の基板の所望位置に孔を設け、前記孔によって
露出された前記他方の基板の前記導電路上に導電性シー
トを配置し、前記マイクロコンピュータを搭載した配線
基板の接続電極部分を前記導電性シート上に配置させ、
前記配線基板に所望の加圧手段を用いて加圧し前記配線
基板と前記導電路とを接続したことを特徴とする混成集
積回路装置。(1) Two integrated circuit boards placed opposite each other, a conductive path of a desired shape formed on the opposing main surfaces of the board, and a microcomputer connected to the conductive path and having a desired control function. A circuit element connected to a conductive path on the substrate and peripheral thereto, to which a predetermined control output signal is supplied from the microcomputer, and a case material integrated between the two substrates; A hole is provided at a desired position, a conductive sheet is placed on the conductive path of the other substrate exposed by the hole, and a connecting electrode portion of the wiring board on which the microcomputer is mounted is placed on the conductive sheet. ,
A hybrid integrated circuit device characterized in that the wiring board is pressurized using a desired pressure means to connect the wiring board and the conductive path.
板を用いたことを特徴とする請求項１記載の混成集積回
路装置。(2) The hybrid integrated circuit device according to claim 1, wherein both of the integrated circuit substrates are metal substrates whose surfaces are insulated.
項１記載の混成集積回路装置。(3) The hybrid integrated circuit device according to claim 1, wherein the conductive path is made of copper foil.
用いたことを特徴とする請求項１記載の混成集積回路装
置。(4) The hybrid integrated circuit device according to claim 1, wherein the wiring board is a metal board or a film board.
タは樹脂封止型あるいはチップ型を用いたことを特徴と
する請求項１記載の混成集積回路装置。(5) The hybrid integrated circuit device according to claim 1, wherein the microcomputer mounted on the wiring board is of a resin-sealed type or a chip type.
致させた一定の厚みを有した枠体であることを特徴とす
る請求項１記載の混成集積回路装置。(6) The hybrid integrated circuit device according to claim 1, wherein the case material is a frame having a constant thickness that substantially coincides with the peripheral edge of the integrated circuit board.
に配置され且つ前記枠体の一部として補助枠を有したこ
とを特徴とする請求項６記載の混成集積回路装置。(7) The hybrid integrated circuit device according to claim 6, further comprising an auxiliary frame disposed between the two substrates around the hole provided in the one substrate and as a part of the frame.
導電路と導電性シートを介して前記補助枠内で加圧接続
したことを特徴とする請求項７記載の混成集積回路装置
。(8) The hybrid integrated circuit device according to claim 7, wherein the wiring board is pressure-connected to the conductive path formed on the other board within the auxiliary frame via a conductive sheet.
の両面から多数の線状導体が導出されていることを特徴
とする請求項８記載の混成集積回路装置。(9) The hybrid integrated circuit device according to claim 8, wherein the conductive sheet is formed of an insulating sheet, and a large number of linear conductors are led out from both sides of the conductive sheet.
前記配線基板を加圧するその押圧部は曲げ加工がなされ
ていることを特徴とする請求項１記載の混成集積回路装
置。(10) The pressurizing means is made of metal or resin,
2. The hybrid integrated circuit device according to claim 1, wherein the pressing portion that presses the wiring board is bent.
を密接したことを特徴とする請求項１記載の混成集積回
路装置。(11) The hybrid integrated circuit device according to claim 1, wherein a lid for sealing the space is closely attached to the hole in the one substrate.
部リード端子を導出させたことを特徴とする請求項１記
載の混成集積回路装置。(12) The hybrid integrated circuit device according to claim 1, wherein external lead terminals are led out from at least one side of both of the integrated circuit boards.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8252190A JPH0770681B2 (en) | 1990-03-29 | 1990-03-29 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8252190A JPH0770681B2 (en) | 1990-03-29 | 1990-03-29 | Hybrid integrated circuit device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20615089A Division JPH0821674B2 (en) | 1989-08-09 | 1989-08-09 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03174762A true JPH03174762A (en) | 1991-07-29 |
| JPH0770681B2 JPH0770681B2 (en) | 1995-07-31 |
Family
ID=13776839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8252190A Expired - Lifetime JPH0770681B2 (en) | 1990-03-29 | 1990-03-29 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770681B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016537814A (en) * | 2013-12-19 | 2016-12-01 | インテル・コーポレーション | Integrated circuit die device, integrated circuit die device encased with flexibility, and method of mounting an integrated circuit die encased with flexibility on a substrate |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019202718B4 (en) | 2019-02-28 | 2020-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thin dual foil package and method of making the same |
| DE102019202721B4 (en) | 2019-02-28 | 2021-03-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | 3D FLEX FILM PACKAGE |
| DE102019202716B4 (en) | 2019-02-28 | 2020-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | FLEX FILM PACKAGE WITH COPLANAR TOPOLOGY FOR HIGH FREQUENCY SIGNALS AND PROCESS FOR MANUFACTURING SUCH A FLEX FILM PACKAGE |
-
1990
- 1990-03-29 JP JP8252190A patent/JPH0770681B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016537814A (en) * | 2013-12-19 | 2016-12-01 | インテル・コーポレーション | Integrated circuit die device, integrated circuit die device encased with flexibility, and method of mounting an integrated circuit die encased with flexibility on a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770681B2 (en) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03174762A (en) | Hybrid integrated circuit device | |
| JPH05291489A (en) | Resin-sealed semiconductor device | |
| JPH03174756A (en) | Hybrid integrated circuit device | |
| JPH03174759A (en) | Hybrid integrated circuit device | |
| JPH03174746A (en) | Hybrid integrated circuit device | |
| JPH03174760A (en) | Hybrid integrated circuit device | |
| JPH03174757A (en) | Hybrid integrated circuit device | |
| JPH03174758A (en) | Hybrid integrated circuit device | |
| JPH03174761A (en) | Hybrid integrated circuit device | |
| JPH03174754A (en) | Hybrid integrated circuit device | |
| JPH03174753A (en) | Hybrid integrated circuit device | |
| JPH03174752A (en) | Hybrid integrated circuit device | |
| JPH03174750A (en) | Hybrid integrated circuit device | |
| JPH03174755A (en) | Hybrid integrated circuit device | |
| JPH03222354A (en) | Hybrid integrated circuit device | |
| JPH03174751A (en) | Hybrid integrated circuit device | |
| JPH0371664A (en) | Hybrid integrated circuit device | |
| JPH03242965A (en) | Hybrid integrated circuit device | |
| JPH0397256A (en) | Hybrid integrated circuit device | |
| JPH03104153A (en) | Hybrid integrated circuit device | |
| JPH03129758A (en) | Hybrid integrated circuit device | |
| JP2532400Y2 (en) | Hybrid IC | |
| JPH03242964A (en) | Hybrid integrated circuit device | |
| JPH0371662A (en) | Hybrid integrated circuit device | |
| JPH03104152A (en) | Hybrid integrated circuit device |