JPH0383126A - 浮動小数点乗算器 - Google Patents
浮動小数点乗算器Info
- Publication number
- JPH0383126A JPH0383126A JP21997489A JP21997489A JPH0383126A JP H0383126 A JPH0383126 A JP H0383126A JP 21997489 A JP21997489 A JP 21997489A JP 21997489 A JP21997489 A JP 21997489A JP H0383126 A JPH0383126 A JP H0383126A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- point
- fixed
- floating
- carry signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 claims description 12
- 238000010606 normalization Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要）
本発明はマイクロプロセッサなどの情報処理装置の演算
回路に係り、特に浮動小数点乗算器に関し、 回路規模が小さく、演算処理速度を向上させる浮動小数
点乗算器を提供することを目的とし、固定小数点演算を
行う固定小数点演算回路と、丸め処理を行う丸め処理制
御回路と、を備えた浮動小数点乗算器において、前記固
定小数点演算回路のキャリー信号および前記丸め処理制
御回路のキャリー信号の論理和をとるＯＲ回路を備え、
前記ＯＲ回路の出力信号に基づいて指数部のインクリメ
ントを行うように構成する。
回路に係り、特に浮動小数点乗算器に関し、 回路規模が小さく、演算処理速度を向上させる浮動小数
点乗算器を提供することを目的とし、固定小数点演算を
行う固定小数点演算回路と、丸め処理を行う丸め処理制
御回路と、を備えた浮動小数点乗算器において、前記固
定小数点演算回路のキャリー信号および前記丸め処理制
御回路のキャリー信号の論理和をとるＯＲ回路を備え、
前記ＯＲ回路の出力信号に基づいて指数部のインクリメ
ントを行うように構成する。
本発明はマイクロプロセッサなどの情報処理装置の演算
回路に係り、特に浮動小数点乗算器に関する。
回路に係り、特に浮動小数点乗算器に関する。
浮動小数点演算は、固定小数点演算に比べ、ダイナミッ
クレンジが広く精度も高いため、高度な演算要求に対応
することができる。より低コストの浮動小数点演算器の
実現のために演算回路の小形化が必要である。
クレンジが広く精度も高いため、高度な演算要求に対応
することができる。より低コストの浮動小数点演算器の
実現のために演算回路の小形化が必要である。
第１図に従来の浮動小数点乗算器のブロック図を示す。
浮動小数点乗算器に入力される乗数Ａおよび被乗数Ｂは
１ＥＥＥ７５４−１９８５の規格（以下、ＩＥＥＥ規格
と呼ぶ。）の正規化数であり、以下のフォーマットをし
ている。
１ＥＥＥ７５４−１９８５の規格（以下、ＩＥＥＥ規格
と呼ぶ。）の正規化数であり、以下のフォーマットをし
ている。
Ａ ＝ （１） ｉｌｘ ｍ１ｘ２ ｅｌ−ｂｉａｓＢ
＝ （−１） ’２Ｘｍ２ ｘ２ ｅ２−ｂｉａｓこ
こで、 Ｓｌ、Ｓ２：符号（０・正、１：負） ｍｌ 、ｍ２ ：仮数（１≦ｍｌ ｍ２＜ ２ 、二
進数）ｅ１１ｅ２＋指数 ｂｉｔ＋ ：バイアス である。
＝ （−１） ’２Ｘｍ２ ｘ２ ｅ２−ｂｉａｓこ
こで、 Ｓｌ、Ｓ２：符号（０・正、１：負） ｍｌ 、ｍ２ ：仮数（１≦ｍｌ ｍ２＜ ２ 、二
進数）ｅ１１ｅ２＋指数 ｂｉｔ＋ ：バイアス である。
次に、動作を説明する。
乗数Ａおよび被乗数Ｂの符号ｘｉ、 ｓ２はＥＯＲ（排
他的ＯＲ）回路３０に入力され、その演算結果は符号デ
ータＳＮとして出力される。乗数Ａおよび被乗数Ｂの指
数部ｅｌ、ｅ２は第１加算回路２０に入力され加算され
、さらに第２加算回路２１によりｂｉ＋＋の補正を施さ
れ、すなわち（−ｂ口りが加算され、指数データＴＥと
して出力される。乗数Ａおよび被乗数Ｂの仮数Ｋｍｍ２
は固定小数点乗算回路１０により演算され、その結果が
固定小数点乗算データＴＭＩとしてシフタ１６に出力さ
れる。ここで固定小数点乗算データＴＭＩは、 １≦ＴＭＩ＜４ の範囲に属するため、固定小数点乗算データＴＭＩは２
以上になる場合があり、このままでは、ＩＥＥＥ規格の
正規化数にならない可能性がある。そこで、固定小数点
乗算データＴＭＩの２の１乗のビットをキャリーフラグ
として用い、キャリー信号ＯＦＩを出力し、キャリー信
号ＯＦＩが１の場合にはシフタ１６による仮数部の右シ
フトし、インクリメンタ２２により指数部のインクリメ
ントを行う。すなわち、仮数部を２で割り、指数部に１
を加える。例えば、正規化処理前の固定小数点乗算デー
タＴＭＩの値が、 ＴＭ １ ＝ （１０，０１＋）２Ｘ ２であったとす
れば、固定小数点乗算データＴＭＩ正規化処理後の正規
化固定小数点乗算データＴＭ２の値は、 Ｔ Ｍ ２ ＝ （１，００１１） Ｘ ２ ’とな
る。
他的ＯＲ）回路３０に入力され、その演算結果は符号デ
ータＳＮとして出力される。乗数Ａおよび被乗数Ｂの指
数部ｅｌ、ｅ２は第１加算回路２０に入力され加算され
、さらに第２加算回路２１によりｂｉ＋＋の補正を施さ
れ、すなわち（−ｂ口りが加算され、指数データＴＥと
して出力される。乗数Ａおよび被乗数Ｂの仮数Ｋｍｍ２
は固定小数点乗算回路１０により演算され、その結果が
固定小数点乗算データＴＭＩとしてシフタ１６に出力さ
れる。ここで固定小数点乗算データＴＭＩは、 １≦ＴＭＩ＜４ の範囲に属するため、固定小数点乗算データＴＭＩは２
以上になる場合があり、このままでは、ＩＥＥＥ規格の
正規化数にならない可能性がある。そこで、固定小数点
乗算データＴＭＩの２の１乗のビットをキャリーフラグ
として用い、キャリー信号ＯＦＩを出力し、キャリー信
号ＯＦＩが１の場合にはシフタ１６による仮数部の右シ
フトし、インクリメンタ２２により指数部のインクリメ
ントを行う。すなわち、仮数部を２で割り、指数部に１
を加える。例えば、正規化処理前の固定小数点乗算デー
タＴＭＩの値が、 ＴＭ １ ＝ （１０，０１＋）２Ｘ ２であったとす
れば、固定小数点乗算データＴＭＩ正規化処理後の正規
化固定小数点乗算データＴＭ２の値は、 Ｔ Ｍ ２ ＝ （１，００１１） Ｘ ２ ’とな
る。
シフタ１６により出力される正規化固定小数点乗算デー
タＴＭ２は被演算数の２倍のビット数を持っている。例
えば、被演算数のビット数がそれぞれ１６ビツトであれ
ば、正規化固定小数点乗算データＴＭ２のビット数は３
２ビツトである。したがって、これを被演算数と同じビ
ット数の数で近似する必要がある。このため、丸め処理
と呼ばれる近似処理が行われる。丸め処理は、正規化固
定小数点乗算データＴＭ２のＬＳＢ側の半分のビット（
例えば前述の例の場合、ＬＳＢ側の１６ビツト）、符号
データＳＮおよび丸めモードを決定する制御信号ＲＭを
丸め処理制御回路１７に入力し、丸め処理信号ＲＤを発
生する。正規化固定小数点乗算データＴＭ２のＭＳＢ側
の残り半分のビット（例えば前述の例の場合、ＭＳＢ側
の１６ビツト）は、インクリメンタ１８に入力され、丸
め処理信号ＲＤによりインクリメントされるか否かが決
まる。このときインクリメンタ１８の出力データすなわ
ち、固定小数点乗算データＴＭ３が（１０，０００）
２になることがあり、ＩＥＥＥ規格の正規化数にならな
い可能性がある。そこで、固定小数点乗算データＴＭ３
の２の１乗のビットをキャリーフラグとして用いキャリ
ー信号ＯＦ２を出力する。キャリー信号ＯＦ２が１の場
合には、シフタ１９により仮数部の右シフトするととと
もにインクリメンタ２３の出力データをマルチプレクサ
２４により選択し指数部のインクリメントを行って正規
化する。
タＴＭ２は被演算数の２倍のビット数を持っている。例
えば、被演算数のビット数がそれぞれ１６ビツトであれ
ば、正規化固定小数点乗算データＴＭ２のビット数は３
２ビツトである。したがって、これを被演算数と同じビ
ット数の数で近似する必要がある。このため、丸め処理
と呼ばれる近似処理が行われる。丸め処理は、正規化固
定小数点乗算データＴＭ２のＬＳＢ側の半分のビット（
例えば前述の例の場合、ＬＳＢ側の１６ビツト）、符号
データＳＮおよび丸めモードを決定する制御信号ＲＭを
丸め処理制御回路１７に入力し、丸め処理信号ＲＤを発
生する。正規化固定小数点乗算データＴＭ２のＭＳＢ側
の残り半分のビット（例えば前述の例の場合、ＭＳＢ側
の１６ビツト）は、インクリメンタ１８に入力され、丸
め処理信号ＲＤによりインクリメントされるか否かが決
まる。このときインクリメンタ１８の出力データすなわ
ち、固定小数点乗算データＴＭ３が（１０，０００）
２になることがあり、ＩＥＥＥ規格の正規化数にならな
い可能性がある。そこで、固定小数点乗算データＴＭ３
の２の１乗のビットをキャリーフラグとして用いキャリ
ー信号ＯＦ２を出力する。キャリー信号ＯＦ２が１の場
合には、シフタ１９により仮数部の右シフトするととと
もにインクリメンタ２３の出力データをマルチプレクサ
２４により選択し指数部のインクリメントを行って正規
化する。
最後に、指数部を例外処理回路４０へ入力し、ＩＥＥＥ
規格に定める例外が発生しているか否かを判断し、例外
が発生している場合には、定数発生回路４１とセレクタ
４２により対応するビットパタ−ンを出力する。
規格に定める例外が発生しているか否かを判断し、例外
が発生している場合には、定数発生回路４１とセレクタ
４２により対応するビットパタ−ンを出力する。
以上のようにして、乗算数Ａおよび被乗算数Ｂの浮動小
数点乗算が行われる。
数点乗算が行われる。
従来では、ＬＭの任意の乗算数Ａおよび非乗算数Ｂが入
力された場合、キャリー信号ＯＦＩおよびキャリー信号
ＯＦ２が同時に１になる場合はなく、インクリメンタ２
２およびインクリメンタ２３が同時に動作することはな
かった。したがって、機能に対して、回路が冗長であり
、回路規模が不必要に大きくなるという問題点があった
。また、これに伴い、演算処理速度が低下するという問
題点があった。
力された場合、キャリー信号ＯＦＩおよびキャリー信号
ＯＦ２が同時に１になる場合はなく、インクリメンタ２
２およびインクリメンタ２３が同時に動作することはな
かった。したがって、機能に対して、回路が冗長であり
、回路規模が不必要に大きくなるという問題点があった
。また、これに伴い、演算処理速度が低下するという問
題点があった。
そこで、本発明は、回路規模が小さく、演算処理速度を
向上させる浮動小数点乗算器を提供することを目的とす
る。
向上させる浮動小数点乗算器を提供することを目的とす
る。
上記課題を解決するため、本発明は、固定小数点演算を
行う固定小数点演算回路（１０）と、丸め処理を行う丸
め処理制御回路（１７）と、を備えた浮動小数点乗算器
において、前記固定小数点演算回路（１０）のキャリー
信号（ＯＦ１）および前記丸め処理制御回路（１７）の
キャリー信号（ＯＦ２）の論理和をとるＯＲ回路（４３
）を備え、前記ＯＲ回路（４３）の出力信号に基づいて
指数部のインクリメントを行うように構成する。
行う固定小数点演算回路（１０）と、丸め処理を行う丸
め処理制御回路（１７）と、を備えた浮動小数点乗算器
において、前記固定小数点演算回路（１０）のキャリー
信号（ＯＦ１）および前記丸め処理制御回路（１７）の
キャリー信号（ＯＦ２）の論理和をとるＯＲ回路（４３
）を備え、前記ＯＲ回路（４３）の出力信号に基づいて
指数部のインクリメントを行うように構成する。
本発明によれば、固定小数点演算回路のキャリー信号お
よび丸め処理制御回路のキャリー信号の論理和をとるＯ
Ｒ回路の出力信号に基づいて指数部演算結果のインクリ
メントを行うことにより、間単な回路構成で浮動小数点
乗算の演算結果の正規化処理を行える。
よび丸め処理制御回路のキャリー信号の論理和をとるＯ
Ｒ回路の出力信号に基づいて指数部演算結果のインクリ
メントを行うことにより、間単な回路構成で浮動小数点
乗算の演算結果の正規化処理を行える。
次に、第１図を参照して本発明の実施例について詳細に
説明する。第１図において第２図の従来例と同一の部分
には同一の符号を付し、詳細な説明は省略する。
説明する。第１図において第２図の従来例と同一の部分
には同一の符号を付し、詳細な説明は省略する。
第２図の実施例と異なる点は、インクリメンタ２２を省
略し、固定小数点演算回路のキャリー信号ＯＦＩおよび
インクリメンタ■８のキャリー信号ＯＦ ２の論理和を
とり、マルチプレクサ２４に出力するＯＲ回路４３を備
えた点である。
略し、固定小数点演算回路のキャリー信号ＯＦＩおよび
インクリメンタ■８のキャリー信号ＯＦ ２の論理和を
とり、マルチプレクサ２４に出力するＯＲ回路４３を備
えた点である。
１組の・任意の乗算数Ａおよび非乗算数Ｂが入力された
場合、キャリー信号ＯＦＩおよびキャリー信号ＯＦ２が
同時に１になる場合はない。したがって、上紐の任意の
乗算数Ａおよび非乗算数Ｂの入力に対して演算結果の正
規化処理が行われるのは１度だけである。すなわち、キ
ャリー信号ＯＦ↓およびキャリー信号ＯＦ２の出力され
る組み合わせは第２図に示すように３通りであり、いず
れかのキャリー信号が１になれば指数部のインクリメン
トを行えば良い。そこで、これらキャリー信号ＯＦＩお
よびキャリー信号ＯＦ２の論理和をＯＲ回路４３により
求める。この出力結果によりインクリメントを行ったデ
ータまたはインクリメントを行わないデータのいずれか
をマルチプレクサ２４により選択することにより指数部
データのインクリメントを行う。
場合、キャリー信号ＯＦＩおよびキャリー信号ＯＦ２が
同時に１になる場合はない。したがって、上紐の任意の
乗算数Ａおよび非乗算数Ｂの入力に対して演算結果の正
規化処理が行われるのは１度だけである。すなわち、キ
ャリー信号ＯＦ↓およびキャリー信号ＯＦ２の出力され
る組み合わせは第２図に示すように３通りであり、いず
れかのキャリー信号が１になれば指数部のインクリメン
トを行えば良い。そこで、これらキャリー信号ＯＦＩお
よびキャリー信号ＯＦ２の論理和をＯＲ回路４３により
求める。この出力結果によりインクリメントを行ったデ
ータまたはインクリメントを行わないデータのいずれか
をマルチプレクサ２４により選択することにより指数部
データのインクリメントを行う。
本発明は、以上のように構成したので、浮動小数点乗算
回路の回路構成が簡単にできるという効果を奏する。ま
た、回路構成が簡単であるため、処理速度が向上すると
いう効果を奏する。
回路の回路構成が簡単にできるという効果を奏する。ま
た、回路構成が簡単であるため、処理速度が向上すると
いう効果を奏する。
第１図は本発明の実施例のブロック図、第２図はキャリ
ー信号の状態説明図、 第３図は従来例のブロック図である。 １０・・・固定小数点乗算回路 １６・・・シフタ １７・・・丸め処理制御回路 １８・・・インクリメンタ １９・・・シック ２０・・・加算回路 ２１・・・加算回路 ２２・・・インクリメンタ ２３・・・インクリメンタ ２４・・・マルチプレクサ ３０・・・ＥＯＲ回路 ４０・・・例外処理回路 ４１・・・定数発生回路 ４２・・・セレクタ ４３・・・ＯＲ回路 ＳＮ・・・符号データ ＯＦＩ・・・キャリー信号 ＯＦ２・・・キャリー信号 ＲＤ・・・丸め処理信号 ＲＭ・・・制御信号
ー信号の状態説明図、 第３図は従来例のブロック図である。 １０・・・固定小数点乗算回路 １６・・・シフタ １７・・・丸め処理制御回路 １８・・・インクリメンタ １９・・・シック ２０・・・加算回路 ２１・・・加算回路 ２２・・・インクリメンタ ２３・・・インクリメンタ ２４・・・マルチプレクサ ３０・・・ＥＯＲ回路 ４０・・・例外処理回路 ４１・・・定数発生回路 ４２・・・セレクタ ４３・・・ＯＲ回路 ＳＮ・・・符号データ ＯＦＩ・・・キャリー信号 ＯＦ２・・・キャリー信号 ＲＤ・・・丸め処理信号 ＲＭ・・・制御信号
Claims (1)
- 【特許請求の範囲】 固定小数点演算を行う固定小数点演算回路 （１０）と、丸め処理を行う丸め処理制御回路（１７）
と、を備えた浮動小数点乗算器において、前記固定小数
点演算回路（１０）のキャリー信号（ＯＦ１）および前
記丸め処理制御回路のキャリー信号（ＯＦ２）の論理和
をとるＯＲ回路（４３）を備え、前記ＯＲ回路（４３）
の出力信号に基づいて指数部のインクリメントを行うこ
とを特徴とする浮動小数点乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21997489A JPH0383126A (ja) | 1989-08-25 | 1989-08-25 | 浮動小数点乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21997489A JPH0383126A (ja) | 1989-08-25 | 1989-08-25 | 浮動小数点乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383126A true JPH0383126A (ja) | 1991-04-09 |
Family
ID=16743946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21997489A Pending JPH0383126A (ja) | 1989-08-25 | 1989-08-25 | 浮動小数点乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383126A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048784A (ja) * | 2006-08-22 | 2008-03-06 | Bizen Hatsujo Kk | 自動車のアームレスト装置 |
| JP2014041474A (ja) * | 2012-08-22 | 2014-03-06 | Fujitsu Ltd | 乗算装置及び乗算方法 |
| CN105128232A (zh) * | 2015-10-08 | 2015-12-09 | 山东豪迈机械科技股份有限公司 | 液压硫化机及液压硫化机组 |
-
1989
- 1989-08-25 JP JP21997489A patent/JPH0383126A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048784A (ja) * | 2006-08-22 | 2008-03-06 | Bizen Hatsujo Kk | 自動車のアームレスト装置 |
| JP2014041474A (ja) * | 2012-08-22 | 2014-03-06 | Fujitsu Ltd | 乗算装置及び乗算方法 |
| CN105128232A (zh) * | 2015-10-08 | 2015-12-09 | 山东豪迈机械科技股份有限公司 | 液压硫化机及液压硫化机组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941120A (en) | Floating point normalization and rounding prediction circuit | |
| EP0351242B1 (en) | Floating point arithmetic units | |
| EP0136834B1 (en) | A digital circuit performing an arithmetic operation with an overflow | |
| US6925480B2 (en) | Microarchitecture of an arithmetic unit | |
| JPH02138620A (ja) | 数値量を計算する方法および数値データ処理装置 | |
| US4866652A (en) | Floating point unit using combined multiply and ALU functions | |
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| US5111421A (en) | System for performing addition and subtraction of signed magnitude floating point binary numbers | |
| JPH0544046B2 (ja) | ||
| US5548545A (en) | Floating point exception prediction for compound operations and variable precision using an intermediate exponent bus | |
| US5341320A (en) | Method for rapidly processing floating-point operations which involve exceptions | |
| US6205462B1 (en) | Digital multiply-accumulate circuit that can operate on both integer and floating point numbers simultaneously | |
| EP0416308A2 (en) | Rectangular array signed digit multiplier | |
| US4110831A (en) | Method and means for tracking digit significance in arithmetic operations executed on decimal computers | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| JPH0383126A (ja) | 浮動小数点乗算器 | |
| US5432727A (en) | Apparatus for computing a sticky bit for a floating point arithmetic unit | |
| US5661674A (en) | Divide to integer | |
| US6615228B1 (en) | Selection based rounding system and method for floating point operations | |
| US7003540B2 (en) | Floating point multiplier for delimited operands | |
| US5208769A (en) | Unsigned integer multiply/divide circuit | |
| JP3187402B2 (ja) | 浮動小数点データ加減算回路 | |
| JP3137131B2 (ja) | 浮動小数点乗算器及び乗算方法 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| JPS63158626A (ja) | 演算処理装置 |