JPH0382560A - Thermal head inspection system - Google Patents
Thermal head inspection systemInfo
- Publication number
- JPH0382560A JPH0382560A JP1219201A JP21920189A JPH0382560A JP H0382560 A JPH0382560 A JP H0382560A JP 1219201 A JP1219201 A JP 1219201A JP 21920189 A JP21920189 A JP 21920189A JP H0382560 A JPH0382560 A JP H0382560A
- Authority
- JP
- Japan
- Prior art keywords
- data
- driver
- bit
- terminal
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000012360 testing method Methods 0.000 description 31
- 230000002950 deficient Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、複数の発熱抵抗体を有し、その発熱抵抗体
に通電することにより印字を可能とするサーマルヘッド
の検査方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (A) Industrial Application Field The present invention relates to an inspection method for a thermal head that has a plurality of heating resistors and is capable of printing by energizing the heating resistors. be.
(ロ)従来の技術
シフトレジスタとラッチ回路とゲート回路を含んだドラ
イバーICを複数個有したサーマルヘッドに対する従来
の検査方法を以下に説明する。(B) Prior Art A conventional inspection method for a thermal head having a plurality of driver ICs including a shift register, a latch circuit, and a gate circuit will be described below.
第6図は従来のサーマルヘッドの電気回路図であり、電
気的回路構成としては複数の発熱抵抗体61と、複数の
ドライバーIC62と、熱制御用温度検出素子63とか
ら成っている。FIG. 6 is an electrical circuit diagram of a conventional thermal head, and the electrical circuit configuration includes a plurality of heating resistors 61, a plurality of driver ICs 62, and a temperature detecting element 63 for thermal control.
第7図はドライバーIC62の基本回路構成であり64
ビツトのシフトレジスタ77と64ビツトのラッチ回路
78と出力保護回路79とドライバー80とゲート回路
81を備えている。71は駆動tIX接続端子、72は
B、E、O信号端子、73は5TROBB信号端子、7
4はLATCH信号端子、75はDATA IN端子、
76はCLOCK端子である。シフトレジスタの出力で
あるDATA OUT端子82は次段のドライバーfc
のシフトレジスタの入力であるDATA IN端子に接
続される。Figure 7 shows the basic circuit configuration of the driver IC62.
It includes a bit shift register 77, a 64-bit latch circuit 78, an output protection circuit 79, a driver 80, and a gate circuit 81. 71 is a drive tIX connection terminal, 72 is a B, E, O signal terminal, 73 is a 5TROBB signal terminal, 7
4 is the LATCH signal terminal, 75 is the DATA IN terminal,
76 is a CLOCK terminal. The DATA OUT terminal 82, which is the output of the shift register, is connected to the next stage driver fc.
It is connected to the DATA IN terminal, which is the input of the shift register.
第6図に示す従来例は複数の発熱抵抗体を8個のブロッ
クに分けて時分割駆動を行う例でありその駆動タイミン
グチャートを第8図に示す。The conventional example shown in FIG. 6 is an example in which a plurality of heating resistors are divided into eight blocks and time-divisionally driven, and a driving timing chart thereof is shown in FIG.
駆動方法は、まずCLOCK信号に同期させながらシフ
トレジスタに入力LATCH信号にてラッチ回路に該印
字データをラッチさせる。次にドライバー80が発熱抵
抗体を駆動可能な状態にする為のB、E、O信号をアク
ティブにし、5TROBEI〜5TROBE8信号の駆
動パルスにてlラインを8分割して印字を行う。The driving method is to first cause the latch circuit to latch the print data by inputting the LATCH signal to the shift register while synchronizing with the CLOCK signal. Next, the driver 80 activates the B, E, and O signals for making the heating resistor drivable, and prints by dividing the 1 line into 8 using drive pulses of the 5TROBEI to 5TROBE8 signals.
以上の印字動作が正しく行われることを検査する為に、
まず、DATA IN端子よりテストデータをCLOC
K信号に同期させながら入力し、最終段ドライバーIC
のシフトレジスタの出力であるDATAOUT端子から
該テストデータが出力されることを確認し、全ドライバ
ーICのシフトレジスタが正しく接続され動作すること
を確認する。次に、B。In order to check that the above printing operations are performed correctly,
First, CLOC the test data from the DATA IN terminal.
Input while synchronizing with the K signal, and input it to the final stage driver IC.
Confirm that the test data is output from the DATAOUT terminal, which is the output of the shift register, and confirm that the shift registers of all driver ICs are correctly connected and operate. Next, B.
E、O信号とストローブ信号のゲートロジック動作及び
ライン回路とドライバー81の動作により発熱抵抗体が
駆動できることを検査する為に1ビツトのみ駆動させな
がら順次シフトし1ビツト分の駆動電流が流れることを
確認する。その他、ロジック系電源(VDD)に於ける
消費電流や入力端子に於ける入力電圧、電力端子に於け
る出力電圧更に温度検出素子63の接続確認を行い、最
後に印字テストを行い検査を終了する。In order to test that the heating resistor can be driven by the gate logic operation of the E, O signal and strobe signal and the operation of the line circuit and driver 81, we sequentially shift while driving only 1 bit and check that the drive current for 1 bit flows. confirm. In addition, the current consumption in the logic system power supply (VDD), the input voltage at the input terminal, the output voltage at the power terminal, and the connection of the temperature detection element 63 are checked, and finally a printing test is performed to complete the inspection. .
(ハ)発明が解決しようとする課題
しかし、このような従来の検査方式においては、ドライ
バー段のリーク電流が一箇所でも大きいところがあると
、1ビツト駆動チエツク時に駆動電流がオーバーしてい
ると判断してしまい、出力段の検査ができなくなるとと
いう問題があった。また、ドライバーICに於けるシフ
トレジスタのシリアル接続に断線が生じていたり、ドラ
イバーIC自体の不良があるような場合に、その不良箇
所より以降の1ビツトシフト駆動検査やシフトレジスタ
のシリアル接続検査が行えなくなるという問題があった
。(c) Problems to be Solved by the Invention However, in such conventional inspection methods, if there is a large leakage current in the driver stage at even one point, it is determined that the drive current is excessive during a 1-bit drive check. There was a problem in that the output stage could not be inspected. In addition, if there is a disconnection in the serial connection of the shift register in the driver IC, or if there is a defect in the driver IC itself, you can perform a 1-bit shift drive test or a shift register serial connection test from the defective point onward. There was a problem with it disappearing.
以上のことから各ドライバーIC間のシリアル接続ライ
ンにテスト端子を設ける考案も出されてはいるが、各ド
ライバーIC毎にテスト端子を設けると基板面積が大き
くなりコストアップを生じる。また任意のドライバーI
Cをはさむテスト端子に於いて、入力側(DATA I
N端子)よりデータを入れて該IC単独チエツクを行う
ことも考えられているが、通常のドライバーICのDA
TA OUT出力回路では、前記ドライバーICのDA
TA IN端子にデータを入力すると、その前段のDA
TA OUT端子の出力回路に悪影響を及ぼす可能性が
ある。For the above reasons, some ideas have been proposed to provide test terminals on the serial connection lines between driver ICs, but providing test terminals for each driver IC increases the board area and increases costs. Also any driver I
At the test terminals that sandwich C, the input side (DATA I
It is also considered to input data from the DA (N terminal) and check the IC alone, but the DA of the normal driver IC
In the TA OUT output circuit, the DA of the driver IC
When data is input to the TA IN terminal, the previous stage DA
This may have an adverse effect on the output circuit of the TA OUT terminal.
本発明はこのような事情を考慮してなされたもので、ド
ライバーICに対して比較的簡単な回路を追加すること
で前記問題点を解決できる。The present invention has been made in consideration of these circumstances, and can solve the above problems by adding a relatively simple circuit to the driver IC.
(ニ)課題を解決するための手段
この発明は、印字ドツトに対応する複数の発熱抵抗体と
、その発熱抵抗体を通電制御する複数の駆動回路素子、
シフトレジスタ、ラッチ回路御およびゲート回路を含ん
だドライバーtCを複数個有し、前記シフトレジスタに
より全ドライバーICがシリアル接続されたサーマルヘ
ッドに対して、前記ドライバーICにて発熱体を順次1
個ずつ駆動しその時の駆動電源に於ける消費電流の変化
を測定することによりサーマルヘッドの検査を行うサー
マルヘッド検査方式である。(d) Means for Solving the Problems This invention provides a plurality of heating resistors corresponding to printed dots, a plurality of drive circuit elements for controlling energization of the heating resistors,
For a thermal head that has a plurality of drivers tC including a shift register, a latch circuit control, and a gate circuit, and all driver ICs are serially connected by the shift register, one heating element is sequentially heated by the driver IC.
This is a thermal head inspection method in which thermal heads are inspected by driving each thermal head one by one and measuring the change in current consumption in the drive power supply at that time.
上記ドライバーtCにはテスト端子とデータ人力ゲート
回路を設け、テスト端子をアクティブにすると、該ゲー
ト回路により前段のドライバーICのシフトレジスタ出
力を遮断し、前々段のシフトレジスタ出力を入力するよ
うに配線し、不具合なドライバーtCが発見された場合
には該tCを回避してシリアルデータ転送が行えるよう
に予めサーマルヘッドを構成しておくことが好ましい。The driver tC is provided with a test terminal and a data manual gate circuit, and when the test terminal is activated, the gate circuit cuts off the shift register output of the previous driver IC and inputs the shift register output of the previous stage. It is preferable to configure the thermal head in advance so that if a defective driver tC is discovered by wiring, serial data transfer can be performed while avoiding the tC.
出力段の駆動動作を検査する場合には、発熱抵抗体を端
から順次1個ずつ駆動し、その時の駆動電源に於ける消
費電流の増加分(即ち発熱抵抗体1個分の駆動電流)を
測定することにより検査を行う。従って、この方式に用
いる検査装置は発熱抵抗体を駆動する前の駆動電源に於
ける消費電流を一旦記憶する手段を有することが望まし
い。When inspecting the drive operation of the output stage, drive the heating resistors one by one starting from the end, and calculate the increase in current consumption in the drive power supply at that time (i.e., the drive current for one heating resistor). Inspection is performed by measuring. Therefore, it is desirable that the testing device used in this method has means for temporarily storing the current consumption in the drive power source before driving the heating resistor.
(ホ)作用
ドライバーICによって発熱体が順次IIIずつ駆動さ
れその時の駆動電源の消費電流が測定されるので、その
値の変化によりドライバーICの良否が判定される。(e) Operation The heating elements are sequentially driven by III by the driver IC, and the current consumption of the driving power source at that time is measured, so that the quality of the driver IC is determined based on the change in the value.
また、サーマルヘッドのドライバーICにテスト端子と
データ入力ゲート回路を設けておけば、テストモードに
おいては一旦不具合と見なされたドライバーICをとば
して再度検査することにより全ドライバーICを検査で
きる。また、検査装置に初期の駆動電源における消費電
流を記憶してから発熱抵抗体を1個ずつ順次駆動して電
流増加分を測定すれば、検査の対象となるドライバー出
力以外でのリーク電流があっても正しく検査を行うこと
ができる。Furthermore, if the driver IC of the thermal head is provided with a test terminal and a data input gate circuit, all driver ICs can be tested in the test mode by skipping the driver IC that is considered to be defective and testing it again. In addition, if you memorize the current consumption of the initial drive power supply in the test equipment and then sequentially drive the heating resistors one by one and measure the increase in current, there will be no leakage current from the driver outputs other than the driver output that is the target of the test. The test can be carried out correctly even if the test is carried out correctly.
(へ)実施例 以下、この発明の実施例を図面により詳細に説明する。(f) Example Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図はこの発明の一実施例を示す電気回路図であり、
電気的回路構成としては従来例と同様に、複数の発熱抵
抗体R1−R2G4Bを備えたアレーlと、シフトレジ
スタ、ラッチ回路、ドライバーおよびゲート回路からな
る従来の回路に、テスト端子とデータ入力ゲート回路を
加えたドライバー集積回路!(,1〜IC32からなる
ドライバーIC群2と、サーマルヘッドの温度を検出す
るサーミスタ3とから構成される。FIG. 1 is an electric circuit diagram showing an embodiment of the present invention.
The electrical circuit configuration is the same as the conventional example, with a conventional circuit consisting of an array 1 equipped with a plurality of heating resistors R1-R2G4B, a shift register, a latch circuit, a driver, and a gate circuit, and a test terminal and a data input gate. Driver integrated circuit with added circuit! , 1 to 32, and a thermistor 3 that detects the temperature of the thermal head.
第2図はこの発明の実施例に用いられるドライバー集積
回路の基本回路図であり、TEST端子84とTEST
DATA端子83を入力にもつデータ入力ゲート回路
85を備え、その他の構成は第7図と同等である。FIG. 2 is a basic circuit diagram of a driver integrated circuit used in an embodiment of the present invention.
A data input gate circuit 85 having a DATA terminal 83 as an input is provided, and the other configurations are the same as in FIG.
第3図および第4図は前記ドライバー集積回路0)DA
TA IN端子75、DATA OUT端子82、TE
ST DATA端子83及びTEST端子84の結線を
示す回路図である。DATA CUT端子82は従来通
りの次段DATAIN端子への接続に加え、次々段TE
ST DATA端子83へも接続されている。3 and 4 show the driver integrated circuit 0)DA
TA IN terminal 75, DATA OUT terminal 82, TE
8 is a circuit diagram showing a connection between an ST DATA terminal 83 and a TEST terminal 84. FIG. In addition to connecting to the DATAIN terminal of the next stage as before, the DATA CUT terminal 82 can also be connected to the TE of the next stage.
It is also connected to the ST DATA terminal 83.
出力ビツト検査に於いて、1ビツトずつシフトさせなが
ら駆動し、駆動電源の消費電流増加分を測定する場合、
例えば、第3図の集積回路IC3が不良であった時に集
積回路IC2からのデータが64回のシフト動作後集積
回路IC4に出力されず、集積回路1.04〜IC32
までは出力ビツト検査ができない。そこで、TEST端
子84を“High0レベルにすると、第2図から分か
るように、シフトレジスタに取り込まれるデータ入力端
子が、それまでのDATA IN端子からTEST D
ATA端子に切り換わる。従って、−旦、集積回路IC
3が不良と判断された場合には、再度集積回路ICIか
らデータを入れ直し集積回路IC2よりデータが出力さ
れるタイミングでT EST端子を“High”にする
と前記IC2の出力データは集積回路IC4に入力され
ることになる。集積回路IC4にデータが取り込まれた
後は、再度、TEST端子を“Low”に戻すことによ
り集積回路IC4以降の検査を続行することができる。In output bit inspection, when driving while shifting one bit at a time and measuring the increase in current consumption of the drive power supply,
For example, when integrated circuit IC3 in FIG. 3 is defective, the data from integrated circuit IC2 is not output to integrated circuit IC4 after 64 shift operations, and
Output bit inspection cannot be performed until Therefore, when the TEST terminal 84 is set to the "High 0" level, the data input terminal taken into the shift register changes from the previous DATA IN terminal to the TEST D
Switches to ATA terminal. Therefore, -dan, integrated circuit IC
3 is determined to be defective, input the data from the integrated circuit ICI again and set the TEST terminal to "High" at the timing when data is output from the integrated circuit IC2, and the output data of the IC2 is input to the integrated circuit IC4. will be done. After the data has been taken into the integrated circuit IC4, testing of the integrated circuit IC4 and subsequent parts can be continued by returning the TEST terminal to "Low" again.
第5図は出力ビツト検査の手順を説明するフローチャー
トであり、まず最初に、全出力OFF状態でのリーク電
流ILを測定し、次にDATA IN端子を“High
“にしてlクロック分のパルスを入力して第1ビツトの
みにデータを入力する。続いてDATA IN端子を“
Low”にして1ビツトのみを駆動できるようにする。FIG. 5 is a flowchart explaining the output bit inspection procedure. First, the leakage current IL is measured with all outputs OFF, and then the DATA IN terminal is set to "High".
", input pulses for l clocks and input data only to the first bit. Then, connect the DATA IN terminal to "
Low” so that only one bit can be driven.
この状態でLATCHパルスを入力すると、第1ビツト
のラッチ回路にデータが入り、5TROBE信号をON
することにより第1番目の発熱抵抗体のみを駆動するこ
とができる。この時の駆動電圧VHに於ける消費電流を
測定し、5TROBE信号を0FFJ、た後、前記のリ
ーク電流との差をとることにより第1番目に流れる発熱
抵抗体に流れる電流が分かる。この電流が基準の範囲内
に入っていることをチエツクし、問題なければ更に1ク
ロツクパルスを入力してシフトレジスタの第1ビツトの
データを第2ビツトに送る。続いて前記同様にLATC
IIパルスを入力し5TROBE信号をONとして第2
番目の発熱抵抗体のみを駆動し前記同様の電流チエツク
を行う。以上のようにして順次出力ビットのチエツクを
行うが、異常が確認された時は、この不良集積回路が何
番目のものかを一旦記憶した後、再度不良集積回路の前
段集積回路の最後ビット(64ビツト目)までデータを
シフトさせてTEST端子を“旧gh”とし、lクロッ
クパルスを入力すると、前記の不良集積回路をとばして
次の集積回路の第1ビツト目にデータが入力される。以
後は前記同様にして順次1ビツトずつシフトさせながら
チエツクする。When a LATCH pulse is input in this state, data enters the latch circuit of the first bit and turns on the 5TROBE signal.
By doing so, only the first heating resistor can be driven. At this time, the current consumption at the drive voltage VH is measured, and after setting the 5TROBE signal to 0FFJ, the current flowing to the first heating resistor can be determined by taking the difference from the leakage current. Check that this current is within the standard range, and if there is no problem, input one more clock pulse to send the data of the first bit of the shift register to the second bit. Then LATC as above
Input the II pulse and turn on the 5TROBE signal to start the second
The same current check as above is performed by driving only the th heating resistor. The output bits are sequentially checked as described above, but when an abnormality is confirmed, the number of the defective integrated circuit is memorized, and then the last bit of the previous integrated circuit of the defective integrated circuit ( When the data is shifted to the 64th bit), the TEST terminal is set to "old gh", and 1 clock pulse is input, the defective integrated circuit is skipped and the data is input to the 1st bit of the next integrated circuit. Thereafter, check is performed in the same manner as described above while sequentially shifting one bit at a time.
以上の例は、lケの不良集積回路をとばしてチエツクす
る例であるが、連続して2個の不良があった場合には、
連続する2個の不良集積回路が何番目のものであるかは
分かるが、それ以後のチエツクができなくなる。しかし
、この場合でも第4図のように2ケとばしてDATA
OUT端子−TEST DATA端子の結線を行うと解
決する。更に結線を変え任意の個数とばすようにできる
。The above example is an example of checking by skipping 1 defective integrated circuits, but if there are 2 defects in a row,
Although the number of the two consecutive defective integrated circuits can be determined, subsequent checks cannot be performed. However, even in this case, as shown in Figure 4, two digits are skipped and the DATA
The problem can be solved by connecting the OUT terminal to the TEST DATA terminal. Furthermore, it is possible to skip any number of wires by changing the wiring.
以上のように、比較的簡単な回路をドライバー集積回路
に追加し結線を工夫することにより、簡単に不良集積回
路を発見することができる。As described above, by adding a relatively simple circuit to the driver integrated circuit and devising the wiring, it is possible to easily discover a defective integrated circuit.
なお、上記実施例においてはサーマルヘッドの8分割駆
動について説明したが、この発明はそれに限定されるも
のではない。また、ドライバー集積回路のビット数も6
4ビツトに限るものではない。Incidentally, in the above-mentioned embodiment, explanation has been given of driving the thermal head in eight divisions, but the present invention is not limited thereto. Also, the number of bits of the driver integrated circuit is 6.
It is not limited to 4 bits.
(ト)発明の効果
この発明によれば、サーマルヘッドのドライバーIC(
集積回路)に簡単な回路を追加することにより、サーマ
ルヘッド基板上に多数のテストポイントを設けることな
く簡単な方法で不良ICを発見することができ、サーマ
ルヘッド自体もコンパクトで安価となり得る。又フォイ
スダウニボンディング法によって取付けられたドライバ
ーICに対しては以上の方法により不良が発見できる為
、不良品のみを交換することで歩留りが向上し、トータ
ルコストが軽減できる。(g) Effects of the invention According to this invention, the thermal head driver IC (
By adding a simple circuit to the thermal head (integrated circuit), defective ICs can be found in a simple manner without providing numerous test points on the thermal head substrate, and the thermal head itself can be made compact and inexpensive. Furthermore, since defects can be found in driver ICs mounted by the Foiss-Downey bonding method using the above method, yields can be improved and total costs can be reduced by replacing only defective products.
第1図はこの発明の一実施例の電気回路図、第2図はこ
の発明のドライバーIC(集積回路)の基本回路図、第
3図および第4図は第1図に示す実施例のドライバーI
Cの接続回路図、第5図は検査工程を説明するフローチ
ャート、第6図は従来のサーマルヘッドの電気回路図、
第7図は従来のドライバーICの基本回路図、第8図は
第6図に示すサーマルヘッドの8分割駆動時のタイミン
グチャートである。
l・・・・・・発熱抵抗体アレー
2・・・・・・ドライバーIC群、
3・・・・・・温度検出素子、
85・・・・・・データ入力ゲート回路、84・・・・
・・TEST端子、
83・・・・・・TEST DATA端子。
第FIG. 1 is an electric circuit diagram of one embodiment of the present invention, FIG. 2 is a basic circuit diagram of a driver IC (integrated circuit) of the present invention, and FIGS. 3 and 4 are a driver of the embodiment shown in FIG. 1. I
Figure 5 is a flowchart explaining the inspection process, Figure 6 is an electric circuit diagram of a conventional thermal head,
FIG. 7 is a basic circuit diagram of a conventional driver IC, and FIG. 8 is a timing chart when the thermal head shown in FIG. 6 is driven in eight divisions. l... Heating resistor array 2... Driver IC group, 3... Temperature detection element, 85... Data input gate circuit, 84...
...TEST terminal, 83...TEST DATA terminal. No.
Claims (1)
熱抵抗体を通電制御する複数の駆動回路素子、シフトレ
ジスタ、ラッチ回路御およびゲート回路を含んだドライ
バーICを複数個有し、前記シフトレジスタにより全ド
ライバーICがシリアル接続されたサーマルヘッドに対
して、前記ドライバーICにて発熱体を順次1個ずつ駆
動しその時の駆動電源に於ける消費電流の変化を測定す
ることによりサーマルヘッドの検査を行うサーマルヘッ
ド検査方式。1. A plurality of driver ICs including a plurality of heat generating resistors corresponding to printed dots, a plurality of drive circuit elements for controlling energization of the heat generating resistors, a shift register, a latch circuit control and a gate circuit; For a thermal head in which all driver ICs are serially connected through registers, the thermal head is inspected by sequentially driving the heating elements one by one using the driver IC and measuring the change in current consumption in the drive power supply at that time. A thermal head inspection method that performs
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1219201A JPH0382560A (en) | 1989-08-25 | 1989-08-25 | Thermal head inspection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1219201A JPH0382560A (en) | 1989-08-25 | 1989-08-25 | Thermal head inspection system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0382560A true JPH0382560A (en) | 1991-04-08 |
Family
ID=16731792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1219201A Pending JPH0382560A (en) | 1989-08-25 | 1989-08-25 | Thermal head inspection system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0382560A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002009114A2 (en) * | 2000-07-12 | 2002-01-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Simple chip identification |
JP2002298792A (en) * | 2001-04-02 | 2002-10-11 | Sony Corp | Battery device |
-
1989
- 1989-08-25 JP JP1219201A patent/JPH0382560A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002009114A2 (en) * | 2000-07-12 | 2002-01-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Simple chip identification |
WO2002009114A3 (en) * | 2000-07-12 | 2002-07-18 | Ericsson Telefon Ab L M | Simple chip identification |
US6483335B1 (en) | 2000-07-12 | 2002-11-19 | Telefonaktiebolaget Lm Ericsson | Simple chip identification |
JP2002298792A (en) * | 2001-04-02 | 2002-10-11 | Sony Corp | Battery device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5720098B2 (en) | Head element operation confirmation mechanism and head element operation confirmation method | |
JPH0542351B2 (en) | ||
KR0167407B1 (en) | Thermal head apparatus | |
EP0217043A1 (en) | Thermal print head heating circuit fault detection device | |
EP0072224B1 (en) | A device for checking the printing circuit of a thermal printer | |
JPH07148959A (en) | Thermal head device | |
JPH0382560A (en) | Thermal head inspection system | |
JP2000121689A (en) | Capacitive load driving unit and inspecting method and inspecting device therefor | |
JP2001038943A (en) | Disconnection self-diagnosing circuit of thermal head and disconnection self-diagnosing method | |
JP2954049B2 (en) | Thermal head | |
JPH1134380A (en) | Driver for thermal head | |
JPH0431590Y2 (en) | ||
JP4592896B2 (en) | Thermal head disconnection check device | |
JP2586373B2 (en) | Thermal head drive control method | |
JPS61123566A (en) | Thermal printer | |
JPS63139757A (en) | Inspecting apparatus for thermal head substrate | |
JPH05185696A (en) | Recording head inspection device | |
JPS6095368A (en) | Inspecting method of thermal head | |
JPH05104763A (en) | Dot inspection device of thermal printer | |
JP2014231230A (en) | Method for checking number of head elements, and mechanism of checking number of head elements | |
JPS6037798B2 (en) | How to detect disconnection of printing magnet coil | |
JPS63147666A (en) | Testing device for thermal head substrate | |
JPS63227356A (en) | Thermal head driving circuit | |
JPS612084A (en) | Testing method of thermal printer head | |
JPS6331767A (en) | Thermal head |