JPH0382247A - 画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、パーソナルコンピュータ（以下単にパソコン
と記述する）やワードプロセッサなどのデータ処理装置
へ画像データを伝送する画像入力装置に関するものであ
る。

「従来の技術」 従来の画像入力装置、例えばイメージスキャナＩＳは、
第４図に示すように、ＣＣＤリニア・イメージ・センサ
１によって静止画の光学情報を電気信号に変換し、つい
でＡ／Ｄ変換回路２でデジタル信号に変換し、このＡ／
Ｄ変換回路２の出力データを画像処理回路３で所定の画
像処理し、伝送ケーブル４を経、コネクタ５を介してパ
ソコンＰＣ側へ画像データを伝送していた。６は静止画
に光を投射する光源としてのＬＥＤアレイ、７はＣＣＤ
リニア・イメージ・センサ１を制御するＣＯＤコントロ
ーラ、８はイメージスキャナＩＳの移動距離を検出する
ロータリーエンコーダ、９はロータリーエンコーダ８の
検出信号と読み込み開始信号とに基づいて各部に所定の
タイミング信号を出力するタイミングジェネレータであ
る。パソコンｐｃは、ＣＰＵＩＩ、ＲＯＭ１２．ＲＡＭ
１３およびＣＲＴ１４を具備している。

「発明が解決しようとする課題」 しかしながら、第４図に示す従来例では、伝送ケーブル
４を介してパソコンＰＣに画像データを伝送していたの
で、伝送ケーブル４が画像入力のじゃまになって操作し
にくかったり、伝送ケーブル４でイメージスキャナＩＳ
の走査場所が制限されたりするという問題点があった。

また、汎用のワイヤレス・リモート・コントロール装置
で画像データを伝送しようとすると、つぎのような問題
点があった。すなわち、汎用のワイヤレス・リモート・
コントロール装置では、各機能に対応したデータがまず
ＰＰＭ（パルス位相変調）され、ついで３０〜６０ｋＨ
ｚでＰＡＭ（パルス振幅変調）された波形として赤外発
光ダイオードに加えられ光送信するように構成されてい
るので、データ伝送速度が数百〜１０００ｂｐｓと低速
となり、テレビのリモコン装置のように伝送情報量が少
ないものについては問題はないが、伝送情報量が多い画
像入力装置には利用できないという問題点があった１例
えば、１画面の解像度が５１２ドツト×４００ドツトの
画像データを１０００ｂｐｓのデータ伝送速度で伝送す
るものとすると、１画面の伝送に約２００秒もかかり実
用的でないからである。

本発明は上述の問題点に鑑みなされたもので、ワイヤレ
スで、かつ高速度で画像データをデータ処理装置へ伝送
することのできる画像入力装置を提供することを目的と
するものである。

「課題を解決するための手段」 本発明は、画像センサで画像情報を光電変換することに
よって画像信号を得、この画像信号をＡ／Ｄ変換回路で
画像データに変換してデータ処理装置へ伝送する画像入
力装置において、前記Ａ／Ｄ変換回路の出力データに同
期用のクロックパルスを折り込んでデジタル変調を行な
うクロック折込み変調回路と、このクロック折込み変調
回路の出力をデジタルＦＭ変調するＦＳＫ変調回路と、
このＦＳＫ変調回路の出力を光信号に変換して前記デー
タ処理装置へ無線送信する光送信回路とを具備してなる
ことを特徴とするものである。そして、伝送効率をさら
に向上させるために、クロック折込み変調回路をＭＦＭ
変調回路で構成する。

「作用」 画像センサの光電変換作用によって画像情報が画像信号
に変換され、この画像信号はＡ／Ｄ変換回路で画像デー
タに変換される。クロック折込み変調回路は、Ａ／Ｄ変
換回路の出力する画像データをデジタル変調するととも
に、この変調時に同期用のクロックパルスを折り込む。

ＦＳＫ変調回路はクロック折込み変調回路の出力をデジ
タルＦＭ変調する。光送信回路は、変調回路の出力を光
信号に変換してデータ処理装置へ無線送信する。このよ
うに、光信号を送信することによって画像データをデー
タ処理装置へ無線送信するので、伝送ケーブルが不要と
なる。さらに、クロック折込み変調回路は、Ａ／Ｄ変換
回路の出力データに同期用のクロックパルスを折り込ん
で変調を行なうので、帯域を広げることなくデータにク
ロックパルスを乗せることができ、伝送効率を向上させ
ることができる。そのうえ、ＦＳＫ変調回路はクロック
折込み変調回路の出力をデジタルＦＭ変調して光送信回
路へ伝送しているので、高速伝送が可能となる。また、
クロック折込み変調回路をＭＦＭ変調回路で構成した場
合には、最小パルス幅を大きくして伝送効率をさらに向
上させることができる。

「実施例」 第１図は本発明の一実施例を示すもので、この図におい
て、第４図と同一部分は同一符号とする。

第１図において、ＩＯは画像入力装置で、この画像入力
装置１０はつぎのように構成されている。すなわち、ｌ
は画像情報を光電変換して画像信号に変換する画像セン
サとしてのＣＣ，Ｄ　（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ
　Ｄｅｖｉｃｅ）リニア・イメージ・センサで、このＣ
ＯＤリニア・イメージ・センサｌの出力側には、高速の
（サンプリングクロックの周波数が高い）Ａ／Ｄ（アナ
ログ・デジタル）変換回路２が結合されている。このＡ
／Ｄ変換回路２の出力側には画像処理回路３が結合され
ている。この画像処理回路３は、設定信号（画像圧縮を
するか否かの設定を含めて）に基づいて前記Ａ／Ｄ変換
回路２の出力データを所定の２値データまたはデイザデ
ータにデコードして出力するように構成されている。

前記画像処理回路３の出力側にはメモリコントローラ２
０が結合され、このメモリコントローラ２０には画像メ
モリ（例えば２５６ＫｂｉｔのスタティックＲＡＭ）２
１が結合されている。前記メモリコントローラ２０の出
力側には変調回路２２が結合されている。

この変調回路２２は、変調時に同期用のクロックパルス
を折り込んでデジタル変調するクロック折込み変調回路
としてのＭ　Ｆ　Ｍ　（Ｍｏｄｉｆｉｅｄ　Ｆｒｅｑｕ
ｅｎｃｙＭｏｄｕｌａｔｉｏｎ）変調回路２３と、この
ＭＦＭ変調回路２３の出力をデジタルＦＭ変調するＦ　
Ｓ　Ｋ　（Ｆｒｅｑｕｅｎｃｙ　５ｈｉｆｔ　Ｋｅｙｉ
ｎｇ）変調回路２４とからなっている。

前記ＦＳＫ変調回路２４の出力側には、ＬＥＤ（発光ダ
イオード）を主体とし電気信号を光信号２８に変換して
出力する光送信回路２５が結合されている。

６は静止画に光を投射する光源としてのＬＥＤアレイ、
７はＣＣＤリニア・イメージ・センサ１を制御するＣＯ
Ｄコントローラ、８はイメージスキャナＩＳの移動距離
を検出するロータリーエンコーダ、９はタイミングジェ
ネレータで、このタイミングジェネレータ９は、ロータ
リーエンコーダ８の検出信号と読み込み開始信号とに基
づいて、前記ＬＥＤアレイ６、ＣＣＤコントローラ７、
Ａ／Ｄ変換回路２、メモリコントローラ２０、ＭＦＭ変
調回路２３およびＦＳＫ変調回路２４のそれぞれに所定
のタイミング信号を出力するように構成されている。

４０はデータ処理装置としてのパソコンで、このパソコ
ン４０には、ＰＤ（フォトダイオード）を主体とし前記
光送信回路２５からの光信号２８を受光して電気信号に
変換する光受信回路３０と、この光受信回路３０の出力
側に順次結合されたＦＳＫ復調回路３１とＭＦＭ復調回
路３２とからなる復調回路３３と、前記ＭＦＭ復調回路
３２の出力側に結合されたエラーディテクタ・エラーコ
レクタ３４と、伝送誤りを検出して前記ＭＦＭ復調回路
３２およびエラーディテクタ・エラーコレクタ３４を制
御するディテクタ３５と、前記エラーディテクタ・エラ
ーコレクタ３４の出力側に結合されたＣＰＵ（中央処理
装置）１１と。

このＣＰＵ１１に結合されたＲＯＭ（リード・オンリ・
メモリ）１２およびＲＡＭ（ランダム・アクセス・メモ
リ）１３と、前記ＣＰＵＩＩの出力側に結合されたＣＲ
Ｔ（陰極線管）１４とが設けられている。

つぎに前記実施例の作用を第２図および第３図を併用し
て説明する。説明の便宜上、ＣＣＤリニア・イメージ・
センサ１の画素数を５１２とし、このＣＣＤリニア・イ
メージ・センサ】、で読み取られる静止画１画面の解像
度を５１２ドツト×４００ドツトとし、画像メモリ２１
は画像データの１画面分（５１２ドツト×４００ドツト
）を記憶できる容量（例えば２５６Ｋｂｉｔ）をもつも
のとする。

（イ）読み込み開始信号を受けると、電源スィッチ（図
示省略）をオンして画像入力袋Ｍ１０の各部に電源を供
給する。すると、ＬＥＤアレイ６は静止画に光を投射す
る。画像入力袋ＭｌＯの移動距離を検出するロータリー
エンコーダ８からの移動信号をタイミングジェネレータ
９に入力し、タイミングジェネレータ９から各部に所定
のタイミング信号を送出する。ＣＣＤコントローラ７で
制御されるＣＣＤリニア・イメージ・センサ１は、静止
画からの反射光を検出し画像情報を光電変換した画像信
号をＡ／Ｄ変換回路２に出力する。

（ロ）Ａ／Ｄ変換回路２は、タイミングジェネレータ９
からのサンプリングクロックパルスに基づいて画像信号
をデジタルの画像データに変換し１画像処理回路３へ出
力する。サンプリングクロックパルスの周波数Ｆｓは、
例えば、基本周波数Ｆｒ（＝９．２１６Ｍ胞）のｌ／３
０分周の３０７．２に胞とする。画像処理回路３は、設
定信号（画像圧縮をするか否かの設定を含めて）に基づ
いて前記Ａ／Ｄ変換回路２の出力データを所定の２値デ
ータまたはデイザデータにデコードし、第２図（ａ）　
（ｂ）に示すような画像データを出力する。

（ハ）メモリマントローラ２０は、タイミングジェネレ
ータ９からのタイミング信号に基づいて、画像処理回路
３からの画像データを画像メモリ２１に書き込む、すな
わち、メモリコントローラ２０は１画面分の画像データ
（５１２Ｘ　４００ビツト）を画像メモリ２１に書き込
む０以上のような画像情報を画像メモリ２１に書き込む
作用は、パソコン４０から離れた場所においても行なう
ことができる。

（ニ）ついで、送信信号をうけると、メモリコントロー
ラ２０は、タイミングジェネレータ９からのタイミング
信号に基づいて、所定のタイミングで画像メモリ２１か
ら画像データを読み出して変調回路２２に転送する。す
なわち、第３図（ａ）（ｂ）に示すように、画像メモリ
２１に書き込まれた１画面分の画像データを所定のイン
ターバル（例えば５１１ビット分）をもって第１ライン
から第４００ライン（各ラインは５１２ビット分）まで
順次読み出し、かつ各ラインの先頭にｌビットのスター
トビット（例えばデータの「１」）を付加して変調回路
２２に転送する。

このときの読み出しのタイミングは１例えば、同期用の
クロックパルスの周波数Ｆｃのタイミングとする。この
Ｆｃは、例えば、基本周波数Ｆｒ（＝９゜２１６ＭＨｚ
）の１７３０分周の３０７．２に砒とする。

（ホ）変調回路２２では、ＭＦＭ変調回路２３が画像メ
モリ２１から読み出された画像データをデジタル変調す
るとともにこの変調時に同期用のクロックパルスを折り
込み、ＦＳＫ変調回路２４がＭＦＭ変調回路２３の出力
をデジタルＦＭ変調して光送信回路２５へ出力する。例
えば、第２図（ａ）　（ｂ）に示すような画像データ「
１．１．０，１、Ｏｌｏ、１，０、ｌ、・・・」につい
ては、ＭＦＭ変調回路２３が同図（ｄ）に示すような変
調を行ない、ＦＳＫ変調回路２４が同図（ｅ）に示すよ
うな変調を行なう、すなわち、ＭＦＭ変調回路２３は、
第２図（ｃ）に示すようなタイミングジェネレータ９か
らの周波数Ｆｃの同期用のクロックパルスと１画像メモ
リ２１から読み出した画像データとに基づいて、帯域を
広げることなくクロックパルスを折り込むことのできる
変調をして、同図（ｄ）に示すようなパルス信号を出力
する。また、ＦＳＫ変調回路２４は、ＭＦＭ変調回路２
３の出力で−タｒｌＪについては基本周波数Ｆｒ（＝９
．２１６ＭＨｚ）を１７６分周したＦ　、　（＝１５３
６ｋＨｚ）に変調し、ＭＦＭ変調回路２３の出力データ
「０」については基本周波数Ｆｒ（＝９．２１６ＭＨｚ
）を１７１０分周したＦ、　（＝９２１．６ｋＨｚ）に
変調して、同図（８）に示すようなパルス信号を光送信
回路２５へ出力する。

（へ）光送信回路２５は、ＦＳＫ変調回路２４から出力
する第２図（、）に示すようなパルス信号を赤外光など
の光信号２８に変換してパソコン４０の光受信回路３０
へ出力する。

（ト）パソコン４０側においては、光受信回路３０にお
いて受信した光信号２８が電気信号に変換され、ついで
復調回路３３のＦＳＫ復調回路３１およびＭＦＭ復調回
路３２によって画像データが復調され、ディテクタ３５
およびエラーディテクタ・エラーコレクタ３４によって
誤り補正され、ＲＯＭ１２に格納されたプログラムで制
御されるＣＰＵＩＩによって、主メモリとしてのＲＡＭ
１３に書き込まれ、および／またはＣＲＴ１４に表示さ
れる。このとき、画像入力袋！！１０からパソコン４０
へは、所定のインターバル（例えば５１１ビット分）を
もって第１ラインから第４００ライン（各ラインは５１
３ビット分）まで順次送信されているので、ラインデー
タの区別が明確になり、機器または伝送途中に障害が生
じてラインデータが一時的に途切れたときの補正が容易
に行なわれる。

上述のようにして、画像情報は１画像入力装置１０から
パソコン４０へ高速で伝送される。例えば、クロックパ
ルスの周波数Ｆｃを３０７．２に＆とし、第２図および
第３図に示すような変調および伝送形式をとった場合に
は、データ伝送速度が約３０７．２／２（ｋｂｐｓ）と
なり、５１２ドツト×４００ドツトの１画面を約１．３
秒で伝送することができる。

前記実施例では、Ａ／Ｄ変換回路のサンプリングクロッ
クパルスの周波数Ｆｓと送信用のクロックパルスの周波
数Ｆｃとを同一に設定したが、本発明はこれに限るもの
でなく、両者を別個に設定するようにしてもよい。

前記実施例では、最小パルス幅を大きくして伝送効率を
向上させるために、クロック折込み変調回路はＭＦＭ変
調回路としたが、本発明はこれに限るものでなく、クロ
ック折込み変調回路はＡ／Ｄ変換回路の出力データをデ
ジタル変調するとともに変調時に同期用のクロックパル
スを折り込むものであればよい０例えば、クロック折込
み変調回路は、　ＤＭ　Ｉ　（Ｄｉｆｆｅｒｅｎｔｉａ
ｌ　Ｍｏｄｅ　Ｉｎｖｅｒｓｉｏｎ）変調回路またはＣ
Ｍ　Ｉ　（Ｃｏｄｅｄ　Ｍａｒｋ　Ｉｎｖｓｒｓｉｏｎ
）変調回路であってもよい。

前記実施例では１画像メモリとこれを制御するメモリコ
ントローラとを設けてデータ処理装置から時間的および
／または場所的に独立して画像入力できるようにしたが
、本発明はこれに限るものでなく１画像メモリとこれを
制御するメモリコントローラとを具備しない画像入力装
置についても利用することができる９例えば、Ａ／Ｄ変
換回路の出力データを直接クロック折込み変調回路およ
びＦＳＫ変調回路で変調し、ついで光送信回路から無線
送゛信するようにしてもよい。

「発明の効果」 本発明による画像入力装置は、上記のように、Ａ／Ｄ変
換回路の出力データに同期用のクロックパルスを折り込
んでデジタル変調を行なうクロック折込み変調回路と、
このクロック折込み変ｒＲ回路の出力をデジタルＦＭ変
調するＦＳＫ変調回路と、このＦＳＫ変調回路の出力を
光信号に変換して送信する光送信回路とを具備し、光信
号を無線送信することによって画像データをデータ処理
装置へ伝送するようにしたので、伝送ケーブルが不要と
なる。このため、伝送ケーブルが画像入力のじゃまにな
ったり、伝送ケーブルで画像の入力部１ｍ（走査場所）
が制限されたりすることがなく１画像の入力操作がしや
すい、さらに、クロック折込み変調回路は、Ａ／Ｄ変換
回路の出力データに同期用のクロックパルスを折り込ん
で変調を行なうので、帯域を広げることなくデータにク
ロックパルスを乗せることができ、伝送効率を向上させ
ることができる。そのうえ、ＦＳＫ変調回路はクロック
折込み変調回路の出力をデジタルＦＭ変調して光送信回
路へ伝送しているので、高速伝送が可能となる。また、
クロック折込み変調回路をＭＦＭ変調回路で構成した場
合には、最小パルス幅を大きくして伝送効率をさらに向
上させることができる。

【図面の簡単な説明】

第１図は本発明による画像入力装置の一実施例を示すブ
ロック図、第２図は第１図の変調回路の作用を説明する
説明図、第３図は第１図におけるデータ伝送形式を説明
する説明図、第４図は従来例を示すブロック図である。 １・・・ＣＣＤリニア・イメージ・センサ（画像センサ
）、２・・・Ａ／Ｄ変換回路、１０・・・画像入力装置
、２０・・・メモリコントローラ、２１・・・画像メモ
リ、２２・・・変調回路、２３・・・ＭＦＭ変調回路（
クロック折込み変調回路）、２４・・・ＦＳＫ変調回路
、２５・・・光送信回路、２８・・・光信号、４０・・
・パソコン（データ処理装置）、Ｆｃ・・・同期用のク
ロックパルスの周波数。

Claims (2)

【特許請求の範囲】
1. （１）画像センサで画像情報を光電変換することによっ
   て画像信号を得、この画像信号をＡ／Ｄ変換回路で画像
   データに変換してデータ処理装置へ伝送する画像入力装
   置において、前記Ａ／Ｄ変換回路の出力データに同期用
   のクロックパルスを折り込んでデジタル変調を行なうク
   ロック折込み変調回路と、このクロック折込み変調回路
   の出力をデジタルＦＭ変調するＦＳＫ変調回路と、この
   ＦＳＫ変調回路の出力を光信号に変換して前記データ処
   理装置へ無線送信する光送信回路とを具備してなること
   を特徴とする画像入力装置。
2. （２）クロック折込み変調回路はＭＦＭ変調回路として
   なる請求項（１）記載の画像入力装置。