JPH0382244A - プロセッサ間通信システム - Google Patents

プロセッサ間通信システム

Info

Publication number
JPH0382244A
JPH0382244A JP1217430A JP21743089A JPH0382244A JP H0382244 A JPH0382244 A JP H0382244A JP 1217430 A JP1217430 A JP 1217430A JP 21743089 A JP21743089 A JP 21743089A JP H0382244 A JPH0382244 A JP H0382244A
Authority
JP
Japan
Prior art keywords
buffer
cell
capacity
reserved
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1217430A
Other languages
English (en)
Other versions
JP2757482B2 (ja
Inventor
Yoshiichi Tanabe
田辺 宣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21743089A priority Critical patent/JP2757482B2/ja
Publication of JPH0382244A publication Critical patent/JPH0382244A/ja
Application granted granted Critical
Publication of JP2757482B2 publication Critical patent/JP2757482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサ間でデータ通信を行うプロセッサ
間通信システムに係わり、特にATMスイッチを使用し
たプロセッサ間通信システムに関する。
〔従来の技術〕
プロセッサ間でデータ通信を行うプロセッサ間通信シス
テムには、例えばバスを用いた方法や光ループ等を用い
たリング方式が存在している。このうちパスを用いた方
式は、線長を長くすることができないことや、多数接続
を行うことができないという欠点がある。また、リング
方式では、多数接続を行うと遅延時間が大きくなること
と、1ケ所にトラブルが発生すると全体が影響を受ける
という欠点がある。
そこで、これらの欠点に対する対応策としてATM (
^5ynchronous Transfer Mod
e)  スイッチを用いたプロセッサ間通信システムが
検討されている。
〔発明が解決しようとする課題〕
ATMスイッチを用いた通信システムは、セル(パケッ
ト)を用いてデータ通信を行うため、そのヘッダの部分
で宛先を判別することができ、従来のクロスバスイッチ
のように機械的な接続制御を必要としない。このため、
前記した線長の制限、接続ユニット数の制限および遅延
時間についての問題は発生しない。しかしながら、AT
Mスイッチのハードウェアによる自己ル−ティングとい
う動作原理から、1つの出回線に複数のセルが集中し、
衝突が発生することがある。このため、衝突時の対応策
が各種提案されており、バッファを用いてこれを回避す
る方式が一般的になりつつある。
このバッファを用い、る方式では、バッファに収容する
ことのできないセルを廃棄するようになっている。バッ
ファの容量は、ハードウェアの設計製造上°の制約が存
在し、いくらでも大きくとれるものではない。そこで、
統計的にみて、全セルに対する10−9〜10−”  
レベルの廃棄は許容するようになっている。
通常のユーザ間データ通信では、このようなレベルの廃
棄率でも通信の品質を十分に保つことができる。しかし
ながら、プロセッサ間通信では、セルの廃棄率“0”が
要求されており、既存のATMスイッチそのものではプ
ロセッサ間通信システムを実現することができないとい
う問題があった。
〔課題を解決するための手段〕
本発明では、(i)セルの送信を行おうとするプロセッ
サから送信先のプロセッサに対応するポートのバッファ
容量についての確保要求を受信してその要求分のバッフ
ァを予約し、この予約の行われたセル以外のセルとして
の一般セルが到着したときには、予約済みのバッファ量
を除いた残りのバッファ量よりもこの一般セルの容量が
大きいときにはこの一般セルを廃棄する一方、予約の行
われたセルとしてのバッファ予約プライオリティセルが
到着した場合にはこれを無条件に蓄積すると共に予約済
みのバッファ量をこれに応じて減少させていくようにし
たバッファ回路を有するATMスイッチと、(ii )
プロセッサからバッファ容量についての確保要求があっ
たときATMスイッチのバッファの使用状況をモニタし
て、要求されたバッファ量相当分以上が空になるとバッ
ファ回路に対してバッファの予約を行うと共に予約完了
後にこの要求のあったプロセッサに対してバッファの容
量が確保されたことを示す信号を返送するバッファ制御
回路とをプロセッサ間通信システムに具備させる。
すなわち本発明では、ATMスイッチのバッファ回路で
ポート(回線〉ごとのバッファ容量確保要求の情報に基
づいて要求された容量のバッファを予約し、一般セルの
到着時には予約済みのバッファ量を除いた残容量が満杯
であるならばこれを廃棄する一方、予約プライオリティ
セルが到着した場合にはこれをバッファに無条件に収容
する槽底゛とした。
また、バッファ制御回路を設置し、セントラル・プロセ
ッサからのバッファ確保の要求に対してATMスイッチ
のバッファの使用状況をモニタし、要求バッファ量相当
分以上が空になると、−バッファ回路に対してバッファ
の予約を行うと共に、予約の完了後にセントラル・プロ
セッサに対してバッファ容量確保が完了したことを示す
信号(ACK信号)を送出するようにした。
〔実施例〕
以下、実施例につき本発明の詳細な説明する。
第1図は本発明の一実施例におけるプロセッサ間通信シ
ステムの概要を表わしたものである。ATMスイッチ回
路11の図で左側には、セルの送出を行うセントラル・
プロセッサ(CP)として代表的に第1のセントラル・
プロセッサ12を表示している。また、ATMスイッチ
回路11の図で右側には、セルの受信を行っているセン
トラル・プロセッサとして代表的に第2および第3のセ
ントラル・プロセッサ13.14を表示している。
ATMスイッチ回路11は、各セル15を受は付ける自
己ルーティングのATMスイッチング回路16と、その
出力側にATMスイッチ出力ポートに対応して配置され
た複数のバッファ回路17.18から構成されている。
このプロセッサ間通信システムでは、ATMスイッチ回
路11内のバッファの制御を行うためにバッファ制御回
路21が配置されている。このバッファ制御回路21は
、バッファ使用状況モニタおよび管理テーブル22と、
その制御回路(CTL)23から構成されている。この
システムでセルの送出を行う第1のセントラル・プロセ
ッサ12は、送出に際してバッファ容量確保要求信号2
5をバッファ制御回路21内の制御回路23に送出する
ようになっており、制御回路23はバッファ要求が確保
されたとき、これを示すACK(アクノレツジ〉信号2
6を送出するようになっている。制御回路23は、バッ
ファ使用状況モニタおよび管理テーブル22の内容に基
づいてバッファ制御信号27をそれぞれのバッファ回路
17.18に゛供給するようになっている。
以上のような構成のプロセッサ間通信システムで、第1
のセントラル・プロセッサ12が第2のセントラル・プ
ロセッサ13に通信を行う場合を説明する。
第2図はセントラル・プロセッサの動作を説明するため
のものである。第1のセントラル・プロセッサ12は、
通信に先立ってバッファ容量確保要求信号25をバッフ
ァ制御回路21に送信する(第2図ステップの〉。そし
て、バッファ制御回路21からバッファ要求が確保され
たことを示すACK信号26が受信されるのを待機する
(ステップ■)。ACK信号26が受信されたら(Y)
、第1のセントラル・プロセッサ12はこのようにして
予約されたセル(バッファ予約プライオリティセル)を
予約の確保分送出する〈ステップ■、■〉。これにより
、第1のセントラル・プロセッサ12の制御は終了する
第3図は、これに対するバッファ制御回路の動作を表わ
したものである。バッファ制御回路21は第1のセント
ラル・プロセッサ12よりバッファ容!確保要求信号2
5を受信すると(第3図ステップ■)、バッファ使用状
況モニタおよび管理テーブル22内の出ポート(回線)
に対応するものの使用状況をチエツクする(ステップ■
)。
この場合には、第2のセントラル・プロセッサ13への
通信を行うので、バッファ回路17に対応するものの使
用状況がチエツクされることになる。
この例では、バッファ使用状況モニタおよび管理テーブ
ル22に示された対応するバッファの使用量は“58”
である。
バッファ回路17の最大使用量と現在の使用量“58”
の差が要求量を満たすならば(ステップ■;Y)、バッ
ファ制御回路21はバッファ回路17に対してその容量
を、最大容量から要求された容量を引いた値に更新する
ように指示しくステップ■)、続いて第1のセントラル
・プロセッサ12に対してACK信号26を返送する(
ステップ■)。
この後、バッファ制御回路21はバッファ回路17の゛
通過セルの種別がバッファ予約プライオリティセルであ
るかどうかをモニタする(ステップ■〉。そして、これ
らがバッファ予約プライオリティセルであればセルの通
過するたびにバッファ回路17の容量を交信するように
設定する(ステップ■〉。バッファ制御回路21は、バ
ッファの予約のみを行ってバッファ予約プライオリティ
セルを送ってこない長期保留ケースに対するキャンセル
等の対処(ステップ■)や、バッファ容量確保要求の量
がバッファ回路17の最大容量に対して大きすぎる場合
等のチエツクや管理も行うようになっている。予約した
全セルが通過を完了すれば(ステップ■;Y〉、バッフ
ァ制御回路21の制御が終了する。
第4図は、イイッファ回路の動作の流れを表わしたもの
である。本実施例の場合、バッファ回路17はバッファ
制御回路21の指定によるバッファ容量値に自分のバッ
ファ量の値を設定する。その後はセルの受信〈第4図ス
テップ■)ごとにセルの種別をチエツクする(ステップ
■〉。そして、バッファ予約プライオリティセル以外の
セルすなわち一般セルが受信された場合には(N)、そ
の時点のバッファ容量値と比較しくステップ■)、オー
バでなければ(N)、バッファ回路17への蓄積と第2
のセントラル・プロセッサ13への出力を行う (ステ
ップ■)  これに対して、バッファ回路17の容量が
オーバする場合には(ステップ■;Y)、その一般セル
を廃棄する(ステップ■)。
これに対して、第4図ステップ■でバッファ予約プライ
オリティセルが受信された場合には(Y)、このセルを
無条件にバッファ回路17に蓄積し、第2のセントラル
・プロセッサ13に対する出力を行う(ステップ■〉。
送られてくる予約分のバッファは確保されているので、
バッファ回路17の最大値を越えることはなくすべての
バッファ予約プライオリティセルを処理することが可能
だからである。
バッファ回路17は、バッファ予約プライオリティセル
が通過するたびに予約バッファ量を減算すると・共に、
一般セルが使用することのできるその時点のバッファ容
量値を加算することになる(ステップ■)。
なお、以上説明した実施例ではATMスイッチング回路
16の後段にバッファ回路17.18が存在するアウト
プットバッファ方式のATMスイッチ11を示したが、
前段に配置したインプットバッファ方式あるいは全ポー
ト共通の共通バッファ方式に対しても本発明を適用する
ことができることはもちろんである。
〔発明の効果〕
このように本発明によれば、バッファの予約を行ってセ
ルの送出を行う一方、一般セルについては必要に応じて
バッファに収容することなく廃棄するので、バッファ予
約プライオリティセルについては廃棄率“0”のプロセ
ッサ間通信を行うことができるという効果がある。すな
わち、線長制限がなく、多数接続ができ、遅延時間も短
い特質を持ったATMスイッチを用いたプロセッサ間通
信システムにおいて、′セルの廃棄がある”という唯一
の欠点を取り除いたプロセッサ間通信を実現することが
できるという効果がある。
【図面の簡単な説明】
図面は本発明の一実施例を説明するためのもので、この
うち第1図はプロセッサ間通信システムの概要を表わし
たシステム構成国、第2図はセルの送信を行うセントラ
ル・プロセッサの制御の様子を表わした流れ図、第3図
はバッファ制御回路の制御動作を表わした流れ図、第4
図はバッファ回路の制御動作を表わした流れ図である。 11・・・・・・ATMスイッチ、 12・・・・・・(送信側の)第1のセントラル・プロ
セッサ、 13・・・・・・(受信側の〉第2のセントラル・プロ
セッサ、 15・・・・・・セル、 16・・・・・・ATMスイッチング回路、17.1g
・・・・・・バッファ回路、21・・・・・・バッファ
制御回路、 22・・・・・・バッファ使用状況モニタおよび管理テ
ーブル、 25・・・・・・バッファ容量確保要求信号、26・・
・・・・ACK信号。

Claims (1)

  1. 【特許請求の範囲】 セルの送信を行おうとするプロセッサから送信先のプロ
    セッサに対応するポートのバッファ容量についての確保
    要求を受信してその要求分のバッファを予約し、この予
    約の行われたセル以外のセルとしての一般セルが到着し
    たときには、予約済みのバッファ量を除いた残りのバッ
    ファ量よりもこの一般セルの容量が大きいときにはこの
    一般セルを廃棄する一方、予約の行われたセルとしての
    バッファ予約プライオリティセルが到着した場合にはこ
    れを無条件に蓄積すると共に前記予約済みのバッファ量
    をこれに応じて減少させていくようにしたバッファ回路
    を有するATMスイッチと、プロセッサから前記バッフ
    ァ容量についての確保要求があったとき前記ATMスイ
    ッチのバッファの使用状況をモニタして、要求されたバ
    ッファ量相当分以上が空になるとバッファ回路に対して
    バッファの予約を行うと共に予約完了後にこの要求のあ
    ったプロセッサに対してバッファの容量が確保されたこ
    とを示す信号を返送するバッファ制御回路 とを具備することを特徴とするプロセッサ間通信システ
    ム。
JP21743089A 1989-08-25 1989-08-25 プロセッサ間通信システム Expired - Fee Related JP2757482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21743089A JP2757482B2 (ja) 1989-08-25 1989-08-25 プロセッサ間通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21743089A JP2757482B2 (ja) 1989-08-25 1989-08-25 プロセッサ間通信システム

Publications (2)

Publication Number Publication Date
JPH0382244A true JPH0382244A (ja) 1991-04-08
JP2757482B2 JP2757482B2 (ja) 1998-05-25

Family

ID=16704096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21743089A Expired - Fee Related JP2757482B2 (ja) 1989-08-25 1989-08-25 プロセッサ間通信システム

Country Status (1)

Country Link
JP (1) JP2757482B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514395A (ja) * 1991-07-08 1993-01-22 Nippon Telegr & Teleph Corp <Ntt> 帯域運用方法および呼受付け制御方法
US6151303A (en) * 1996-06-06 2000-11-21 Nec Corporation Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment
JP2005122235A (ja) * 2003-10-14 2005-05-12 Hitachi Ltd 通信バッファ予約機能を備えるストレージ装置およびシステム
JP2006337525A (ja) * 2005-05-31 2006-12-14 Kashii:Kk 看板
JP2015522991A (ja) * 2012-05-14 2015-08-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated サーバノード相互接続デバイス及びサーバノード相互接続方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533318A (en) * 1978-08-30 1980-03-08 Hitachi Ltd Communication system
JPS5970336A (ja) * 1982-10-15 1984-04-20 Fujitsu Ltd 受信バツフア管理方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533318A (en) * 1978-08-30 1980-03-08 Hitachi Ltd Communication system
JPS5970336A (ja) * 1982-10-15 1984-04-20 Fujitsu Ltd 受信バツフア管理方式

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514395A (ja) * 1991-07-08 1993-01-22 Nippon Telegr & Teleph Corp <Ntt> 帯域運用方法および呼受付け制御方法
US6151303A (en) * 1996-06-06 2000-11-21 Nec Corporation Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment
JP2005122235A (ja) * 2003-10-14 2005-05-12 Hitachi Ltd 通信バッファ予約機能を備えるストレージ装置およびシステム
JP2006337525A (ja) * 2005-05-31 2006-12-14 Kashii:Kk 看板
JP2015522991A (ja) * 2012-05-14 2015-08-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated サーバノード相互接続デバイス及びサーバノード相互接続方法

Also Published As

Publication number Publication date
JP2757482B2 (ja) 1998-05-25

Similar Documents

Publication Publication Date Title
US7724733B2 (en) Interconnecting network for switching data packets and method for switching data packets
US5483526A (en) Resynchronization method and apparatus for local memory buffers management for an ATM adapter implementing credit based flow control
JP2004509512A (ja) データ・パケット・スイッチのマルチキャスト・トラフィックを制御するためのシステム及び方法
JPH03104451A (ja) 多段リンク交換システムのルート切替え方式
KR20030051433A (ko) 스위칭 시스템
JPH11346223A (ja) Atm交換機
JPH07307737A (ja) Atm−uni・lan間通信方法及び通信装置
EP0609626A2 (en) High performance cascadable simplex switch
EP0492972A2 (en) Serial link communication systems
US5477530A (en) Method and apparatus for managing communications between multi-node quota-based communication systems
JPH1141255A (ja) セル伝送交換機の呼接続制御装置
US6172963B1 (en) Flow control for switching
US6249819B1 (en) Method for flow controlling ATM traffic
US5317565A (en) Method of sequencing bus operations in a simplex switch
JPH0969837A (ja) 交換機におけるコネクション制御方法及び装置
WO1997004546A1 (en) Method and apparatus for reducing information loss in a communications network
JPH0382244A (ja) プロセッサ間通信システム
JPH02246646A (ja) 自己ルーチング交換システム
EP1158733A2 (en) Switchboard having a dual switching system
JP2000156690A (ja) Atm svc二重化システム
JPH04337935A (ja) データ切替方式
JPH09135244A (ja) セルスイッチの系切替方式
JP2768762B2 (ja) 交換機
JP2000196621A (ja) 非同期転送モ―ド多重化装置及びセル廃棄方法
JP3967725B2 (ja) Atm形式の転送レイヤおよび転送スイッチを動作させる方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees