JPH0380342A - Arithmetic processor - Google Patents

Abstract

PURPOSE:To prevent the abnormality produced to a check process due to the soft errors of a CPU and a RAM by counting the mark data via a ROM storing the task mark data and a task counter of hardware. CONSTITUTION:A task mark ROM 8 received the input of the address signal of an address bus 2 equal to a program ROM 5 and the control signal of a control bus 4 equal to the ROM 5 outputs the mark data as a mask data signal 9 via an address map chart of a task mark ROM 8. The signal 9 is counted up by a task counter 10. This operation is continuously carried out up to a task (n). Thus a CPU 1 outputs the read signal of the counter 10 to the bus 4, and the counter 10 outputs the task count value to the bus 3. The CPU 1 compares these task count values with each other to decide a normal or abnormal program process. Thus it is possible to prevent the double abnormality caused by a CPU and a RAM.

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プログラム制御に用いられる演算処理装置
、特にプログラムの処理異常を検出するプログラム処理
診断手法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an arithmetic processing device used for program control, and particularly to a program processing diagnostic method for detecting abnormalities in program processing.

［従来の技術］ 一般にＣＰ　Ｕ　（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉ
ｎｇ　Ｕｎｉｔ）やＲＡ　Ｍ　（Ｒａｎｄｏｍ　Ａｃｃ
ｅｓｓ　Ｍｅｍｏｒｙ）の様に高密度化されたディジタ
ル素子は、外的要因２例えば放射線などの高エネルギー
の粒子が入射するとゲイジタル回路素子の論理を変化さ
せるソフトエラーと呼ばれる現象を引き起こす。特にＣ
ＰＵやＲＡＭに上記の様なソフトエラーガ発生すると、
プログラム制御に重大な支障を引き起こすことになる。[Prior art] Generally, CPU (Central Process
ng Unit) and RAM (Random Acc
When high-energy particles such as radiation are incident on high-density digital devices such as ESS Memory, a phenomenon called soft error occurs, which changes the logic of the digital circuit device. Especially C
When a soft error like the one above occurs in the PU or RAM,
This will cause serious problems in program control.

上記のようなソフトエラー等により、プログラム処理異
常が発生した場合、異常の検出方法として、プログラム
をタスク等の単位で分割し、１つのタスクが終了するた
びに、タスク処理終了を示すカウンタをソフトウェアで
インクリメントし。When a program processing abnormality occurs due to the above-mentioned soft errors, etc., the method for detecting the abnormality is to divide the program into tasks, etc., and set a counter that indicates the completion of task processing each time one task is completed to the software. Increment with .

プログラム終了時点に上記のタスク処理終了を示すカウ
ンタ値が正常かどうかを比較して、プログラム処理の異
常を検出する方法が用いられていた。A method has been used to detect an abnormality in program processing by comparing whether the counter value indicating the completion of task processing is normal at the time of program completion.

第４図は、従来の演算処理装置を示す構成図であり１図
において、（１）はＣＰＵ１２）はこのＣＰ　Ｕ　（１
）から出力したアドレス信号を合せたアドレスバス、（
３）はこのＣＰ　Ｕ　（１）から入出力するデータ信号
を合せたデータバス、（４）はこのＣＰ　Ｕ　（１）か
ら入出力する制御信号を合せたコントロールバス、　（
１６１はプログラムを記憶して上記アドレスバス（２）
のアドレス信号を入力し上記データバス（３）のデータ
信号を出力し上記コントロールバス（３）の制御信号入
力したプログラムＲＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍｅ
ｍｏｒｙ）、　（６Ｊはデータを一時記憶するために用
い上記アドレスバス（２）のアドレス信号を入力し上記
データバス（３）のデータ信号を入出力し上記コントロ
ールバス（３）の制御信号を入力したデータＲＡＭ、（
７）はプログラム処理した信号を入出力するために用い
上記アドレスバス（２）のアドレス信号を入力し上記デ
ータバス（３）のデータ信号を入出力し上記コントロー
ルバス（３）の制御信号を入出力した入出力回路である
。FIG. 4 is a block diagram showing a conventional arithmetic processing device. In FIG. 1, (1) is a CPU 12).
), an address bus that combines the address signals output from (
3) is a data bus that combines data signals input and output from this CPU (1), (4) is a control bus that combines control signals that input and output from this CPU (1),
161 stores the program and connects it to the above address bus (2)
A program ROM (Read Only Me
(6J is used for temporarily storing data, and inputs the address signal of the address bus (2), inputs and outputs the data signal of the data bus (3), and inputs the control signal of the control bus (3). data RAM, (
7) is used to input and output programmed signals, and inputs the address signal of the address bus (2), the data signal of the data bus (3), and the control signal of the control bus (3). This is the input/output circuit that outputs the output.

第５図は従来の演算処理装置のプログラム流れ図であり
２図において、　　（１１）はプログラム処理の１構成
単位を示すタスクのタスク１処理、　（１７）はこのタ
スクｌ処理が終了した後タスクカウンタをソフトウェア
でインクリメントするタスクカウンタインクリメント、
　（１２）は上記タスク１処理（１１とは別の処理を実
行するタスク２処理、　（１３）は上記タスクｌ処理（
１）とは別の処理を実行するタスクのｎ処理＋　　（ｎ
は自然数）　、　（１１１１１は上記（１）。Fig. 5 is a program flowchart of a conventional arithmetic processing device. Increment the task counter in software,
(12) is the above task 1 process (task 2 process that executes a process different from 11), (13) is the above task l process (
n processing of tasks that execute processing different from 1) + (n
is a natural number), (11111 is (1) above.

（２）　、　（３１のタスク処理終了後に実行される上
記タスクカウンタインクリメント（１７）のカウント数
が正常か異常かを判断するタスクカウンタチエツク２．
　（１５）は上記タスクカウンタチエツク２　（１８）
で異常を検出したとき処理する異常処理である。(2) Task counter check (2) to determine whether the count number of the task counter increment (17) is normal or abnormal, which is executed after the task processing in step 31 is completed.
(15) is the task counter check 2 (18) above.
This is an abnormality process that is performed when an abnormality is detected.

第６図は、従来の演算処理装置のプログラムＲＯＭの内
容を説明するプログラムＲＯＭ２（１６）のアドレスマ
ツプ図である。FIG. 6 is an address map diagram of the program ROM 2 (16) for explaining the contents of the program ROM of a conventional arithmetic processing device.

従来の演算処理装置は上記のように構成されている。次
に動作について説明する。ＣＰ　Ｕ　（１）が処理を開
始するとアドレス信号をアドレスバス（２）に出力し、
制御信号のプログラムＲＯＭ　（１６）のデータ読出し
信号をコントロールバス（４）に出力する。プログラム
ＲＯＭ　（１６）は上記のＣＰＵ（１）の制御によりプ
ログラムデータをデータバス（３）に出力する。A conventional arithmetic processing device is configured as described above. Next, the operation will be explained. When the CPU (1) starts processing, it outputs an address signal to the address bus (2),
A data read signal of the control signal program ROM (16) is output to the control bus (4). The program ROM (16) outputs program data to the data bus (3) under the control of the CPU (1).

このようにしてプログラム処理を開始する。第６図に示
すプログラムＲＯＭ　（１６）のアドレスマツプ図によ
り、順次処理を実行して行く。このプログラムの処理手
順を第５図に示すプログラム流れ図で説明する。第５図
のタスク１処理（ＩＩ）が終了すると、タスクカウンタ
を示すデータをカウントアツプするタスクカウンタイン
クリメント（１２）の処理を実行する。In this way, program processing is started. Processing is executed sequentially according to the address map diagram of the program ROM (16) shown in FIG. The processing procedure of this program will be explained using the program flow chart shown in FIG. When task 1 processing (II) in FIG. 5 is completed, task counter increment processing (12) is executed to count up data indicating the task counter.

この処理は第４図のデータＲＡ　Ｍ　（６）の任意のア
ドレスをＣＰ　Ｕ　（１）からアドレスバス（２）で指
定し、データをインクリメントした値をデータバス（３
）に出力し制御信号のデータＲＡＭ書込み信号をコント
ロールバス（４）に出力することでデータＲＡ　Ｍ　（
６）にタスクカウンタ値がインクリメントされる。同様
にタスク２処理が終了したときも第５図のタスクカウン
タインクリメント（１７）を実行し、タスクｎ処理（ｎ
は自然数）が終了するまでインクリメントする。インク
リメントされたタスクカウンタは、タスクカウンタチエ
、ツク（１４）により、全タスクが終了したか否かを判
定する。このとき第４図のＣＰ　Ｕ　（１）はデータＲ
Ａ　Ｍ　（６）のタスクカウンタに指定したアドレス値
をアドレスバス（２）に出力し、またデータＲＡ　Ｍ　
（６）を読出し制御を行なう制御信号をコントロールバ
ス（４）に出力することでデータＲＡＭ（６）からタス
クカウンタ値をデータバス（３）に出力される。このデ
ータ（３）の信号をＣＰ　Ｕ　（１）のプログラムで判
断することで異常を検出するものである。異常が検出さ
れたときは第５図の異常処理（Ｉｓ）を実行して、終了
する。ここで、第４図のデータＲＡＭ（ｉ６）及び入出
力回路（６）は、各タスク内の処理要求によりＣＰ　Ｕ
　（１）がアドレスバス（２）とデータバス（３）とコ
ントロールバス（４）を制御して動作するものである。This process involves specifying an arbitrary address in the data RAM (6) in FIG.
) and outputs the control signal data RAM write signal to the control bus (4).
6), the task counter value is incremented. Similarly, when task 2 processing is completed, the task counter increment (17) in Figure 5 is executed, and task n processing (n
is a natural number) until the end. The incremented task counter determines whether all tasks have been completed by the task counter check (14). At this time, CPU (1) in FIG.
The address value specified in the task counter of A M (6) is output to the address bus (2), and the data RAM
By outputting a control signal to control the reading of (6) to the control bus (4), the task counter value is output from the data RAM (6) to the data bus (3). An abnormality is detected by determining the signal of this data (3) using the program of the CPU (1). When an abnormality is detected, the abnormality processing (Is) shown in FIG. 5 is executed and the process ends. Here, the data RAM (i6) and input/output circuit (6) in FIG.
(1) operates by controlling an address bus (2), a data bus (3), and a control bus (4).

［発明が解決しようとする課題］ 従来の演算処理装置は以上のように構成されているので
、タスク処理後プログラムによりタスクカウンタをイン
クリメントしなければならず、処理に余分な時間と命令
を追加することが必要で、また、プログラムによるソフ
トウェア処理であるためデータＲＡＭを必要とすること
から、ＣＰＵやＲＡＭのソフトエラーによりタスクカウ
ンタチエツク時に二重に異常を来たす可能性があるなど
の課題があった。[Problems to be Solved by the Invention] Since the conventional arithmetic processing device is configured as described above, the task counter must be incremented by a program after task processing, which adds extra time and instructions to the processing. In addition, since it is software processing using a program and requires data RAM, there are issues such as the possibility of a double error occurring when checking the task counter due to a soft error in the CPU or RAM. .

この発明は上記のような課題を解消するためになされた
もので、プログラムにタスクカウンタインクリメントの
命令を使用しないでも異常検出できるとともに、ＣＰＵ
やＲＡＭのソフトエラーによる二重異常を来たすことの
ない演算処理装置を得ることを目的とする。This invention was made to solve the above-mentioned problems, and it is possible to detect abnormalities without using a task counter increment instruction in the program, and also to
It is an object of the present invention to provide an arithmetic processing device that does not cause double abnormalities due to soft errors in memory or RAM.

［課題を解決するための手段］ この発明に係る演算処理装置は、タスク処理終了アドレ
スにタスクマーカデータを記憶したＲＯＭを使用し、タ
スクカウンタインクリメント処理をなくすとともに、タ
スクカウンタをハードウェアで構成したものである。[Means for Solving the Problems] The arithmetic processing device according to the present invention uses a ROM that stores task marker data at the task processing end address, eliminates task counter increment processing, and configures the task counter with hardware. It is something.

［作用］ この発明における演算処理装置は、タスクマークＲＯＭ
によりタスク終了アドレスのマーク数をハードウェアで
構成したタスクカウンタでカウントされ、全タスク終了
後に、タスクカウンタ値をＣＰＵにより比較され、プロ
グラム処理が正常か異常かを判定する。[Operation] The arithmetic processing device in this invention is a task mark ROM.
The number of marks at the task end address is counted by a task counter configured with hardware, and after all tasks are completed, the task counter values are compared by the CPU to determine whether the program processing is normal or abnormal.

［実施例］ 第１図は、この発明による演算処理装置の一実施例の全
体構成図である。この実施例において（１）〜（４）と
（６）〜（７）は上記従来の演算処理装置と全く同一な
ものである。（５）は、従来のプログラムＲＯＭの内容
から、タスクカウンタインクリメント処理を削除したプ
ログラムが記憶したプログラムＲＯＭ、（８）はプログ
ラムＲＯＭ、（５）の分割したタスクの終了アドレス部
にタスク終了のマークデータを記憶したタスクマークＲ
ＯＭ。[Embodiment] FIG. 1 is an overall configuration diagram of an embodiment of an arithmetic processing device according to the present invention. In this embodiment, (1) to (4) and (6) to (7) are exactly the same as the conventional arithmetic processing device described above. (5) is a program ROM stored by a program in which task counter increment processing has been deleted from the contents of the conventional program ROM, (8) is a program ROM, and a task end mark is placed in the end address field of the divided task in (5). Task mark R that stores data
OM.

（９）はタスクマークＲＯＭ　（８）から出力したマー
クデータ信号、　（１０）はマーカデータ信号（９）を
入力してマーカ数をカウントするタスクカウンタである
。(9) is a mark data signal output from the task mark ROM (8), and (10) is a task counter that receives the marker data signal (9) and counts the number of markers.

第２図は、この発明による演算処理装置のプログラム流
れ図である。こ、のプログラム流れ図において（１１）
〜（１３）、　（１５）は従来の演算処理装置と全く同
一なものである。（１４）はタスクカウンタ［ｌＢ）の
カウント値とタスク数を判断する処理でタスクカウンタ
チエツクｌである。FIG. 2 is a program flowchart of the arithmetic processing device according to the present invention. In this program flow diagram (11)
-(13) and (15) are completely the same as conventional arithmetic processing devices. (14) is task counter check 1, which is a process for determining the count value of the task counter [1B] and the number of tasks.

第３図は、この発明による。演算処理装置のプログラム
ＲＯＭ　（５）のアドレスマツプ図とタスクマークＲＯ
Ｍのアドレスマツプ図とを対応させた説明図である。FIG. 3 is according to this invention. Address map diagram of program ROM (5) of arithmetic processing unit and task mark RO
FIG. 3 is an explanatory diagram showing correspondence with an address map diagram of M.

上記のように構成された演算処理装置において、ＣＰＵ
（１）が処理開始すると上記従来の演算処置装置と同様
に処理を開始する。第１図でプログラムＲＯＭ　（５）
の内容である第３図のプログラムＲＯＭのアドレスマツ
プ図から、タスク１プログラムを処理を実行する。この
とき、第１図において、プログラムＲＯＭ　　（５）と
同一のアドレスバス（２）のアドレス信号と、同一のコ
ントロールバス（４）の制御信号を入力したタスクマー
クＲＯＭ（８）は、第３図に示すタスクマークＲＯＭ　
（８）のアドレスマツプ図から、マークデータを第１図
のマークデータ信号（９）として出力する。マークデー
タ信号（９）は、ハードウェアで構成しているタスクカ
ウンタ（１０）によりカウントアツプする。In the arithmetic processing device configured as described above, the CPU
When (1) starts processing, it starts processing in the same way as the above-mentioned conventional arithmetic processing device. Program ROM (5) in Figure 1
The task 1 program is executed from the address map diagram of the program ROM shown in FIG. At this time, the task mark ROM (8) to which the address signal of the same address bus (2) and the control signal of the same control bus (4) as the program ROM (5) in FIG. Task mark ROM shown in
From the address map diagram (8), mark data is output as the mark data signal (9) in FIG. The mark data signal (9) is counted up by a task counter (10) constituted by hardware.

上記動作をタスクｎ（ｎは自然数）まで繰返す。The above operation is repeated until task n (n is a natural number).

タスクｎまで処理を実行すると、ＣＰｔ［１）は。When processing is executed up to task n, CPt[1] is.

ハードウェアで構成したタスクカウンタ（１０）にタス
クカウンタ（ｌＯ）を指示するアドレス信号をアドレス
バス（２）に、タスクカウンタ（ｌＯ）読出し信号をコ
ントロールバス（４）に出力し、タスクカウンタ（１０
）はタスクカウント値をデータバス（３）に出力する。An address signal for instructing the task counter (lO) to the task counter (lO) configured by hardware is output to the address bus (2), a task counter (lO) read signal is output to the control bus (4), and the task counter (lO) is outputted to the address bus (2).
) outputs the task count value to the data bus (3).

ＣＰ　Ｕ　（１）はこのタスクカウント値を比較判定し
、プログラム処理の正常または異常を判定する。上記の
動作の流れを第２図のプログラム流れ図に示す。その他
の動作は上記従来の演算処理装置と同一である。The CPU (1) compares and determines the task count value and determines whether the program processing is normal or abnormal. The flow of the above operation is shown in the program flow chart of FIG. Other operations are the same as those of the conventional arithmetic processing device described above.

［発明の効果］ 以上のように、この発明によればタスクマークデータを
記憶したＲＯＭによりマークデータをハードウェアのタ
スクカウンタでカウントするように構成したので、タス
ク数をカウントするプログラムが必要なく、処理時間が
速くでき、またＣＰＵやＲＡＭのソフトエラーによるチ
エツク処理に対する異常が発生しないものが得られる効
果がある。[Effects of the Invention] As described above, according to the present invention, since the mark data is counted by the hardware task counter using the ROM that stores the task mark data, there is no need for a program to count the number of tasks. This has the effect of speeding up the processing time and preventing abnormalities from occurring in check processing due to soft errors in the CPU or RAM.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例による演算処理装置を示す
構成図、第２図はこの発明のプログラム流れ図、第３図
はこの発明のプログラムＲＯＭとタスクマークＲＯＭの
アドレスマツプ図、第４図は従来の演算処理装置を示す
構成図、第５図は従来のプログラム流れ図、第６図は従
来のプログラムＲＯＭのアドレスマツプ図である。 （１）はＣＰＵ１２）はアドレスバス、（３）はデータ
バス、（４）はコントロールバス、（５）はプログラム
ＲＯＭ、（６）はデータＲＡＭ、（７）は入出力回路、
（８）はタスクマークＲＯＭ、（９）はマークデータ信
号、　（１０）はタスクカウンタ、　（１１）はタスク
ｌ処理、　（１２）はタスク２処理、　（１３）はタス
クｎ処理、　（１４）はタスクカウンタチエツク１．（
１５）は異常処理、　（１６）はプログラムＲＯＭ、（
１７）はタスクカウンタインクリメント、　（１８）は
タスクカウンタチエツクである。 なお９図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram showing an arithmetic processing device according to an embodiment of the present invention, FIG. 2 is a program flowchart of the present invention, FIG. 3 is an address map diagram of the program ROM and task mark ROM of the present invention, and FIG. 5 is a block diagram showing a conventional arithmetic processing device, FIG. 5 is a conventional program flowchart, and FIG. 6 is an address map diagram of a conventional program ROM. (1) is the CPU 12) is the address bus, (3) is the data bus, (4) is the control bus, (5) is the program ROM, (6) is the data RAM, (7) is the input/output circuit,
(8) is task mark ROM, (9) is mark data signal, (10) is task counter, (11) is task l processing, (12) is task 2 processing, (13) is task n processing, (14) is task counter check 1. (
15) is abnormality processing, (16) is program ROM, (
17) is a task counter increment, and (18) is a task counter check. In addition, in FIG. 9, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] アドレスバスにアドレス信号を出力しデータバスからデ
ータ信号を入出力し、コントロールバスから制御信号を
入出力するＣＰＵ（ＣｏｎｔｒｏｌＰｒｏｃｅｓｓｉｎ
ｇＵｎｉｔ）と、処理プログラムをあらかじめ記憶して
上記アドレスバスからアドレス信号を入力し上記データ
バスにデータ信号を出力しかつ上記コントロールバスか
ら制御信号を入出力するプログラムＲＯＭ（ＲｅａｄＯ
ｎｌｙＭｅｍｏｒｙ）と、上記アドレスバスからアドレ
ス信号を入力し、データバスからデータ信号を入出力し
、かつコントロールバスから制御信号を入力する。デー
タＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）と
、上記アドレスバスからアドレス信号を入力し、上記デ
ータバスからデータを入出力し、かつ上記コントロール
バスから制御信号を入出力する入出力回路と、上記ＲＯ
Ｍに対して処理プログラムのタスクに応じたマーカを記
憶してアドレスバスから上記プログラムＲＯＭと同一の
アドレス信号を入力しコントロールバスから上記プログ
ラムＲＯＭと同一の制御信号を入力し記憶したマークデ
ータ信号を出力するタスクマークＲＯＭと、上記タスク
マークＲＯＭから出力したデータ信号を入力し上記アド
レスバスからアドレス信号を入力し上記データバスにマ
ーカのカウントデータ信号を出力し上記コントロールバ
スから制御信号を入力するタスクカウンタとを備えた演
算処理装置。The CPU (Control Processin) outputs address signals to the address bus, inputs and outputs data signals from the data bus, and inputs and outputs control signals from the control bus.
gUnit), a program ROM (ReadO
nlyMemory), an address signal is input from the address bus, a data signal is input/output from the data bus, and a control signal is input from the control bus. a data RAM (Random Access Memory), an input/output circuit that inputs address signals from the address bus, inputs and outputs data from the data bus, and inputs and outputs control signals from the control bus;
M stores a marker corresponding to the task of the processing program, inputs the same address signal as the program ROM from the address bus, inputs the same control signal as the program ROM from the control bus, and outputs the stored mark data signal. A task that inputs a task mark ROM to be output, a data signal output from the task mark ROM, an address signal from the address bus, a marker count data signal to the data bus, and a control signal from the control bus. An arithmetic processing device equipped with a counter.