JPH0378224A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0378224A JPH0378224A JP1214503A JP21450389A JPH0378224A JP H0378224 A JPH0378224 A JP H0378224A JP 1214503 A JP1214503 A JP 1214503A JP 21450389 A JP21450389 A JP 21450389A JP H0378224 A JPH0378224 A JP H0378224A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- pattern
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 122
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体基板に複数形成される半導体装置の製造方法に関
し、
半導体装置の基体となる半導体基板とその形成位置を特
定することを目的とし、
半導体基板に形成した複数の区画の内部、又は該区画の
周辺に対応する露光用マスクの領域に、基板識別用パタ
ーンを形成するとともに、上記半導体基板と上記露光用
マスクとの相対的な位置を半導体基板毎に変化させて、
上記露光用マスクの基板識別用パターンを上記半導体基
板に転写し、半導体基板毎に基板識別用パターンの形成
位置を変えることを含み構成する。[Detailed Description of the Invention] [Summary] Regarding a method for manufacturing a plurality of semiconductor devices formed on a semiconductor substrate, the purpose of this invention is to identify the semiconductor substrate that is the base of the semiconductor device and its formation position. A substrate identification pattern is formed in a region of an exposure mask corresponding to the interior of the plurality of sections or the periphery of the sections, and the relative position of the semiconductor substrate and the exposure mask is changed for each semiconductor substrate. Let me,
The method includes transferring the substrate identification pattern of the exposure mask onto the semiconductor substrate, and changing the formation position of the substrate identification pattern for each semiconductor substrate.
〔産業上の利用分野］
本発明は、半導体装置の製造方法に関し、より詳しくは
、半導体基板に複数形成される半導体装置の製造方法に
関する。[Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a plurality of semiconductor devices formed on a semiconductor substrate.
半導体集積回路装置を形成する場合には、半導体基板を
複数に区画し、各区画内に同一の半導体集積回路パター
ンを形成し、この後に、各区画をダイサにより分割して
これらをチップ状の半導体集積回路装置とすることが行
われている。When forming a semiconductor integrated circuit device, a semiconductor substrate is divided into multiple sections, the same semiconductor integrated circuit pattern is formed in each section, and each section is then divided with a dicer to form semiconductor chips. Integrated circuit devices are being developed.
ところで、半導体集積回路装置を形成する場合には、半
導体基板を成膜室やエツチング室等に入れて膜を形成し
たり、トランジスタや抵抗等のパターンを形成するよう
にしているが、ガスの濃度分布や、温度分布が半導体基
板表面において不均一になることがあり、同一半導体基
板に形成された半導体装置であっても、特性にバラツキ
が生じることがあり、チップ状に分割した後では、半導
体装置が基板のどの位置に形成されたか判別できない。By the way, when forming a semiconductor integrated circuit device, a semiconductor substrate is placed in a film forming chamber or an etching chamber to form a film or to form patterns such as transistors or resistors. The distribution and temperature distribution may become uneven on the surface of the semiconductor substrate, and even semiconductor devices formed on the same semiconductor substrate may have variations in characteristics. It is not possible to determine where the device is formed on the board.
このため、第１１図（ａ）に示すように、半導体基板３
０に形成した各区画３１毎に番号を付けてから、半導体
基板３０を区画毎に分割して半導体装１！３３を形成し
、番号によって製品管理を行い、成膜条件、エツチング
条件を適性化して、特性の安定、歩留りの向上を図る必
要がある。Therefore, as shown in FIG. 11(a), the semiconductor substrate 3
After assigning a number to each section 31 formed in 0, the semiconductor substrate 30 is divided into sections to form semiconductor devices 1! Therefore, it is necessary to stabilize the characteristics and improve the yield.
半導体集積回路を識別する方法としては、第１１図（ｂ
）に示すように、露光用のマスク４０に形成した区画４
１のうち、半導体装置の動作に影響しない領域に区画識
別用のパターン４２、例えば数字を形成し、これを半導
体基＠３０の一部に転写するようにしている。A method for identifying semiconductor integrated circuits is shown in Figure 11 (b).
), the sections 4 formed on the exposure mask 40
1, a pattern 42 for partition identification, such as numbers, is formed in a region that does not affect the operation of the semiconductor device, and this is transferred onto a part of the semiconductor substrate @30.
そして、半導体基板３０を分割して複数の半導体装置３
３をチップ状にしだ後（第１１図（ａ））、転写した区
画識別用パターン３２によって半導体基＋ｊｉ３０にお
ける半導体装置３３の存在位置を識別するようにしてい
る。Then, the semiconductor substrate 30 is divided into a plurality of semiconductor devices 3.
3 into chips (FIG. 11(a)), the location of the semiconductor device 33 on the semiconductor substrate +ji 30 is identified by the transferred partition identification pattern 32.
このような方法によって半導体装置の特性や製造条件の
管理を行えば、半導体集積回路の特性を均一化すること
が可能になる。By managing the characteristics and manufacturing conditions of semiconductor devices using such a method, it becomes possible to make the characteristics of semiconductor integrated circuits uniform.
（発明が解決しようとする課題）
ところが、半導体ａ［３０上に膜を形成する場合や、膜
のエツチング等を行う場合には、複数の半導体基＠３０
を枚葉処理すると、各サイクル毎にガス濃度や温度等が
わずかながら相違し、またバッチ処理によれば、半導体
基板３０の設定場所によってもガス濃度、温度等のパラ
メータが異なってくるので、分割された半導体装置３３
の半導体基板３０における存在位置を識別するだけでは
十分な製品管理が行えないといった問題がある。(Problem to be Solved by the Invention) However, when forming a film on the semiconductor a[30 or performing film etching, etc., a plurality of semiconductor substrates @30
When processing a semiconductor substrate 30 in a single wafer process, the gas concentration, temperature, etc. will differ slightly in each cycle, and in batch processing, parameters such as the gas concentration and temperature will also differ depending on the setting location of the semiconductor substrate 30. semiconductor device 33
There is a problem in that sufficient product management cannot be performed simply by identifying the location of the semiconductor substrate 30.
本発明はこのような問題に鑑みてなされたものであって
、半導体装置の基体となる半導体基板と半導体装置の形
成位置を特定することができる半導体装置の製造方法を
提供することを目的とする。The present invention has been made in view of such problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can specify a semiconductor substrate serving as a base of a semiconductor device and a formation position of the semiconductor device. .
〔課題を解決するための手段］
上記した課題は、半導体基板に形成した複数の区画の内
部、又は該区画の周辺に対応する露光用マスクの領域に
、基板識別用パターンを形成するとともに、上記半導体
基板と上記露光用マスクとの相対的な位置を半導体基板
毎に変化させて、上記露光用マスクの基板識別用パター
ンを上記半導体基板に転写し、半導体基板毎に基板識別
用パターンの形成位置を変えることを特徴とする半導体
装置の製造方法により解決する。[Means for Solving the Problem] The above problem is solved by forming a substrate identification pattern in a region of an exposure mask corresponding to the inside of a plurality of sections formed on a semiconductor substrate or around the sections, and The relative position of the semiconductor substrate and the exposure mask is changed for each semiconductor substrate, and the substrate identification pattern of the exposure mask is transferred to the semiconductor substrate, and the formation position of the substrate identification pattern is determined for each semiconductor substrate. The problem is solved by a method of manufacturing a semiconductor device characterized by changing the .
［作 用〕
本発明において、露光用マスクに基板識別用のパターン
を設け、このパターンを、半導体基板に設けた複数の区
画又はその周囲に転写するようにしている。[Function] In the present invention, a pattern for substrate identification is provided on the exposure mask, and this pattern is transferred onto a plurality of sections provided on a semiconductor substrate or around them.
基板識別用のパターンを転写する場合には、半導体基板
毎に露光用マスクの位置をズラすようにしているため、
パターンの形成位置によって、半導体基板を他の基板か
ら区別することが可能になる。When transferring a pattern for substrate identification, the position of the exposure mask is shifted for each semiconductor substrate.
Depending on the position where the pattern is formed, it becomes possible to distinguish the semiconductor substrate from other substrates.
この場合、半導体装置の形成位置を区別するためのパタ
ーンを露光用マスクに併存させると、１つの露光用マス
クによって半導体基板の識別と半導体基板における半導
体装置の識別を同時に行うことが可能になる。In this case, if a pattern for distinguishing the formation position of the semiconductor device is provided on the exposure mask, it becomes possible to simultaneously identify the semiconductor substrate and the semiconductor device on the semiconductor substrate using one exposure mask.
なお、本発明に使用する露光用マスクは半導体装置を区
別するために用いるものである。Note that the exposure mask used in the present invention is used to distinguish semiconductor devices.
そこで、以下に本発明の実施例を図面に基づいて説明す
る。Therefore, embodiments of the present invention will be described below based on the drawings.
第１図は、本発明の一実施例方法を示す概要構成図であ
って、図中符号１は、半導体基板２を載置するための基
板載置台で、この基板載置台１は移動可能に取付けられ
ており、その上方のマスク支持台３に設置した露光用マ
スク４と半導体基板２とを位置合わせするように構成さ
れている。FIG. 1 is a schematic configuration diagram showing a method according to an embodiment of the present invention, and reference numeral 1 in the figure is a substrate mounting table on which a semiconductor substrate 2 is placed, and this substrate mounting table 1 is movable. The semiconductor substrate 2 is configured to align the exposure mask 4 placed on the mask support stand 3 above the exposure mask 4 and the semiconductor substrate 2 .
５は、基板載置台ｌを移動させる載置台駆動器で、この
載置台駆動器５は、半導体基板２の処理順にしたがい、
半導体基板２と露光用マスク４との相対的な位置を所定
の軌道に沿って一定間隔でズラし、露光用マスク４のパ
ターン４ｂの位置を半導体基Ｆｉ２毎に異ならせるよう
に構成されている。Reference numeral 5 denotes a mounting table driver for moving the substrate mounting table l, and this mounting table driver 5 follows the processing order of the semiconductor substrates 2.
The relative positions of the semiconductor substrate 2 and the exposure mask 4 are shifted at regular intervals along a predetermined trajectory, and the position of the pattern 4b of the exposure mask 4 is made different for each semiconductor substrate Fi2. .
６は、半導体基板２を複数枚収納するカセットホルダー
で、このカセットホルダー６には、これを上下動させる
ホルダー駆動器７が取付けられる一方、半導体基板２を
カセットホルダー６から取り出すための搬送ベルト８が
設けられている。Reference numeral 6 denotes a cassette holder for storing a plurality of semiconductor substrates 2. A holder driver 7 for vertically moving the cassette holder 6 is attached to the cassette holder 6, and a conveyor belt 8 for taking out the semiconductor substrates 2 from the cassette holder 6. is provided.
９は、半導体基板２の処理枚数を計数する計数器で、そ
の計数データは、載置台移動器５とホルダー駆動器７に
出力され、カセットホルダー６から取り出す半導体基板
２の順と各半導体基板２のパターン形成位置とを１対１
で対応させるように構成されている。Reference numeral 9 denotes a counter that counts the number of semiconductor substrates 2 to be processed.The counting data is output to the mounting table moving device 5 and the holder driver 7, and the counting data is outputted to the mounting table moving device 5 and the holder driver 7, and the order in which the semiconductor substrates 2 are taken out from the cassette holder 6 and each semiconductor substrate 2 are counted. one-to-one with the pattern formation position of
It is configured to be compatible with
上記した露光用マスク４は、複数の半導体基板２を相互
に区別するために使用するもので、第２図に示すように
、露光用マスク４を構成する透明な石英基板４ａの表面
には、第１．２図に例示するように、半導体基板２の半
導体装置形成区画Ａを囲むスクライブラインＬに対応し
た仮想ラインｌのうち、交差部分からズした位置にクロ
ム系金属よりなるパターン４ｂが形成されている。The exposure mask 4 described above is used to distinguish a plurality of semiconductor substrates 2 from each other, and as shown in FIG. 2, the surface of the transparent quartz substrate 4a forming the exposure mask 4 has As illustrated in FIG. 1.2, a pattern 4b made of chromium-based metal is formed at a position offset from the intersection of the virtual line l corresponding to the scribe line L surrounding the semiconductor device forming section A of the semiconductor substrate 2. has been done.
なお、図中符号ｌＯは、半導体基板２を搬送ベルト８か
ら基板載置台１に搬送するための真空チャックを示して
いる。Note that the reference numeral lO in the figure indicates a vacuum chuck for transporting the semiconductor substrate 2 from the transport belt 8 to the substrate mounting table 1.
次に、上記した装置を使用し、半導体基板２に基Ｆｉ識
別用パターンを付する場合について説明する。Next, a case will be described in which a pattern for identifying Fi is attached to the semiconductor substrate 2 using the above-described apparatus.
上記した実施例において、複数の半導体基板２の半導体
装置形成区画Ａ内に半導体集積回路を形成し、その上に
Ｓｉｎ、よりなる保護膜１１を設け、半導体基板２にレ
ジスト１２を塗布する（第３図（ａ）、「ネガ型レジス
トの場合を示す」）。In the above-mentioned embodiment, a semiconductor integrated circuit is formed in the semiconductor device forming section A of a plurality of semiconductor substrates 2, a protective film 11 made of Sin is provided thereon, and a resist 12 is applied to the semiconductor substrate 2. Figure 3(a), "showing the case of negative resist").
この後に、第１図に示すように、複数の半導体基板２を
カセットホルダー６内に収納し、そのうちの最下端にあ
る第１の半導体基板２を搬送ベルト８によって取り出す
、そして、搬送ベルト８上の半導体基板２を真空チャッ
ク１０を用いて基板載置台１に搬送する。After this, as shown in FIG. A semiconductor substrate 2 is transferred to a substrate mounting table 1 using a vacuum chuck 10.
次に、載置台駆動器５により基板載置台１の位置を調整
し、半導体基板２の半導体装置形成区画Ａ周囲のスクラ
イブラインＬと、これに対応する露光用マスク４の仮想
ラインｉとを位置合わせする。ついで、図示しない露光
用ランプから照射した光を露光用マスク４に透過させて
半導体基板２表面のレジスト１２を露光すると、露光用
マスク４と同一のパターンの潜像１３がスクライブライ
ンＬ上のレジスト１２に形成されることになる（第３図
（ｂ））。Next, the position of the substrate mounting table 1 is adjusted by the mounting table driver 5, and the scribe line L around the semiconductor device forming section A of the semiconductor substrate 2 and the corresponding virtual line i of the exposure mask 4 are aligned. Match. Next, when the resist 12 on the surface of the semiconductor substrate 2 is exposed by transmitting light emitted from an exposure lamp (not shown) through the exposure mask 4, a latent image 13 having the same pattern as that of the exposure mask 4 is formed on the resist on the scribe line L. 12 (FIG. 3(b)).
この後にレジスト１２を現像すると、潜像部分が開口し
てその下に設けた保護膜１１が露出する（第３図（ｃ）
）。After this, when the resist 12 is developed, the latent image portion opens and the protective film 11 provided below is exposed (FIG. 3(c)).
).
この後に、プラズマエツチング等によってレジスト１２
から露出した保Ｗａｔｔをエツチングすると、第４図（
ａ）に示す部分拡大図のように、各々の半導体装置形成
区画Ａ側方のスクライブラインＬに凹状のパターンＰが
形成される（第３図（ｄ））。After this, the resist 12 is etched by plasma etching or the like.
When the exposed Watt is etched, it is shown in Figure 4 (
As shown in the partially enlarged view shown in a), a concave pattern P is formed on the scribe line L on the side of each semiconductor device forming section A (FIG. 3(d)).
この後に、レジスト１２を除去し、図示しないダイサに
よってスクライブラインＬ上に切り込みを入れて分割す
ると、半導体装置形成区画Ａは切り離されて第５図（ａ
）に示すようなチップ状の半導体装置１５となり、その
縁部の保護膜１１にはパターンＰが残存する。After that, the resist 12 is removed and a notch is made on the scribe line L using a dicer (not shown) to divide the semiconductor device formation section A into parts as shown in FIG. 5(a).
), and the pattern P remains on the protective film 11 at the edge thereof.
次に、カセットホルダー６をホルダー駆動器６により１
段下降し、第１の半導体基板ｉと同様な操作によって、
カセットホルダー６内の第２の半導体基板２を基板載置
台１に載せ、半導体基板２の半導体装置区画Ａと、これ
に対応する露光用マスク４の仮想ラインＮ ＳＪＩ域と
を位置合わせしてから、露光用マスク４のパターンＰが
半導体装置区画区１ｉＡの辺の中央寄りの位置となるよ
うに半導体基板２を僅かに移動させ、第１の半導体基板
２とは異なる位置にパターン４ｂを転写する（第４図、
５図（ｂ））。Next, the cassette holder 6 is moved into one position by the holder driver 6.
Step down, and by the same operation as the first semiconductor substrate i,
After placing the second semiconductor substrate 2 in the cassette holder 6 on the substrate mounting table 1 and aligning the semiconductor device section A of the semiconductor substrate 2 with the corresponding virtual line N SJI area of the exposure mask 4, , the semiconductor substrate 2 is slightly moved so that the pattern P of the exposure mask 4 is located closer to the center of the side of the semiconductor device section 1iA, and the pattern 4b is transferred to a different position from the first semiconductor substrate 2. (Figure 4,
Figure 5(b)).
このように、半導体基Ｖｉ２毎に、露光用マスク４のパ
ターンの位置を半導体基板２の半導体装置形成区画への
脇のスクライブラインＬに沿って徐々にズラして、パタ
ーン４ｂを転写するようにしているため、第４．５図に
示すようなチップ状の半導体装置１５の周縁に刻まれて
いるパターンＰの形成位置によって半導体基板２を識別
することができる。In this way, for each semiconductor group Vi2, the pattern 4b is transferred by gradually shifting the position of the pattern of the exposure mask 4 along the scribe line L on the side of the semiconductor device forming section of the semiconductor substrate 2. Therefore, the semiconductor substrate 2 can be identified by the formation position of the pattern P carved on the periphery of the chip-shaped semiconductor device 15 as shown in FIG. 4.5.
従って、半導体装置形成区画Ａの脇のパターンＰの形成
位置を半導体基板２毎に僅かずっ変えていけば、成膜室
やエツチング室に複数の半導体基板２を入れて処理を行
うと、パターンの形成位置によって半導体基板２を設定
した場所の管理が行えることになり、温度、ガス濃度等
のパラメータを調節して最適の成膜やエツチングの条件
を選択することが容易になる。Therefore, if the formation position of the pattern P on the side of the semiconductor device formation section A is slightly changed for each semiconductor substrate 2, the pattern will be The location where the semiconductor substrate 2 is set can be managed depending on the formation position, and it becomes easy to select optimal film formation and etching conditions by adjusting parameters such as temperature and gas concentration.
なお、上記したパターンＰの形成は、例えば半導体装置
１５に形成したポンディングパッド（図示せず）を保ｉ
ｌ膜１１がら露出させる工程において行うことになる。Note that the above-described pattern P is formed by, for example, maintaining a bonding pad (not shown) formed on the semiconductor device 15.
This is done in the step of exposing the L film 11.
ところで、上記した実施例は半導体基板２を識別するた
めのパターンＰを形成することについて説明したが、分
割された半導体装置１５が半導体基板２中のどの位置に
あったかを識別する場合には、第１１図（ａ）に示すよ
うに、半導体回路を形成する際に番号等のパターン３２
を形成し、最後に基板を識別するためのパターンＰを形
成することもできる。By the way, in the above embodiment, the formation of the pattern P for identifying the semiconductor substrate 2 has been described. However, when identifying the position of the divided semiconductor device 15 in the semiconductor substrate 2, As shown in FIG. 11(a), patterns 32 such as numbers are used when forming a semiconductor circuit.
It is also possible to form a pattern P for identifying the substrate.
この場合、半導体装ｒ！ｔ１５が形成された半導体基板
２の特定と、半導体装置１５が形成された゛ト導体基板
の場所の特定とを同時に行う場合には、第６図に示すよ
うに、番号により表示したパターン１７を露光用マスク
１６の半導体装置形成区画Ｂ内に形成する。これによれ
ば、この露光用マスク１６と半導体基板との相対的な位
置を半導体基板毎に変えると、第７図に示すように、数
字によって半導体基板における位置を知ることができる
一方、その数字の形成位置で半導体基板を特定すること
になる。In this case, the semiconductor device r! When specifying the semiconductor substrate 2 on which t15 is formed and the location on the conductive substrate on which the semiconductor device 15 is formed at the same time, as shown in FIG. 6, patterns 17 indicated by numbers are exposed. It is formed within the semiconductor device forming section B of the mask 16 for use in the semiconductor device formation. According to this, if the relative position between the exposure mask 16 and the semiconductor substrate is changed for each semiconductor substrate, the position on the semiconductor substrate can be known by the number as shown in FIG. The semiconductor substrate is specified by the formation position.
また、第８図に示すように、半導体基板１９の半導体装
置形成区画Ａ内の一部に基板識別用の円形の区画りを設
け、その円の区画りの軌跡上に点状のパターン２０を１
つ形成するとともに、半導体基板１９毎に露光用マスク
４に対する位置を変えて、円形の区画りに沿って点状パ
ターン２０の位置を変化させ、半導体基板１９を区別さ
せることも可能である。Further, as shown in FIG. 8, a circular section for substrate identification is provided in a part of the semiconductor device forming section A of the semiconductor substrate 19, and a dotted pattern 20 is placed on the locus of the circular section. 1
It is also possible to differentiate the semiconductor substrates 19 by forming two dot patterns 20 and changing the position relative to the exposure mask 4 for each semiconductor substrate 19 to change the position of the dot pattern 20 along the circular divisions.
なお、第１の実施例では、半導体基板２のスクライブラ
インしに沿って１つのパターンを移動するようにしたが
、第９図に示すように、２以上のマスクを使用して２以
上のパターンＰ−，ＰｈをスクライプラインＬ上に形成
し、パターンＰ、、Ｐ。In the first embodiment, one pattern was moved along the scribe line of the semiconductor substrate 2, but as shown in FIG. 9, two or more patterns are moved using two or more masks. P-, Ph are formed on the scribe line L, and the patterns P, , P are formed.
の位置を含む配置の相違によって半導体基板を識別させ
ることもできる。Semiconductor substrates can also be identified by differences in arrangement, including the positions of the semiconductor substrates.
また、第１０図に示すように、２つの露光用マスクを使
用し、一方の露光用マスクによって半導体装置形成区画
を識別するためのパターンＰＣを縦のスクライブライン
Ｌ、に沿って形成し、他方のマスクによって半導体基板
を識別するためのパターンＰａを横のスクライブライン
Ｌ、に形成することもできる。Further, as shown in FIG. 10, two exposure masks are used, and one exposure mask is used to form a pattern PC along a vertical scribe line L for identifying the semiconductor device forming section, and the other exposure mask is used to form a pattern PC along a vertical scribe line L. A pattern Pa for identifying the semiconductor substrate can also be formed on the horizontal scribe line L using a mask.
（発明の効果）
以上述べたように本発明によれば、露光用マスクに基板
識別用のパターンを設け、このパターンを、半導体基板
に設けた複数の区画又はその周囲に転写するようにして
いるので、基板識別用のパターンを転写する場合には、
半導体基板毎に露光用マスクの位置をズラすようにして
いるため、パターンの形成位置によって、半導体基板を
他の基板から区別することが可能になる。(Effects of the Invention) As described above, according to the present invention, a pattern for substrate identification is provided on an exposure mask, and this pattern is transferred to a plurality of sections provided on a semiconductor substrate or the surroundings thereof. Therefore, when transferring a pattern for board identification,
Since the position of the exposure mask is shifted for each semiconductor substrate, it is possible to distinguish the semiconductor substrate from other substrates depending on the position where the pattern is formed.
この場合、半導体装置の形成位置を区別するためのパタ
ーンを露光用マスクに併存させ、１つの露光用マスクに
よって半導体基板の識別と半導体基板における半導体装
置の識別を同時に行うことが可能になる。In this case, a pattern for distinguishing the formation position of the semiconductor device is coexisted on the exposure mask, and one exposure mask can simultaneously identify the semiconductor substrate and the semiconductor device on the semiconductor substrate.
第１図は、本発明を実施する装置の一例を示す斜視図、
第２図は、本発明に使用する露光用マスクの一例を示す
平面図、
第３回は、本発明によりパターンを形成する工程を示す
断面図、
第４図は、本発明によりパターンを形成した半導体基板
の一例を示す平面図、
第５図は、本発明によりパターンを形成した半導体装置
の一例を示す平面図、
第６図は、本発明の第２の実施例に使用するマスクの平
面図、
第７図は、本発明の第２の実施例によってパターンを形
成した半導体装置の一例を示す平面図、第８図は、本発
明の第３の実施例によってパターンを形成した半導体基
板の一例を示す平面図、第９図は、本発明の第４の実施
例によってパターンを形成した半導体装置の一例を示す
平面図、第１０図は、本発明の第５の実施例によってパ
ターンを形成した半導体基板の一例を示す平面図、第１
１図は、従来方法を示す半導体基板の平面図と、露光用
マスクの平面図である。
（符号の説明）
■・・・基板載置台、
２・・・半導体基板、
３・・・マスク支持台、
４・・・露光用マスク、
４ａ・・・石英基板、
４ｂ・・・パターン、
５・・・載置台駆動器、
６・・・カセットホルダー
７・・・ホルダー駆動器、
８・・・搬送ベルト、
９・・・計数器、
１０・・・真空チャック、
１１・・・保護膜、
１２・・・レジスト、
Ａ・・・半導体装置形成区画、
Ｌ・・・スクライブライン、
２・・・仮想ライン、
Ｐ・・・パターン。
本発明によジ・ぐターンを形成する工程を示す断面図第
図
本発明により・ぐターンを形成した半導体装置の一例を
示す平面図筒
図
本発明の第２の実施列に使用するマスクの平面図第６図
（ａ）
（ｂ）
本発明の第４の実施例によって・ぞタ
ンを形成した半導体装置の一例を示す平面図筒
図
本発明の第５の実施列によって・ぞタ
ンを形成した半導体基板の−Ｆ！ｉＩＩを示す平面図従
来方法を示す半導体基板の平面図と露光用マスクの平面
図第１１図
１１１０図FIG. 1 is a perspective view showing an example of an apparatus for implementing the present invention. FIG. 2 is a plan view showing an example of an exposure mask used in the present invention. Part 3 is a method for forming a pattern according to the present invention. 4 is a plan view showing an example of a semiconductor substrate on which a pattern is formed according to the present invention; FIG. 5 is a plan view showing an example of a semiconductor device on which a pattern is formed according to the present invention; The figure is a plan view of a mask used in the second embodiment of the present invention, FIG. 7 is a plan view showing an example of a semiconductor device in which a pattern is formed according to the second embodiment of the present invention, and FIG. FIG. 9 is a plan view showing an example of a semiconductor substrate with a pattern formed according to the third embodiment of the present invention; FIG. 9 is a plan view showing an example of a semiconductor device with a pattern formed according to the fourth embodiment of the present invention; FIG. 10 is a plan view showing an example of a semiconductor substrate on which a pattern is formed according to the fifth embodiment of the present invention;
FIG. 1 is a plan view of a semiconductor substrate and an exposure mask showing a conventional method. (Explanation of symbols) ■... Substrate mounting table, 2... Semiconductor substrate, 3... Mask support stand, 4... Exposure mask, 4a... Quartz substrate, 4b... Pattern, 5 ... Mounting table driver, 6... Cassette holder 7... Holder driver, 8... Conveyor belt, 9... Counter, 10... Vacuum chuck, 11... Protective film, 12...Resist, A...Semiconductor device formation section, L...Scribe line, 2...Virtual line, P...Pattern. A sectional view illustrating the process of forming a diode according to the present invention. A plan view showing an example of a semiconductor device in which a diode pattern is formed according to the present invention. Plan view FIGS. 6(a) and 6(b) Plan view showing an example of a semiconductor device in which a groove is formed according to the fourth embodiment of the present invention. -F of the semiconductor substrate Plan view showing iII Plan view of semiconductor substrate and plan view of exposure mask showing conventional method Fig. 11 Fig. 1110
Claims (1)
周辺に対応する露光用マスクの領域に、基板識別用パタ
ーンを形成するとともに、 上記半導体基板と上記露光用マスクとの相対的な位置を
半導体基板毎に変化させて、上記露光用マスクの基板識
別用パターンを上記半導体基板に転写し、半導体基板毎
に基板識別用パターンの形成位置を変えることを特徴と
する半導体装置の製造方法。[Claims] A substrate identification pattern is formed in a region of an exposure mask corresponding to the inside of a plurality of sections formed on a semiconductor substrate or around the sections, and the semiconductor substrate and the exposure mask are connected to each other. The substrate identification pattern of the exposure mask is transferred to the semiconductor substrate by changing the relative position of the mask for each semiconductor substrate, and the formation position of the substrate identification pattern is changed for each semiconductor substrate. Method of manufacturing the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214503A JPH0378224A (en) | 1989-08-21 | 1989-08-21 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214503A JPH0378224A (en) | 1989-08-21 | 1989-08-21 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378224A true JPH0378224A (en) | 1991-04-03 |
Family
ID=16656794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1214503A Pending JPH0378224A (en) | 1989-08-21 | 1989-08-21 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378224A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030038071A (en) * | 2001-11-08 | 2003-05-16 | 엘지전자 주식회사 | Handset |
| EP3985438A1 (en) * | 2020-10-16 | 2022-04-20 | Exagan | Method for manufacturing a set of electronic components on the front face of a semiconductor substrate |
-
1989
- 1989-08-21 JP JP1214503A patent/JPH0378224A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030038071A (en) * | 2001-11-08 | 2003-05-16 | 엘지전자 주식회사 | Handset |
| EP3985438A1 (en) * | 2020-10-16 | 2022-04-20 | Exagan | Method for manufacturing a set of electronic components on the front face of a semiconductor substrate |
| WO2022079400A1 (en) * | 2020-10-16 | 2022-04-21 | Exagan | Method for manufacturing a set of electronic components on the front face of a semi-conductor substrate |
| FR3115396A1 (en) * | 2020-10-16 | 2022-04-22 | Exagan | METHOD FOR MANUFACTURING AN ASSEMBLY OF ELECTRONIC COMPONENTS ON THE FRONT FACE OF A SEMICONDUCTOR SUBSTRATE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3963489A (en) | Method of precisely aligning pattern-defining masks | |
| KR950003892B1 (en) | Pattern forming system | |
| US5837404A (en) | Fabrication of zero layer mask | |
| US6861186B1 (en) | Method for backside alignment of photo-processes using standard front side alignment tools | |
| US4397078A (en) | Method and apparatus for measuring a gap distance between a mask and a wafer to be used in fabrication of semiconductor integrated circuits | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| JPH0378224A (en) | Manufacture of semiconductor device | |
| JPH03237459A (en) | Exposing method for semiconductor wafer and reticule for step exposing | |
| JP4144994B2 (en) | How to create a shot map | |
| JPS61284910A (en) | Substrate for manufacturing semiconductor device and method for manufacturing semiconductor device | |
| US6602641B1 (en) | Wafer's zero-layer and alignment mark print without mask when using scanner | |
| US6410350B1 (en) | Detecting die speed variations | |
| GB2054903A (en) | Masks for photoetching | |
| KR100611071B1 (en) | Method for forming mark in semiconductor processing | |
| JPH03191348A (en) | Reticle for reduction stepper | |
| JPS6245111A (en) | Wafer and semiconductor device using said wafer | |
| JPH10312949A (en) | Exposure method and reticle used for the method | |
| JPH06295854A (en) | Fabrication of semiconductor device | |
| TW202046431A (en) | Structure and exposure method applied to exposure machine provides a positioning device and a carrier piece with low price | |
| JPS58179833A (en) | Light shielding device | |
| JPS58173832A (en) | Alignment method for wafer | |
| JPS6341050B2 (en) | ||
| JPS6148252B2 (en) | ||
| JPS60224224A (en) | Mask aligning method | |
| JPH03180017A (en) | Manufacture of semiconductor device |