JPH0376234A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電界効果トランジスタの製造方法に係り、
特にリセスゲ−１・構造におけるゲート電極長の短縮と
ゲート抵抗の低減を目的とした電界効果トランジスタの
製造方法に関するものである。

〔従来の技術〕

単結晶半導体基板として、ヒ化ガリウム（ＧａＡｓ）を
用いたシヲットキー障壁ゲート構造のＧａＡｓ電界効果
トランジスタ（ＧａＡｓＭＥＳＦＥＴ）を例にとって以
下の説明を行う（特開昭６２−１５４６７０号公報参照
） 第２図（ａ）〜（ｄ）は従来のＧ　ａ　Ａ　ｓ　Ｍ　Ｅ
　Ｓ　Ｆ　ＥＴの製造方法の概略を示す工程断面図であ
る。この従来例の場合、半絶縁性ＧａＡｓ基板１１上に
気相エピタキシャル成長法などでチャンネル層となる半
導体層１２を形成し、この半導体層１２の表面にドレイ
ン電極１３およびソース電極１４のオーミックｒｉ極を
所定間隔をおいて形成する〔第２図（ａ））、、続いて
、ドレイン電極１３とソース電極１４の間の所謂チャン
ネル領域の所望の位置に開孔部を有し、他を被覆するレ
ジスト層上５を形成する〔第２図（ｂ）３つ次にレジス
ト層１５をマスクとして半導体層１２に凹部、すなわち
、リセス領域１６を形成した後、周知の蒸着法によりア
ルミニウム等のゲート電極材料１７′を被着させ〔第２
図（ｃ））　、その後、リフトオフ法を適用することに
より、ショットキーパリアゲ−１・電極（以下、単にゲ
ート電極というン１７がリセス領域１６に選択的に形成
されたりセスゲ−１・構造を得る〔第２図（ｄ））。

〔発明が解決しようとする課題〕

しかしながら、この方法においては、リセス領域１６内
に形成されるゲート電極１７の形状は、周知のように成
長方向に先細りし台形状となることから、ゲート電極抵
抗の増大を招き高周波性能の大幅な劣化が余儀なくされ
る場合が生じていた。

また、ゲート長はレジスト層１５の開孔部幅で規定され
ているため、ゲート長短縮のためには、写真製版工程で
使用するマスクのパターンの微細化やレジスト層１５の
露光、現像特性を向上させ、レジスト断面形状を厳密に
制御する必要がある等の解決しなければならない多くの
課題を有していた。

この発明は、このような従来の問題点を解消するために
なされたもので、ゲート抵抗の低減とゲート長の短縮が
制御性良く達成できる電界効果トランジスタの製造方法
を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る電界効果トランジスタの製造方法は、ソ
ース・ドレイン電極間の所望の位置に所定幅の開孔部を
有する第１のレジスト層を形成し、その開孔部から所定
深さのリセス領域を形成した後、第１のレジスト層上か
らリセス領域内のレジスト層開孔部に相当する領域に被
［層を形成し、その後、リセス領域内を充填し、かつ第
１のレジスト層の開孔部から被覆層上全域にわたり第２
のレジスト層を被着した後、所定の照射量の露光と現像
を行うことにより、リセス領域内の第２のレジス］・層
を逆台形状に除去し、その除去部分にゲート電極を被着
形成するものである。

〔作用〕

この発明における電界効果トランジスタの製造方法にお
いては、所定幅の開孔部を有する第１のレジスト層を形
成し、その開孔部から所定深さのり、セス領域を形成し
た後、第１のレジスト層上からリセス領域内のレジスト
層開孔部に相当する領域に被着層を形成し、その後、リ
セス領域内を充填し、かつ第１のレジスト層の開孔部か
ら被着層上全域にわたり第２のレジスト層を被着した後
、所定の照射量の露光と現像を行うことにより、リセス
領域内の第２のレジスト層を逆台形状に除去し、その除
去部分にゲート電極を被着形成するようにしたことから
、ゲート電極長が第１のレジスト層開孔部幅より短縮化
できる。また、ゲート電極断面形状が逆台形状となるこ
とから、ゲート電極長が短縮されてもゲート抵抗の増加
が抑制できる、。

〔実施例〕

以下、この発明の一実施例を図面について説明する。

第１図（ａ）　〜（ｋ）はＧ　ａ　Ａ　ｓ　Ｍ　Ｅ　Ｓ
　Ｆ　Ｅ　Ｔのこの発明による製造方法の一実施例の主
要工程を示す断面図である。

まず、第１図（ａ）に示すように、半絶縁性ＧａＡｓ基
板１上に周知の気相エピタキシャル成長法などにより生
成されたｎ型ＧａＡｓ半導体層２の表面に、例えばＡ、
ｕＧｅ（合金）、ＮｉおよびＡｕの３層からなるドレイ
ン電極３およびソス電極４が所定間隔で形成された試料
を用意する。

その後、第１図（ｂ）に示すように、試料表面全域にわ
たりＳｉ３Ｎ、膜からなる第１の被覆層５を形成する。

次いで第１図（Ｃ）に示すように、第１の被覆層５上の
所望の位置に所定幅の開孔部を有する第１のレジスト層
６を形成する。続いて、第１図（ｄ）に示すように、第
１のレジスト層６をマスクとして、例えばＲＩＥ法等に
より第１の被覆層５を異方性エツチングで選択的に除去
する。

しかる後、第１図（６）に示すように、第１のレジス１
−１８および第１の被覆層５をマスクとしてｎ型ＧａＡ
ｓ半導体層２を所定の深さ、例えば２０００〜５０００
大堀込み凹形状のリセス領域７を形成する。その後、第
１図（ｆ）に示すように、試料全面に、例えばＴｉ等か
らなる厚さ数百大の第２の被覆層８を形成する。第２の
被覆層８は、第１のレジスト層６上およびその開孔部の
リセス領域７内に開孔部と同一形状で被着される。また
、第２の被覆層８は、第１の被覆層５と第１のレジスト
層６の開口部領域で連なるように形成する。

これは後工程で形成する第２のレジスト層９と第１のレ
ジストＮ６の干渉を防止するためである。

続いて、第１図（ｇ）に示すように、試料上に第２のレ
ジス１−Ｈ９を被着させることにより、リセス領域７を
充填させ、かつ第１のレジスト層６の開孔部から第２の
被覆層８上にレジスト層９を形成する。しかる後、第１
図（ｈ）に示すよう１こ°、第２のレジストＮ９に所定
照射量の露光を行い、所定の現像を行うことにより、第
１のレジスト層６に形成された第２の被覆層８上の第２
のレジスト層９を除去すると同時にリセス領域７内の第
２のレジスト層９を逆台形状に除去し、リセス領域７内
に被着された第２の被覆層８を露出させる。

第２のレジスト層９が逆台形状に除去されることから、
リセス領域７表面の第２のリンスｌ−層９の開孔部は第
１のレジスト層６の開孔部幅より短縮できる。次い第１
図（ｉ）に示すように、リセス領域７内の第２のレジス
ト層９をマスクとしてリセス領域７内の第２の被覆層８
を除去すると同時に、第１のレジスト層６上の第２の被
覆層８を除去する。しかる後、第１図（ｉ）に示すよう
に、所定のゲート電極材料１０′、例えばＡｌを所定の
厚さに被着し、不要部分（第２のレジスト層９Ｐ第１の
レジスｌ−Ｔｆｌ　６および第１のレジス１−　ＩＩ　
６上のゲート電極材料１０′）を除去することにより第
１図（ｋ）に示すように、リセス領域７にゲート電極１
０が形成され、リセスゲ−１・構造を得る。

このように、上記実施例では、リセス領域７内に充填し
た第２のレジストＭ９を逆台形状に除去し、その除去部
分にゲート電極１０を被着形成するようにしたことから
、ゲート電極長が設計値（第１のレジスト層６の開孔部
＠）より短縮できる。また、ゲー）・電極１０の断面形
状が逆台形状となることからゲート長が短縮されてもゲ
ート抵抗の増加は抑制できるばかりでなく、ゲート抵抗
を低減することができる。

なお、上記実施例では第１の被覆層５が窒化膜である場
合を述べたが、この発明はこれに限定されるものではな
く、他の絶縁膜材料であってもよい。また、第２の被覆
層８はＴｉの場合について述べたが、この発明はこれに
限定されるものではなく、第１の被覆層５．第１のレジ
スト層６および第２のレジストＮ９を溶解しないエッチ
ャントで除去でき、かつ容易に成膜できる材料であれば
何でもよい。さらに、上記実施例ではＧａＡｓＭＥＳＦ
ＥＴの場合について述べたが、他の材料からなる電界効
果トランジスタに対しても広く適用できる。

〔発明の効果〕

以上説明したように、この発明は、リセス領域内に充填
した第２のレジスト層を逆台形状に除去し、その除去部
分にゲート電極を被着形成するようにしたので、ゲート
ｉ４極長が設計値（第１のレジスト層開孔部輻）より短
縮できる。また、ゲート電極の断面形状が逆台形となる
ことからゲー）・長が短縮されてもゲート抵抗の増加が
抑制できる等の効果が得られる。

【図面の簡単な説明】

第１図はこの発明の電界効果）・ランジスタの製造方法
の一実施例の主要工程を示す断面図、第２図は従来の製
造方法の主要工程を示す断面図である。 図において、１は半絶縁性ＧａＡｓ基板、２はｎ型Ｇａ
Ａｓ半導体層、３はドレイン電極、４はソース電極、５
は第１の被覆層、６は第１のレジスト層、７はリセス領
域、８は第２の被覆層、９は第２のレジスト層、１０は
ゲート電極である。 なお、各図中の同一符号は同一または相当部分を示す。 第 図 そ の 図その１ ６　二　第１のレジ′スト層 図その １０：ゲート電ｉＩ玉

Claims (1)

【特許請求の範囲】
1. 表面にソース電極およびドレイン電極が所定間隔をおい
   て形成された半導体基板上の全面にわなり、第１の被覆
   層を所望の厚さで形成する工程、前記ソース電極および
   ドレイン電極で挟まれた領域の第１の被覆層上の所望の
   位置に所定幅の開孔部を有し、他を被覆する第１のレジ
   スト層を形成する工程、前記第１のレジスト層をマスク
   として、前記第１のレジスト層の開孔部に対し異方性エ
   ッチングを施して前記第１の被覆層に前記第１のレジス
   ト層の開孔部と同一形状の開孔部を形成し、前記半導体
   基板を部分的に露出させる工程、露出した前記半導体基
   板表面に対し、前記第１の被覆層をマスクとしてエッチ
   ングを行い、所望の深さのリセス領域を形成する工程、
   前記第１のレジスト層上方から所定の金属層を被着させ
   ることにより、前記第１のレジスト層上および前記リセ
   ス領域内の前記第１のレジスト層の開孔部に相当する領
   域に第２の被覆層を形成する工程、前記リセス領域を充
   填し、かつ前記第１の被覆層および第１のレジスト層の
   開孔部から前記第２の被覆層上全域にわたり第２のレジ
   スト層を被着する工程、所定の照射量の露光と現像を行
   い、前記第２の被覆層上の第２のレジスト層を除去し、
   前記第２の被覆層を露出させると同時に前記第１の被覆
   層および第１のレジスト層の開孔部から前記リセス領域
   にわたり逆台形状に前記第２のレジスト層を除去し、前
   記リセス領域内の第２の被覆層を併せ露出させる工程、
   前記リセス領域内に残存する前記第２のレジスト層をマ
   スクとして前記リセス領域内の第１の被覆層を除去し、
   前記半導体基板を露出させると同時に前記第１のレジス
   ト層上の第２の被覆層を除去する工程、前記リセス領域
   の露出した前記半導体基板表面から前記第１のレジスト
   層上にわたりゲート電極材料を被着させる工程、前記第
   １のレジスト層、前記リセス領域内の第２のレジスト層
   および前記第１のレジスト層上の不要なゲート電極材料
   を除去する工程を含むことを特徴とする電界効果トラン
   ジスタの製造方法。