JPH0375839A - Execution history display system - Google Patents

Abstract

PURPOSE:To permit an operator to learn the conditions of tracing and to improve operability by immediately displaying information in the middle of tracing on CRT by means of a bit map. CONSTITUTION:The system consists of a data processor 1 a tracer 2 and CRT 3. The address of a trace memory 23 is selected based on address information from the data processor 1, and '1' is set in one designated bit among data stored in the selected address. Since the set data is read out and converted into a video signal, display for CRT 3 can be executed even in the middle of tracing. Thus, the operator can learn the conditions of tracking on a real time basis and a device with satisfactory operability can be constructed.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ処理装置のトレース方式に関し、特に
トレース中の情報を即時ビットマツプでＣＲＴ上に表示
させる実行履歴表示方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a tracing method for a data processing device, and more particularly to an execution history display method for displaying information being traced on a CRT as a real-time bitmap.

［従来の技術］ 従来のデータのトレースを行うトレーサは、ｌ−レース
メモリへデータを格納しているときにはＣＲＴへの表示
は行われておらず、トレース終了後、すなわちデータ格
納後にトレースメモリ表示コマンドを実行することによ
り、トレースメモリに格納されたデータが読み呂されて
ＣＲＴに表示されるものとなっている。[Prior Art] A conventional tracer that traces data does not display data on a CRT while storing data in the l-race memory, and issues a trace memory display command after tracing is completed, that is, after data is stored. By executing this, the data stored in the trace memory is read and displayed on the CRT.

［発明が解決しようとする課題］ 上述した従来の１〜レーサは、トレース中にＣＲＴへの
表示を行っていないために、操作者にはその間のトレー
スの４に況が分からず、特に１ヘレースが長時間に及ぶ
場合には、使い勝手が悪いという問題があった。[Problems to be Solved by the Invention] The conventional 1 to 1 tracers described above do not display information on the CRT during tracing, so the operator cannot see the status of the trace during that time, and especially the 1 to 1 trace. There is a problem in that it is inconvenient to use if it lasts for a long time.

１課題を解決するための手段］ このような課題を解決するために本発明の実行履歴表示
方式は、格納されるデータの中のｌビットデータがトレ
ース対象となる１−アドレスに対応するトレースメモリ
と、データ処理装置から入力したアドレス情報に基づい
てトレースメモリのアドレスの選択を行うとともにこの
選択されたアドレスに格納されるデータの中の指定され
た１ビットに「１」をセットするトレースメモリ更新手
段と、トレースメモリの内容を読み出してビデオ信号に
変換するビデオ信号変換手段と、このビデオ信号変換手
段から変換されたビデオ信号を受信して表示を行うＣＲ
Ｔとを備えたものである。[Means for Solving Problem 1] In order to solve such problems, the execution history display method of the present invention uses a trace memory that corresponds to the 1-address where l bit data in the stored data is to be traced. Then, the trace memory update selects the trace memory address based on the address information input from the data processing device and sets "1" to a specified bit in the data stored at the selected address. means, a video signal converting means for reading the contents of the trace memory and converting it into a video signal, and a CR for receiving and displaying the video signal converted from the video signal converting means.
It is equipped with T.

［作用］ データ処理装置からアドレス情報が送出されると、この
アドレス情報に基づいてトレースメモリのアドレスの選
択を行うとともにこの選択されたアドレスに格納される
データの中の指定された１ピツＩ〜に「１−」をセット
する。そして、このセットされたデータは、読み出され
てビデオ信号に変換され表示される。[Operation] When address information is sent from the data processing device, an address of the trace memory is selected based on this address information, and a specified one bit I to I of the data stored at the selected address is selected. Set "1-" to "1-". This set data is then read out, converted into a video signal, and displayed.

［実施例］ 次に、本発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.

図は本発明の実行履歴表示方式の一実施例を示すブロッ
ク図である。同図において、１はデータ処理装置、２は
１〜レーサ、３はＣＲ”「である。そして、データ処理
装置１は次のように構成されている。ずなわち、］１は
ＣＰＵ、］２は制御メモリ］３は主メモリである。また
、トレーサは次のように構成されている。すなわち、２
］はアドレス格納バッファ、２２はトレースメモリ更新
手段、２３はトレースメモリ、２４はビデオ信号変換手
段である。The figure is a block diagram showing an embodiment of the execution history display method of the present invention. In the figure, 1 is a data processing device, 2 is 1 to a laser, and 3 is a CR.The data processing device 1 is configured as follows: ]1 is a CPU; 2 is a control memory] 3 is a main memory.The tracer is configured as follows.
] is an address storage buffer, 22 is a trace memory updating means, 23 is a trace memory, and 24 is a video signal converting means.

次に、本発明の実行履歴表示方式についての動作を説明
する。データ処理装置１内の主メモリには、一連の機械
語命令列で構成されたブＩ７グラムが格納されている。Next, the operation of the execution history display method of the present invention will be explained. The main memory within the data processing device 1 stores a block I7gram consisting of a series of machine language instruction sequences.

ＣＰ　Ｕ　］、　１は、この機械語命令を主メモリ］３
から１命令づつ読み出し、これを解読してこの機械語命
令をこの機械語命令に対応した制御メモリ１２の中のフ
ァームウェア命令の指示に従って実行する。そして、Ｃ
ＰＵ］、］はこのとき同時に、今実行されたファームウ
ェア命令の格納された制御メモリ１２のアドレスを順次
トレーサ２に送出する。CPU], 1 stores this machine language instruction in the main memory]3
One instruction at a time is read out, decoded, and executed in accordance with the instructions of the firmware instruction in the control memory 12 corresponding to this machine language instruction. And C
At the same time, the PU], ] sequentially sends to the tracer 2 the address of the control memory 12 where the firmware instruction just executed is stored.

トレーサ２では、ＣＰＵ］、１から受信したファームウ
ェア命令のアドレスをアドレス格納バッファ２１に一旦
格納する。ここで、アドレス格納バッファ２１に格納さ
れたファームウェア命令アドレスは、トレースメモリ２
３の１ピツｌ〜に対応している。In the tracer 2, the address of the firmware instruction received from the CPU 1 is temporarily stored in the address storage buffer 21. Here, the firmware instruction address stored in the address storage buffer 21 is stored in the trace memory 2
It corresponds to 1 pitsu l of 3.

すなわち、ファームウェア命令アドレスの下位３ビット
を除く残りのビットでトレースメモリ２３のバイトアド
レスを選択し、ファームウェア命令アドレスの下位３ビ
ットでトレースメモリ２３の上記で選択された１バイト
（８ビットに相当する）内のビット位置を選択する。す
なわち、例えばファームウェア命令アドレスの下位３ビ
ットの値がＯであれば］−バイ）・データの中で最上位
ビットを選択し、７であれば最下位ビットを選択する。That is, the remaining bits excluding the lower 3 bits of the firmware instruction address select the byte address of the trace memory 23, and the lower 3 bits of the firmware instruction address select the 1 byte (equivalent to 8 bits) of the trace memory 23 selected above. ). That is, for example, if the value of the lower three bits of the firmware instruction address is 0, the most significant bit is selected in the data, and if it is 7, the least significant bit is selected.

そして、１〜レ一スメモリ更新手段２２は、」−記のフ
ァームウェア命令アドレスを入力して、これに基つきト
レースメモリ２３の１バイトデータを選択して読み出し
、更にこの読み出されたデータの中の所定のピッ１〜位
置に「１−」をセラ１〜する。Then, the trace memory update means 22 inputs the firmware instruction address indicated in "-", selects and reads out 1 byte data of the trace memory 23 based on this, and furthermore, stores the read data. Set "1-" to the predetermined pin 1 position.

ずなわち、トレースメモリ更新手段２２は、１バイトデ
ータの中からファームウェア命令アドレスの下位３ヒッ
Ｉ−により指定されたビット位置を選択し、この選択さ
れたビット位置に「１」をセットして、再びこの「１」
がセットされたデータをトレースメモリ２３の今読み出
したアドレスに書き込む。That is, the trace memory update means 22 selects the bit position specified by the lower three bits I- of the firmware instruction address from 1 byte data, sets "1" to the selected bit position, and , this "1" again
The data in which is set is written to the address of the trace memory 23 that has just been read.

一方、ビデオ信号変換手段２４は、常にトレースメモリ
２３を走査しており、トレースメモリ２３の先頭アドレ
スから順次データを読み出してビデオ信号に変換しＣＲ
Ｔ３に送用する。このとき、トレースメモリ２３の１ピ
ツ１〜は、ＣＲＴＢ上の１ドツ１〜に対応している。な
お、ビデオ信号変換手段２４は、次のようにしてビデオ
信号に変換する。すなわち、トレースメモリ２３上の選
択された１ビットの値が「０」のときにはこのデータの
表示を行わず、「１．１のときにはこのデータを明るく
表示するようなビデオ信号に変換してＣＲ”Ｔ”　３に
逆円する。そして、Ｃｒ？　’ｒ”　３ではこの変換さ
れたビデオ信Ｂを受信して表示する。On the other hand, the video signal converting means 24 constantly scans the trace memory 23, sequentially reads data from the first address of the trace memory 23, converts it into a video signal, and converts the data into a video signal.
Send to T3. At this time, 1 dot 1~ of the trace memory 23 corresponds to 1 dot 1~ on the CRTB. Note that the video signal converting means 24 converts into a video signal as follows. That is, when the value of the selected 1 bit on the trace memory 23 is "0", this data is not displayed, and when it is "1.1, this data is converted into a video signal that is displayed brightly and CR". Then, at Cr?'r'' 3, this converted video signal B is received and displayed.

以上説明したように、１〜レース中にその１〜レース状
況を逐次ＣＲＴＢ上に表示させることにより、データ処
理装置のランダムシーケンス試験等の試験プログラム実
行中にファームウＩアのどの命令が実行されているかが
一目で分かる。As explained above, by sequentially displaying the race status on the CRTB during a race, it is possible to determine which commands of the firmware are being executed during the execution of a test program such as a random sequence test of a data processing device. You can see at a glance if there are any.

［発明の効果１ 以−Ｌ説明したように本発明の実行履歴表示方式は、デ
ータ処理装置からのアドレス情報に基づいてトレースメ
モリのアドレスの選択を行うとともに、この選択された
アドレスに格納されるデータの中の指定された１ビット
に「１」をセットし、そしてこのセットされたデータは
、読み出されてビデオ信号に変換されるように構成した
ので、１〜レース中にもＣＲＴへの表示を行うことがで
きて、操作者にはリアルタイムでトレースの状況か判明
でき、使い勝手の良い装置が構築できるという効果が得
られる。[Effects of the Invention 1] As explained above, the execution history display method of the present invention selects an address of the trace memory based on address information from the data processing device, and stores data at the selected address. A designated bit in the data is set to "1", and the set data is read out and converted to a video signal, so it can be sent to the CRT even during the race. This allows the operator to see the trace status in real time, resulting in an easy-to-use device.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実行履歴表示方式の一実施例を石ずブロッ
ク図である。 工・−・・データ処理装置、２・・・・トレーサ、３・
・・・ＣＲＴ−１４−・・　ＣＰＵ、］２・−・・制御
メモリ１３−−・・主メモリ、２１−　・−アドレス格
納バッファ、２２．・１〜レ一スメモリ更新手段、２Ｂ
−−トレースメモリ、２４−・・−ビデオ信は変換手段
。The figure is a block diagram of an embodiment of the execution history display method of the present invention. Engineering: Data processing device, 2: Tracer, 3:
...CRT-14--CPU, ]2--Control memory 13--Main memory, 21--Address storage buffer, 22.・1~Response memory update means, 2B
--Trace memory, 24--Video signal conversion means.

Claims (1)

【特許請求の範囲】 データ処理装置のデータ処理実行履歴をトレースするト
レース方式において、 格納されるデータの中の１ビットデータがトレース対象
となる１アドレスに対応するトレースメモリと、 前記データ処理装置から入力したアドレス情報に基づい
て前記トレースメモリのアドレスの選択を行うとともに
この選択されたアドレスに格納されるデータの中の指定
された１ビットに「１」をセットするトレースメモリ更
新手段と、 前記トレースメモリの内容を読み出しビデオ信号に変換
して送出するビデオ信号変換手段と、このビデオ信号変
換手段から変換されたビデオ信号を受信して表示を行う
ＣＲＴと を備えたことを特徴とするトレーサの実行履歴表示方式
。[Scope of Claim] A trace method for tracing data processing execution history of a data processing device, comprising: a trace memory corresponding to one address to which 1 bit data in stored data is to be traced; trace memory updating means for selecting an address of the trace memory based on input address information and setting "1" to a designated bit in data stored at the selected address; Execution of a tracer characterized by comprising a video signal converting means for reading out the contents of a memory and converting it into a video signal and sending it out, and a CRT for receiving and displaying the video signal converted from the video signal converting means. History display method.