JPS5829057A - Trace device for register - Google Patents

Abstract

PURPOSE:To collect data required for debugging only, by preparing a memory, a trace register and a microprogram and setting a trace mode to the trace register. CONSTITUTION:An instruction is fetched in a control section 2 from a main storage section 1 through the pickup of the instruction and control is moved to the microprogram corresponding to each instruction via a mapping register of the control section 2. The mapping register decides whether or not the control is moved to be microprogram having the trace function of the register with the trace signal on a trace signal line 8 from a trace register 3. Further, the instruction is executed and the control is given to the pickup of the next instruction, and after the execution of instruction, the control is given to the trace microprogram of the register for the tracing of the register. The tracing of the register is made by storing the content of an operation section 4 to be recoded to a career storage memory of the storage section 1 when the execution instruction satisfies the trace condition.

Description

【発明の詳細な説明】 本発明は、マイクロプログラムによって制御を行なう情
報処理装置において、プログラムが使用するレジスタの
トレース装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a register tracing device used by a program in an information processing device controlled by a microprogram.

従来、プログラムのトレースは、主としてメモリとプロ
セッサとを接続するパス上のデータをトレース回路の入
力データとしたもので、次のような欠点があり、プログ
ラムのトレース情報として十分なものではなかった。す
なわち、従来のトレース情報は、プログラムのロケーシ
ョンカウンタやメモリへアクセスした時のパス上のデー
タの内容だけであるため、パスにのらないレジスタの内
容を十分に把握することかで基ない、また、トレースレ
ジスタで指定するトレースの条件が、トレースの開始、
トレースの停止３よびトレースする命令の種類だけであ
りて、トレースしているデバッグプログラムが呼んでい
るサブルーチンなどのトレースも実行してしまい、トレ
ース情報を格納する履歴保存メモリの中に目的とする内
容が人っていないことがある。さらに、デバッグプログ
ラムがループしていると、履歴保存メモリにループして
いる箇所の内容が多く格納され、目的とする情報を収集
することができない。Conventionally, program tracing has mainly used data on a path connecting a memory and a processor as input data to a trace circuit, which has the following drawbacks and is not sufficient as program trace information. In other words, conventional trace information consists only of the program's location counter and the contents of data on the path when memory is accessed, so it is not based on fully understanding the contents of registers that are not on the path. , the trace conditions specified in the trace register are the start of trace,
Not only stopping tracing 3 and the type of instruction to be traced, but also tracing of subroutines called by the debug program being traced, and the desired contents are stored in the history storage memory that stores trace information. There are times when there is no one there. Furthermore, if the debug program is looping, much of the content of the loop is stored in the history storage memory, making it impossible to collect the desired information.

不発明の目的は、このような問題を解決し、デバッグプ
ログラムを修正することなくデバッグ４：必要な情報を
マイクロプログラムで提供することＣ二ある。The object of the present invention is to solve such problems and provide necessary information in a microprogram without modifying the debug program.

以下不発明を図面に示す代表的な実施例により説明する
。第１９は本発明の情報処理装置のトレースレジスタ３
に関連する構成を示して３す、この情報処理装置に３い
ては、主記憶部１と制御部２と演算部４とは、アドレス
バス５、コントロールバス６およびデータバス７によっ
て接続されている。またトレースレジスタ３は、制御部
２に対し、コン）ｃｒ−ルパス６．データバス７ｇよび
トレース信号線８により接続されている。The invention will be explained below with reference to typical embodiments shown in the drawings. No. 19 is the trace register 3 of the information processing device of the present invention.
In this information processing device 3, a main memory section 1, a control section 2, and an arithmetic section 4 are connected by an address bus 5, a control bus 6, and a data bus 7. . The trace register 3 also provides a control path 6. It is connected by a data bus 7g and a trace signal line 8.

１ｅ２図は主記憶部１内にある履歴保存メモリ１１とト
レースレジスタ３との関係を示すもので。1e2 shows the relationship between the history storage memory 11 and the trace register 3 in the main storage unit 1.

トレースレジスタ３に履歴保存メモリ１ｍのアトｖ　ス
情報を有しているので、主記憶部１−の任意のエリアに
任意の大きさの履歴保存メモリ１ｍを確保することが可
能である。トレースレジスタ６の履歴保存メモリアドレ
ス３ｂは、主記憶部１内の履歴保存メモｌａの先頭アド
レスを示し、最大ポインタ３Ｃはその先頭アドレスから
履歴保存メモリ１ｍの終了アドレスまでのｍｉを示す、
゛実行ポインタ３ｄは、履歴保存メモリ１ａ内のどこに
レジスタ内容を格納すべきかを示すポインタであり、レ
ジスタの内容を格納する都度該ポインタ３ｄの内容を史
新し、該ポインタ６ｄの内容が最大ポインタ６Ｃの内容
よりも大きくなる時は、履歴保存メモリアドレス６ｂの
先頭を示すようにゼロが設定される。Since the trace register 3 has the attribution information of the history storage memory 1m, it is possible to secure the history storage memory 1m of any size in any area of the main storage section 1-. The history storage memory address 3b of the trace register 6 indicates the start address of the history storage memory la in the main storage unit 1, and the maximum pointer 3C indicates mi from the start address to the end address of the history storage memory 1m.
゛The execution pointer 3d is a pointer that indicates where in the history storage memory 1a the contents of the register should be stored, and each time the contents of the register are stored, the contents of the pointer 3d are updated, and the contents of the pointer 6d are the maximum pointer. When the value is larger than the contents of 6C, zero is set to indicate the beginning of the history storage memory address 6b.

第６図は前記トレースレジスタ６の構成例を示すもので
、該トレースレジスタ６には、レジスタをル−スするた
めに必要な情報と、レジスタの履歴を保存する履歴保存
メモ９１ａの情報が全て記憶されている。そして該トレ
ースレジスタ６が記憶している情報はオペレーティング
システムで自由に書き換えができ、レジスタをトレース
するプログラム毎に任意の履歴保存メモ９１日二任意の
レジスタ情報を収集することが可能である。FIG. 6 shows an example of the configuration of the trace register 6. The trace register 6 contains all the information necessary for loosing the register and the information of the history save memo 91a that saves the history of the register. remembered. The information stored in the trace register 6 can be freely rewritten by the operating system, and it is possible to collect any history storage memo and any register information for each program that traces the register.

トレースモード３１のＴは、レジスタのトレース開始、
トレースの停止を示すものであり、これは第１因のトレ
ース信号線８にのせられるトレース信号として、制御部
２のマツピングレジスタに通知される。ＴＯはレジスタ
をトレースすべき命令の種類を示す。T in trace mode 31 starts register tracing;
This indicates that the trace has stopped, and this is notified to the mapping register of the control unit 2 as a trace signal placed on the trace signal line 8 which is the first cause. TO indicates the type of instruction whose register is to be traced.

Ｔ）Ｌｍ）（１≦Ｄ≦１３）はビット対応にトレースし
て履歴保存メモリ１６二記録すべきレジスタの種類を示
し、例えばＴ）Ｌｌが“１′″ならば演算部４内の１番
のレジスタ、ＴＲ２が“１′″ならば演算部４内の２番
のレジスタ、ＴＲＩと置２が共に“１″″ならば演算部
４内の１番と２番のレジスタの状態が履歴保存メモリ１
ａに記録されるものである。T)Lm) (1≦D≦13) indicates the type of register to be traced bit-wise and recorded in the history storage memory 16. For example, if T)Ll is “1′”, the first register in the arithmetic unit 4 is If TR2 is "1", the state of the register No. 2 in the calculation unit 4 is saved, and if both TRI and position 2 are "1", the status of the registers No. 1 and 2 in the calculation unit 4 is saved as history. memory 1
This is what is recorded in a.

３ｅ、３ｆの上限ＰＯ１下限ＰＣはレジスタトレースの
対象となるプログラム実行カウンタの上限値、下限値を
それぞれ示す。また、３ｇ、３ｈの上限ＥＡ、下限Ｆｆ
＆はレジスタトレースの対象となるプログラム実行アド
レスの上限値、下限値をそれぞれ示す。Upper limit PO1 lower limit PC of 3e and 3f respectively indicate the upper limit value and lower limit value of the program execution counter that is the target of register tracing. Also, the upper limit EA and lower limit Ff of 3g and 3h
& indicates the upper and lower limits of the program execution address to be traced, respectively.

ここで１例えばＴＯにトレースすべき命令の種類として
１分岐命令を表示するものをセットしておけば、プログ
ラム実行カウンタとプログラム実行アドレスがトレース
レジスタに記憶されている条件を満足する全ての分岐命
令実行時のレジスタの状態が履歴保存メモリ１ｍに記憶
されることになる。また、このプログラム実行カウンタ
（Ｐ　Ｃ）、プログラム実行アドレス（ｇＡ）の条件は
、前記６ｅ〜３ｈに記憶されてＳす、これらの範囲内の
実行ＰＯ１実行ＥＡの命令のみをレジスタトレースを対
象とするので、必要とする情報を適確に履歴保存メモリ
１ｍに記録しうろことになる。また、ＴｋＬｎで指定さ
れるレジスタの状態が履歴保存メモリ１ａにｇ記録され
る、 第４因は前記制御部２内に８ける機能ブロック図であり
、まず命令の取出し１１により前記主記憶部１から制御
部２内に命令を取込み、マツピングレジスタ１２を介し
て各命令に対応したマイクロブログラムに制御が移る。For example, if you set TO to display 1 branch instruction as the type of instruction to be traced, all branch instructions that satisfy the condition that the program execution counter and program execution address are stored in the trace register The state of the register at the time of execution is stored in the history storage memory 1m. In addition, the conditions of the program execution counter (PC) and program execution address (gA) are stored in the above-mentioned 6e to 3h, and only the instructions of execution PO1 execution EA within these ranges are targeted for register tracing. Therefore, the necessary information must be accurately recorded in the history storage memory 1m. In addition, the state of the register specified by TkLn is recorded in the history storage memory 1a. The instructions are taken into the control unit 2 from the microcontroller 2, and control is transferred to the microprogram corresponding to each instruction via the mapping register 12.

マツピングレジスタ１２は、前記トレースレジスタ６か
らのトレース信号Ｔにより、レジスタのトレース機能を
備えているマイクロプログラムに制御を移すかどうかを
決める。命令の実行１１３は、命令を実行して次命令の
取出しへ制御を渡す通常動作をするが、命令の実行ｌ１
１４では命令実行後レジスタのトレースマイクロプログ
ラムに制御を渡し、レジスタのトレース１５を行う。The mapping register 12 uses the trace signal T from the trace register 6 to decide whether to transfer control to a microprogram having a register trace function. The instruction execution 113 performs the normal operation of executing the instruction and passing control to the next instruction fetch, but the instruction execution l1
At step 14, after the instruction is executed, control is passed to the register trace microprogram to perform register tracing step 15.

このレジスタのトレースは、第５図に示すトレースマイ
クロプログラムのフローに従りて行われる。まず、実行
命令が前記トレースレジスタのトレースモード３ａのＴ
Ｏで示される条件を満足するかどうかを判定しく１６）
　、満足する時は１次の実行ＰＯの条件を調べ（１７）
　、実行ＰＯ力鴇１」紀上限ＰＯと下限ＰＯの範囲内に
あれば１次に実行８人が前記上限ＥＡと下限ＨＡの範囲
内にあるかを判定しく１Ｂ）、範囲内であれば、次にト
レースレジスタの履歴保存メモリアドレス３ｂ、最大ポ
インタ３（！、Ｗ行ポインタ５ｄからレジスタの状態を
記録すべき履歴保存メモリ１鳳内のアドレスを求める（
１９）。次にＭ’＋ｊ記’ｒｔｔｎの条件に従りて記録
すべき演算部４内のレジスタ番号を求め、その内容を前
記ステップ１９で求めた履歴保存メモリ１ａに格納する
。This register tracing is performed according to the flow of the trace microprogram shown in FIG. First, the execution instruction is T in trace mode 3a of the trace register.
Determine whether the condition indicated by O is satisfied16)
, when it is satisfied, check the conditions of the first execution PO (17)
, If the execution PO force 1 is within the range of the upper limit PO and lower limit PO, then it is determined whether the 8 executioners are within the range of the upper limit EA and lower limit HA 1B), and if within the range, Next, from the trace register history storage memory address 3b, the maximum pointer 3 (!, and the W line pointer 5d), find the address in the history storage memory 10 where the register state should be recorded (
19). Next, the register number in the arithmetic unit 4 to be recorded is determined according to the condition M'+j'rttn, and its contents are stored in the history storage memory 1a determined in step 19 above.

一方、前記’ｒｏ、ｐ○、ＨＡのいずれか１つでも満足
しない場合は何らトレースのための処理を行わず１次命
令取出しのマイクロプログラムに制御を渡す。On the other hand, if any one of 'ro, p○, and HA is not satisfied, no trace processing is performed and control is passed to the primary instruction fetching microprogram.

以上述べたように、本発明のレジスタのトレース装置は
、デバッグプログラムを収容するためのメモリと、プロ
グラム使用レジスタの種類を含むトレースモードを指定
するトレースレジスタと、該トレースレジスタにより指
定された条件によりトレースした情報を記憶するメモリ
と、トレース動作の制御な行うマイクロプログラムを備
えたものであり、トレースレジスタにトレースモードを
設定することにより、デバッグに必要なデータのみを収
集することができ、かつプログラムのデバッグ用ルーチ
ンをプログラム内に組込むことな（デパνグを実施する
ことができるａAs described above, the register tracing device of the present invention includes a memory for accommodating a debug program, a trace register that specifies a trace mode including the type of register used by the program, and a condition specified by the trace register. It is equipped with a memory that stores traced information and a microprogram that controls tracing operations. By setting the trace mode in the trace register, only the data necessary for debugging can be collected, and the program Do not incorporate debugging routines into the program (a that can perform debugging).

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すもので、第１図は情報処
理装置の本発明関連部の構成図、第２図１は主記憶部内
にある履歴保存メモリとトレースレジスタとの関係を示
す図、第３図はトレースレジスタの構成例を示す図、第
４図は制御部内の機能ブロック図、第５図はトレースマ
イクロプログラムのフロー図である０ ５　・・・　アドレスバス ６　・・・　コントロールバス ７・・・　データバス Ｔ・・・　トレース信号 ＴＯ・・・命令の種類 ＴＲｎ　　・・・　レジスタ種類 第３図 第４１１ 第５ＭThe drawings show one embodiment of the present invention, and FIG. 1 is a configuration diagram of the parts related to the present invention of an information processing device, and FIG. 2 shows the relationship between the history storage memory and the trace register in the main storage section. 3 is a diagram showing an example of the configuration of a trace register, FIG. 4 is a functional block diagram in the control section, and FIG. 5 is a flow diagram of a trace microprogram. Bus 7... Data bus T... Trace signal TO... Instruction type TRn... Register type Figure 3, Figure 411, 5M

Claims (2)

【特許請求の範囲】[Claims] （１）マイクロプログラムによって制御を行う情報処理
装置において、デバッグプログラムを収容スルメモリと
、プログラムで使用するレジスタのトレース開始、停止
、命令の種類およびレジスタの種類を含むトレース条件
を指定するトレースレジスタと、該トレースレジスタに
より指定された条件によりトレースした情報を収容する
メモリと、トレース動作の制御を行うマイクロプログラ
ムとを備えていることを特徴とするレジスタのトレース
装置。(1) In an information processing device controlled by a microprogram, a main memory that accommodates a debug program, a trace register that specifies trace conditions including starting and stopping tracing of registers used in the program, types of instructions, and types of registers; A register tracing device comprising: a memory that stores information traced under conditions specified by the trace register; and a microprogram that controls tracing operations. （２）　　前記トレースレジスタにて指定されるトレー
ス条件が、さらにプログラム実行カウンタ、プログラム
実行アドレスの範囲を含むことを特徴とする特許請求の
範囲第１項記載のレジスタのトレース装置。(2) The register tracing device according to claim 1, wherein the trace conditions specified by the trace register further include a program execution counter and a range of program execution addresses.