JPH0374553B2 - - Google Patents
Info
- Publication number
- JPH0374553B2 JPH0374553B2 JP57134692A JP13469282A JPH0374553B2 JP H0374553 B2 JPH0374553 B2 JP H0374553B2 JP 57134692 A JP57134692 A JP 57134692A JP 13469282 A JP13469282 A JP 13469282A JP H0374553 B2 JPH0374553 B2 JP H0374553B2
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- potential
- control gate
- image sensor
- location
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 4
- 238000005375 photometry Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像素子に関し、特に電荷結合素
子（CCD：Charge Coupled Device）を用いた
撮像素子自体にスポツト測光或いは中央部重点測
光の機能を持たせた電子スチルカメラ用固体撮像
素子に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state image sensor, and particularly to an image sensor for electronic still cameras in which the image sensor itself uses a charge coupled device (CCD) and has a function of spot photometry or center-weighted photometry. Related to solid-state imaging devices.
従来、固体撮像素子に対する露出制御方式とし
ては、ビデオカメラのオートアイリス制御で代表
される如く定常的にTV走査方式即ち２フイール
ド１フレームをなす如く映像信号を読み出し、該
映像信号の振幅が一定レベル範囲に入るよう絞り
を制御するのが普通であつた。しかしながらこの
方式によれば絶えず一定の繰り返し周期でもつて
映像信号を出力しつづける必要があり、またその
繰り返し周期も１フイールドが１／60秒であるた
め、応答も遅いという欠点を持つている。更に、
映像信号を特定のレベル範囲内におさめるについ
ては、１フレーム分の映像信号平均値、映像信号
ピーク値、或いはそれらの組合せをもつて行なう
ため、撮像画面内の被写体の特定領域の明るさに
対応できないという欠点もある。これら欠点の解
決の為に従来の銀塩スチルカメラで多用されてき
た中央部重点測光やスポツト測光を行なおうとす
れば、映像信号に対して重点測光やスポツト測光
を行なう領域に相当する時間だけゲート信号を用
いて抜き出し処理する必要があり回路構成が複雑
化するのを避けられない。 Conventionally, as an exposure control method for a solid-state image sensor, a TV scanning method, as typified by auto iris control of a video camera, is used, in which a video signal is read out regularly in two fields forming one frame, and the amplitude of the video signal is within a certain level range. It was common practice to control the aperture so that the However, according to this method, it is necessary to continue outputting the video signal at a constant repetition period, and since one field is 1/60 seconds in the repetition period, the response is slow. Furthermore,
To keep the video signal within a specific level range, use the average value of the video signal for one frame, the peak value of the video signal, or a combination thereof, which corresponds to the brightness of a specific area of the subject within the imaging screen. There is also the drawback that it cannot be done. If you try to perform center-weighted metering or spot metering, which has been frequently used in conventional silver-halide still cameras, to solve these drawbacks, it will take only a period of time corresponding to the area where weighted metering or spot metering is applied to the video signal. It is necessary to perform extraction processing using a gate signal, which inevitably complicates the circuit configuration.
ところで電子スチルカメラ、例えば特開昭49−
52912号公報に示されているような電子的撮像手
段とそれにより得られる電気信号を記録或いは再
生できるような電気又は磁気的記録手段とを有す
る静止画撮影記録用のカメラに用いる固体撮像素
子として、受光部のフオトダイオードアレイの片
側に過剰電荷の排出手段となるオーバーフロード
レインを備え、その間のポテンシヤルの高さをオ
ーバーフローコントロールゲートへの印加電圧で
制御して過剰電荷の排出を可能としたCCDを用
いることが知られている。このようなオーバーフ
ロードレインを持つCCDでは、フオトダイオー
ドに蓄積された電荷をオーバーフロードレインへ
排出可能であることを利用して撮像素子自体で測
光することが考えられる。 By the way, electronic still cameras, such as JP-A-49-
As a solid-state image sensor used in a camera for photographing and recording still images, which has an electronic imaging means as shown in Publication No. 52912 and an electric or magnetic recording means capable of recording or reproducing the electrical signals obtained by the electronic imaging means. , a CCD that is equipped with an overflow drain on one side of the photodiode array in the light receiving section to serve as a means for discharging excess charge, and the height of the potential between them is controlled by the voltage applied to the overflow control gate, making it possible to discharge excess charge. known to be used. In a CCD having such an overflow drain, it is conceivable to perform photometry with the image sensor itself by taking advantage of the fact that the charge accumulated in the photodiode can be discharged to the overflow drain.
しかしながらこの場合には、撮像面のすべての
フオトダイオードから一括して全電荷を排出する
ことになるため撮像面全体を用いた平均測光以外
には行なうことができなかつた。また中央部のみ
のオーバーフロードレインを周辺部と分けて撮像
素子の外部に取り出すことも考えられるがこの場
合には２次元電極構造が複雑となり高集積度のた
めに悪い歩留りが更に悪くなるという欠点を持つ
ている。 However, in this case, since all the charges are discharged from all the photodiodes on the imaging surface at once, it is impossible to perform anything other than average photometry using the entire imaging surface. It is also conceivable to separate the overflow drain in the central part from the peripheral part and take it out to the outside of the image sensor, but in this case, the two-dimensional electrode structure becomes complicated and the poor yield due to high integration becomes even worse. I have it.
これらの欠点を避けようとすれば、従来の銀塩
スチルカメラで行なわれてきたように、フイルム
に相当する撮像素子以外に測光素子を設け、光路
分割手段により全光束のうち中央部の光束のみを
測光素子に導くという方法、或いは中央部の光束
を重点的に測光素子に導くという方法が考えられ
る。 In order to avoid these drawbacks, as has been done in conventional silver-halide still cameras, a photometric element is installed in addition to the image sensor corresponding to the film, and an optical path splitting means is used to divide only the central part of the total luminous flux. A possible method is to guide the light flux to the photometric element, or to lead the light flux in the central part to the photometric element in a concentrated manner.
しかしながらこの場合には光路分割用の光学素
子を必要とするのみならず、本来測光機能も併せ
持つ撮像素子とは別に測光素子及び回路を設ける
こととなり、測光回路を含めて電子カメラシステ
ム全体の複雑化とコストアツプにつながるという
欠点があつた。 However, in this case, not only is an optical element for splitting the optical path required, but a photometric element and circuit must also be provided separately from the image sensor, which originally also has a photometric function, which increases the complexity of the entire electronic camera system including the photometric circuit. The disadvantage was that it led to an increase in costs.
本発明は、これらの欠点を解決し、撮像素子自
体にスポツト測光或いは中央部重点測光機能を備
え、撮像素子以外に特別な測光素子や光路分割手
段が不要で、しかも高速応答を可能にする電子ス
チルカメラ用の固体撮像素子を提供することを目
的とするものである。 The present invention solves these shortcomings, provides a spot photometry or center-weighted photometry function in the image sensor itself, eliminates the need for a special photometer or optical path splitting means other than the image sensor, and uses electronic technology that enables high-speed response. The object of the present invention is to provide a solid-state image sensor for still cameras.
すなわち上記の目的を達成するために本発明の
電子スチルカメラ用固体撮像素子においては、前
述のような受光部からの電荷を排出するためのオ
ーバーフロードレインおよび前記受光部と前記オ
ーバーフロードレインとの間のポテンシヤルの高
さを印加電圧に応じて制御するオーバーフローコ
ントロールゲートをそれぞれ備えた複数の素子単
位の２次元配列により撮像面を形成した電荷結合
素子からなる電子スチルカメラ用固体撮像素子に
おいて、撮像面上の一部の場所の素子単位におけ
る前記オーバーフローコントロールゲート直下の
ポテンシヤルの高さを、各ゲートに一定の印加電
圧を与えた状態にて他の場所の素子単位の同様の
ゲート直下のポテンシヤルに対して異ならしめる
ようにしたものであり、前記一部の場所を撮像面
の中央部に例えば円形領域として定めることによ
りスポツト測光方式或いは中央部重点測光方式に
よる露出制御が容易に可能となるものである。 That is, in order to achieve the above object, the solid-state image sensor for an electronic still camera of the present invention includes an overflow drain for discharging charges from the light receiving section as described above, and a connection between the light receiving section and the overflow drain. In a solid-state image sensor for an electronic still camera, which is composed of a charge-coupled device, the imaging surface is formed by a two-dimensional array of multiple element units each equipped with an overflow control gate that controls the height of the potential according to the applied voltage. The height of the potential directly below the overflow control gate in an element unit at some locations is compared to the potential directly below the similar gate in other locations with a constant applied voltage applied to each gate. By defining the partial area as, for example, a circular area in the center of the imaging plane, exposure control using a spot metering method or a center-weighted metering method can be easily performed.
前記のようにポテンシヤルの高さを異ならしめ
る具体的手段は、前記一部の場所の素子単位のオ
ーバーフローコントロールゲート直下における受
光部とオーバーフロードレインとの間の領域の不
純物濃度を、前記他の場所の素子単位の同様の領
域の不純物濃度に対して異ならしめるというやり
かた、或いはまた、前記一部の場所の素子単位の
オーバーフローコントロールゲート直下に形成さ
れる空乏層の拡がりが前記他の場所の素子単位の
同様のゲート直下に形成される空乏層の拡がりよ
り大きくなるように前記オーバーフローコントロ
ールゲートの電極の空間的配置を前記一部の場所
と他の場所とで異ならしめるというやり方によつ
て達成される。 A specific means for making the height of the potential different as described above is to change the impurity concentration in the region between the light receiving part and the overflow drain directly under the overflow control gate of each element in the part of the part, and the impurity concentration in the other part. Alternatively, the spread of the depletion layer formed directly under the overflow control gate of the element unit at the partial location may be made different from that of the element unit at the other location. This is achieved by making the spatial arrangement of the electrodes of the overflow control gate different between some locations and other locations so that the spread of the depletion layer formed directly under a similar gate is larger than that of the depletion layer.
本発明では、撮像素子のオーバーフローコント
ロールゲート共通端子に与える電圧を切換えるこ
とにより、前記一部の場所のみから電荷をとり出
せるようにしたスポツト測光或いは中央部重点測
光を果すものであり、実施例図面と共にその詳細
を説明すれば以下の通りである。 In the present invention, by switching the voltage applied to the common terminal of the overflow control gate of the image sensor, spot photometry or center-weighted photometry is achieved in which charge can be taken out only from the part of the image sensor. The details are as follows.
第１図に示したのはインターライン転送CCD
の１つの受光転送ユニツトの断面図とポテンシヤ
ル線図であり、第１図ａが断面図を第１図ｂが対
応する部分のポテンシヤルを示している。 Figure 1 shows an interline transfer CCD
FIG. 1A shows a cross-sectional view and FIG. 1B shows a potential of a corresponding portion.
第１図ａの１はＰ型基板であり、その上にPN
接合２を形成して受光部のフオトダイオードとし
ている。フオトダイオード２をはさんで垂直転送
のための埋込チヤネルCCD（V.BCCD）３及びオ
ーバーフロードレイン４が形成され、オーバーフ
ロードレイン４とフオトダイオード２の間のオー
バーフローコントロールゲート５の直下には不純
物拡散により浅いＮ型の不純物領域６が形成され
ている。 1 in Figure 1a is a P-type substrate, on which PN
A junction 2 is formed to serve as a photodiode of a light receiving section. A buried channel CCD (V.BCCD) 3 for vertical transfer and an overflow drain 4 are formed across the photodiode 2, and an impurity is diffused directly under the overflow control gate 5 between the overflow drain 4 and the photodiode 2. Thus, a shallow N-type impurity region 6 is formed.
フオトダイオード２からV.BCCD３への電荷転
送に当つては７で示したトランスフアーゲートが
用いられ、転送された信号電荷は８で示した垂直
転送電極に転送パルスを印加して垂直方向（紙面
と直角方向）に転送される。 A transfer gate shown at 7 is used to transfer charges from photodiode 2 to V.BCCD3, and the transferred signal charges are transferred vertically (in the paper) by applying a transfer pulse to the vertical transfer electrode shown at 8. (perpendicular direction).
各電極はSiO2層９で電気的に絶縁されており、
その上には更にフオトダイオード部分のみを露光
すべく光遮へい膜１０が形成されている。以上述
べた１つの受光転送ユニツトは、横方向の同様の
ユニツトとはチヤネルストツプ１１及び１２で分
離されている。 Each electrode is electrically insulated with a SiO2 layer 9,
A light shielding film 10 is further formed on top of the photodiode to expose only the photodiode portion. The one light receiving and transferring unit described above is separated from similar units laterally by channel stops 11 and 12.
第１図ｂには第１図ａのポテンシヤルが示され
ており、この図では、トランスフアゲート電圧
VT＝oV、垂直転送電極電圧VV＝oV及びオーバ
ーフローコントロールゲート電圧VOFC＝VL（低レ
ベル）における通常露光状態でのポテンシヤルを
示した。この状態で蓄積される信号電荷のうちポ
テンシヤルレベルφ0を越えてフオトダイオード
に蓄積される電荷を信号電荷としている。即ち、
この状態ではトランスフアーゲート下のポテンシ
ヤルφTはオーバーフローコントロールゲート下
のポテンシヤルφ1よりも高く設定されているた
め、ポテンシヤルφ1を越えて発生した電荷はす
べてこのポテンシヤルφ1を乗り越えてオーバー
フロードレイン４に排出される。この結果ブルー
ミング現象が抑制されることとなる。 FIG. 1b shows the potential of FIG. 1a, in which the transfer gate voltage
Potentials in a normal exposure state at V T = oV, vertical transfer electrode voltage V V = oV, and overflow control gate voltage V OFC = V L (low level) are shown. Among the signal charges accumulated in this state, the charges accumulated in the photodiode exceeding the potential level φ 0 are defined as signal charges. That is,
In this state, the potential φ T under the transfer gate is set higher than the potential φ 1 under the overflow control gate, so any charge generated beyond the potential φ 1 will overcome this potential φ 1 and go to the overflow drain 4. is discharged. As a result, the blooming phenomenon is suppressed.
フオトダイオード２に蓄積された信号電荷を
V.BCCD３に転送する際は、垂直転送電極電圧
VVをOVより高くする適当な電圧を印加して垂直
転送チヤネルのポテンシヤルをφ0よりも十分低
くした後、トランスフアーゲート７に適当な電圧
を印加してトランスフアーゲート下のポテンシヤ
ルをφ0とすれば良い。 The signal charge accumulated in photodiode 2 is
When transferring to V.BCCD3, the vertical transfer electrode voltage
After applying an appropriate voltage to make V V higher than OV and making the potential of the vertical transfer channel sufficiently lower than φ 0 , apply an appropriate voltage to the transfer gate 7 to lower the potential under the transfer gate to φ 0 It's fine if you do this.
また、この構成の素子により電子シヤツター機
能を実現することができる。この場合に必要な手
順としては、
V.BCCD３から不要電荷を外部に排出する。 Further, an electronic shutter function can be realized by the element having this configuration. In this case, the necessary steps are to discharge unnecessary charges from V.BCCD3 to the outside.
すべてのフオトダイオード２から不要電荷を
一括排出する。 Unnecessary charges are discharged from all photodiodes 2 at once.
適正露光時間経過後すべてのフオトダイオー
ド２に蓄積された信号電荷を一括してV.BCCD
３に転送する。 After the proper exposure time has elapsed, the signal charges accumulated in all photodiodes 2 are collectively converted to V.BCCD.
Transfer to 3.
ことが必要である。このうちについては露光開
始前に信号電荷転送と同様のシーケンスで実現さ
れる。については、オーバーフロードレイン４
へフオトダイオードの電荷を排出するか、或いは
一旦フオトダイオードからV.BCCDに転送した
後、と同様にして排出できる。前者の場合には
電荷の排出にあたつてはオーバフローコントロー
ルゲート５に対して電圧を印加して領域６のポテ
ンシアルがφ0になるようにすれば良いことが知
られる。この時オーバーフローコントロールゲー
トに印加する電圧をVM（中レベル）とする。It is necessary. Of these, before the start of exposure, the same sequence as signal charge transfer is performed. For overflow drain 4
The charge on the photodiode can be drained, or it can be drained in the same manner as after it has been transferred from the photodiode to V.BCCD. In the former case, it is known that when discharging charges, a voltage may be applied to the overflow control gate 5 so that the potential of the region 6 becomes φ 0 . At this time, the voltage applied to the overflow control gate is set to V M (middle level).
従来の撮像素子では、素子の撮像面全体の素子
単位が一様にこの第１図ａ或いは次の第２図ａの
いずれか一方に示したような構造を持つており、
そのため撮像素子自体で測光も兼ねようとすれば
前述のようにオーバーフロードレインを用いる限
り全面平均測光しかできなかつた。本実施例で
は、第３図に示すように撮像面４０の中央部４１
の素子単位を第１図ａの構造（即ち領域６のポテ
ンシヤルの壁が低い）とし、周辺部４２の素子単
位を第２図ａの構造（即ち領域６のポテンシヤル
の壁が高い）としてスポツト測光或いは中央部重
点測光を実現する。第２図ａが第１図ａと異なる
のは、オーバーフローコントロールゲート２５の
下の領域２６が基板と同じＰ型領域であり、従つ
て第１図ａの領域６にくらべて同じオーバーフロ
ーコントロールゲート電圧を印加しても第２図ａ
の方が第１図ａよりもポテンシヤルが高くなる点
にある。 In a conventional image sensor, each element unit on the entire imaging surface of the device uniformly has a structure as shown in either FIG. 1a or the following FIG. 2a,
Therefore, if the image sensor itself were to also perform photometry, as long as an overflow drain was used as described above, it would only be possible to perform average photometry over the entire surface. In this embodiment, as shown in FIG.
For spot photometry, the element unit of 42 has the structure shown in FIG. 1a (that is, the potential wall of region 6 is low), and the element unit of the peripheral part 42 has the structure of FIG. 2 a (that is, the potential wall of region 6 is high). Alternatively, center-weighted photometry is realized. The difference between FIG. 2a and FIG. 1a is that the region 26 below the overflow control gate 25 is the same P-type region as the substrate, and therefore has the same overflow control gate voltage as the region 6 of FIG. 1a. Even if
The point here is that the potential is higher than that in Figure 1a.
第１図ａと第２図ａとを対応させれば第１図の
１，２，３，４，５，７，８，９，１０，１１，
１２が各々第２図では２１，２２，２３，２４，
２５，２７，２８，２９，３０，３１，３２に対
応している。 If Figure 1 a and Figure 2 a correspond, 1, 2, 3, 4, 5, 7, 8, 9, 10, 11 in Figure 1,
12 are 21, 22, 23, 24, respectively in Figure 2.
25, 27, 28, 29, 30, 31, and 32.
第２図ｂは第１図と同じ電極電圧の印加状態に
おける第２図ａのポテンシヤル線図を示してお
り、領域２６のポテンシアルφ2が第１図ａの構
造での領域２６のポテンシアルφ1よりも高くな
つている点だけが異なる。但し第２図においても
ポテンシアルφ2はトランスフアーゲート下のポ
テンシアルφTよりも低く設定されているため、
露光状態ではフオトダイオードの全剰電荷はオー
バーフロードレインに排出されブルーミングは抑
制されることに変りはない。 FIG. 2b shows the potential diagram of FIG. 2a in the same electrode voltage application state as in FIG . The only difference is that it is higher than that. However, in Figure 2, the potential φ 2 is set lower than the potential φ T under the transfer gate, so
In the exposed state, the entire surplus charge of the photodiode is discharged to the overflow drain, and blooming is still suppressed.
第２図ｂから知られる如く、フオトダイオード
２２に蓄積された電荷をすべてオーバーフロード
レイン２４に排出するために、オーバーフローコ
ントロールゲート２５下の領域２６のポテンシア
ルをφ0とするためには、オーバーフローコント
ロールゲート印加電圧は第１図で必要とした電圧
VMよりも高い電圧VH（高レベル）でなければな
らない。また、第１および２図でオーバーフロー
ドレイン４，２４にはポテンシヤルφ0を与える
電圧VOFDを印加しておく。 As is known from FIG. 2b, in order to discharge all the charges accumulated in the photodiode 22 to the overflow drain 24, the overflow control gate 25 must be The applied voltage is the voltage required in Figure 1.
The voltage V H (high level) must be higher than V M. Further, in FIGS. 1 and 2, a voltage V OFD giving a potential φ 0 is applied to the overflow drains 4 and 24.
本発明では撮像素子のオーバーフローコントロ
ールゲート共通端子にある電圧を与えても撮像領
域の場所により上述の如きオーバーフローコント
ロールゲート下の領域のポテンシヤル差が生じる
ことを利用してスポツト測光或いは中央部重点測
光を実現しようとするものである。 In the present invention, even if a certain voltage is applied to the common terminal of the overflow control gate of the image sensor, the potential difference in the area under the overflow control gate as described above occurs depending on the location of the imaging area. This is what we are trying to achieve.
以下では第４図に示した撮像素子周辺回路の動
作を交えて説明し合わせて本発明の意図するとこ
ろを明らかにする。 The following will explain the operation of the image sensor peripheral circuit shown in FIG. 4 to clarify the purpose of the present invention.
第４図で５０は第１図から第３図に示した
CCD撮像素子である。ここでは説明を簡単にす
るため素子のオーバーフロードレイン共通端子５
１及びオーバーフローコントロールゲート共通端
子５２のみが示されている。５３はバツフアー増
幅器であり、３つのアナログスイツチ５４，５
５，５６に対しどれか１つだけを導通させるよう
なパルスφH，φM，φLにより選択された３種類の
電圧VH，VM，VL（但しVH＞VM＞VL）をオーバー
フローコントロールゲート共通端子５２に印加す
る。 In Figure 4, 50 is shown in Figures 1 to 3.
It is a CCD image sensor. Here, to simplify the explanation, we will explain the overflow drain common terminal 5 of the element.
1 and overflow control gate common terminal 52 are shown. 53 is a buffer amplifier, and three analog switches 54, 5
Three types of voltages V H , V M , V L are selected by pulses φ H , φ M , φ L that make only one conductive for 5, 56 (however, V H > V M > V L ) is applied to the overflow control gate common terminal 52.
演算増幅器５７はオーバーフロードレイン共通
端子５１に所要のバイアス電圧VOFDを印加すると
ともにオーバーフロードレイン共通端子５１に流
れ込む電流Idを電流電圧変換するために設けられ
ており、帰還抵抗をRoとすれば、その出力電圧
は（VOFD＋Ro・Id）で与えられる。 The operational amplifier 57 is provided to apply a required bias voltage V OFD to the overflow drain common terminal 51 and to convert the current Id flowing into the overflow drain common terminal 51 into a current voltage. The output voltage is given by (V OFD + Ro・Id).
演算増幅器５８は、演算増幅器５７の出力電圧
に含まれるバイアス電圧VOFDを除去し、その出力
電圧VPを電流Idに比例させるための減算回路を
構成している。 The operational amplifier 58 constitutes a subtraction circuit for removing the bias voltage V OFD included in the output voltage of the operational amplifier 57 and making the output voltage V P proportional to the current Id.
ここでは電流電圧変換のため演算増幅器５７の
帰還回路に抵抗Roを用いているがもちろんRoの
代りにダイオード等の非線型素子を用い、例えば
対数圧縮増幅回路としても良い。 Here, a resistor Ro is used in the feedback circuit of the operational amplifier 57 for current-voltage conversion, but of course a nonlinear element such as a diode may be used in place of Ro, for example, a logarithmic compression amplifier circuit may be used.
本発明の撮像素子を電子スチルカメラに用いた
時の測光から撮像に至る動作を、第５図に示した
回路と第６図に示したタイミングチヤートを用い
て説明する。 Operations from photometry to imaging when the image sensor of the present invention is used in an electronic still camera will be explained using the circuit shown in FIG. 5 and the timing chart shown in FIG.
第５図の入力端子６０には、第４図の測光出力
電圧VPが印加される。６１は第５図に示した回
路全体の同期基準となる水平駆動信号HDの入力
端子である。 The photometric output voltage V P shown in FIG. 4 is applied to the input terminal 60 shown in FIG. 61 is an input terminal for a horizontal drive signal HD which serves as a synchronization reference for the entire circuit shown in FIG.
本実施例の回路では、入力されたHD信号より
２つの周波数が同一のH/oで且つ位相のみが異な
る第６図ａ及びｂに示したクロツクφAとφBをク
ロツクパルス発生回路６２で発生させて一連の動
作を制御する。但し、Hはテレビジヨン水平走査
周波数であり、ｎは１以上の正整数である。第５
図の構成要素を順に説明すれば、６３はシヤツタ
ーレリーズ釦に連動するスイツチを示し、６４は
レリーズ釦の押下によりスイツチ６３がONした
時にそのチヤタリングを除いた単発パルス（第６
図ｃのφST）を発生する再トリガ可能な単安定マ
ルチバイブレータを示している。６５は波形整形
を伴なう前縁パルス発生回路であり、パルスφST
の立上り後、φBに同期して単一のパルス（第６
図ｄのφHST）を発生する。６６は、SRフリツプ
フロツプであり、パルスφHSTがそのセツト入力端
子に加えられた時、電源投入その他何らかの不図
示初期条件設定回路により予めリセツトされてい
るこのSRフリツプフロツプ６６が反転し、Ｑ出
力にパルス（第６図ｅのφSZH）を発生する。この
パルスφSZHは、サンプルアンドホールド回路６７
にサンプリングパルスとして印加され、サンプル
アンドホールド回路６７はその入力測光電圧VP
をφSZHがＨ（高）レベルの間だけ保持して出力し、
その出力端に接続されている露光時間演算回路６
８に入力する。パルスφSZHはこの他にも前後パル
ス発生回路７７に印加されており、前述回路６５
とまつたく同じ機能を持つこの前縁パルス発生回
路７７にはクロツクφAが与えられているため、
その出力φESは第６図ｆに示したパルスで与えら
れる。 In the circuit of this embodiment, the clock pulse generation circuit 62 generates the clocks φ A and φ B shown in FIG. control a series of actions. However, H is the television horizontal scanning frequency, and n is a positive integer of 1 or more. Fifth
To explain the components in the figure in order, 63 indicates a switch that is linked to the shutter release button, and 64 indicates a single pulse (6th
Figure c shows a retriggerable monostable multivibrator generating φ ST ). 65 is a leading edge pulse generation circuit that involves waveform shaping, and the pulse φ ST
After the rise of φB , a single pulse (6th
φ HST ) in Figure d is generated. 66 is an SR flip-flop, and when the pulse φ HST is applied to its set input terminal, this SR flip-flop 66, which has been reset in advance by power-on or some other initial condition setting circuit (not shown), is inverted and a pulse is output to the Q output. (φ SZH in FIG. 6e) is generated. This pulse φ SZH is the sample and hold circuit 67
The sample-and-hold circuit 67 receives its input photometric voltage V P as a sampling pulse.
is held and output only while φ SZH is at H (high) level,
Exposure time calculation circuit 6 connected to its output terminal
Enter 8. The pulse φ SZH is also applied to the front and rear pulse generation circuits 77, and the aforementioned circuit 65.
Since this leading edge pulse generating circuit 77, which has exactly the same function, is provided with a clock φA ,
Its output φ ES is given by the pulse shown in FIG. 6f.
パルスφESは、露光時間演算回路６８に対する
演算スタートパルスであり、このパルスの発生以
後、撮像素子の露光を開始するとともに、露光時
間制御パルスφEXを第６図ｇに示す如くＨレベル
に変化させる。 The pulse φ ES is a calculation start pulse for the exposure time calculation circuit 68, and after generation of this pulse, exposure of the image sensor is started and the exposure time control pulse φ EX is changed to H level as shown in FIG. 6g. let
パルスφEXは、サンプルアンドホールド回路６
７により記憶された測光電圧VPに基づき、露光
時間演算回路の電圧／時間変換が完了した時再び
Ｌ（低）レベルに復帰する。このパルスφEXのＨレ
ベルからＬレベルへの変化に応じて、後縁パルス
発生回路６９がパルスφTGを出力しこれが撮像素
子５０のトランスフアーゲート７への電圧印加を
制御するパルスとなる。即ち、φTGがＨレベルの
時に撮像素子５０ではフオトダイオード２より
V.BCCD３への電荷転送が行なわれる。 Pulse φ EX is sample and hold circuit 6
When the voltage/time conversion of the exposure time calculation circuit is completed based on the photometric voltage V P stored in step 7, the voltage returns to the L (low) level again. In response to this change of pulse φ EX from H level to L level, trailing edge pulse generation circuit 69 outputs pulse φ TG , which becomes a pulse for controlling voltage application to transfer gate 7 of image sensor 50 . That is, when φTG is at H level, the image sensor 50 has a
Charge transfer to V.BCCD3 is performed.
７０は同期整形回路でありその入力パルスφEX
をクロツクパルスφAで同期整形し、その出力に
第６図ｋに示した如き、その立上りがφAの立下
りに同期し、立下りがφAの立上りに同期したパ
ルスφLを与える。 70 is a synchronous shaping circuit whose input pulse φ EX
is synchronously shaped with a clock pulse φ A , and a pulse φ L whose rising edge is synchronized with the falling edge of φ A and whose falling edge is synchronized with the rising edge of φ A is applied to its output as shown in FIG. 6k .
７１は、別の後縁パルス発生回路であり、パル
スφLの立下りに応じてパルスを発生し、これを
SRフリツプフロツプ６６のリセツト入力端子に
印加することでパルスφSZHをＬレベルに復帰させ
る。パルスφLとクロツクパルスφAとはインバー
タ回路７２，７３とアンド回路７４，７５を用い
て論理演算され、第６図ｉ，ｊに示した２つのパ
ルスφH，φMが出力される。 71 is another trailing edge pulse generation circuit, which generates a pulse in response to the falling edge of the pulse φ L , and
By applying it to the reset input terminal of the SR flip-flop 66, the pulse φ SZH is returned to the L level. Pulse φ L and clock pulse φ A are logically operated using inverter circuits 72, 73 and AND circuits 74, 75, and two pulses φ H and φ M shown in FIG. 6i and j are output.
以上の３つのパルスφH，φM，φLは第４図に示
したアナログスイツチ５４，５５，５６に印加さ
れ、撮像素子５０のオーバーフローコントロール
ゲート印加電圧VOFCを第６図ｌの如く変化させ
る。 The above three pulses φ H , φ M , φ L are applied to the analog switches 54, 55, and 56 shown in FIG. 4, and the overflow control gate applied voltage V OFC of the image sensor 50 is changed as shown in FIG. let
第６図ｍに示したのは、撮像素子５０のオーバ
ーフロードレインに対する電流Idの変化であり、
オーバーフローコントロールゲート印加電圧VOFC
がVHの時はフオトダイオードに蓄積されている
すべての電荷が排出され、フオトダイオードのポ
テンシヤルはφ0にそろい、VMの時は第３図４１
で示した中央部の素子単位のフオトダイオードの
みから電荷が排出され、VLの時はブルーミング
状態になつたフオトダイオードのみから電荷が排
出されて電流Idとなる様子を示している。 What is shown in FIG. 6m is the change in the current Id with respect to the overflow drain of the image sensor 50,
Overflow control gate applied voltage V OFC
When is VH , all the charges stored in the photodiode are discharged, and the potential of the photodiode is set to φ0 , and when VM , as shown in Fig. 3, 41
The charge is discharged only from the photodiode of each element in the center shown in , and when VL , the charge is discharged only from the photodiode that has entered the blooming state, resulting in a current Id.
もちろんVOFCがVMに等しい場合に、もしも第
３図４２の領域に極めて強い光が入射し、４２の
領域で電荷のオーバーフローが発生した場合に
は、その領域から第２図ｂに示したポテンシヤル
φ2を越えてオーバーフロードレイン４に排出さ
れた電荷もIdに寄与するので、その場合はスポツ
ト測光でなく中央部重点測光となる。ここで、フ
オトダイオード２からのすべての電荷排出の周
期、即ちクロツクパルスφAの周期は、通常の蓄
積時間、例えばシヤツタータイム１／250秒で
4msec、にくらべて十分短かくできるので、中央
部重点測光の機能としては実用上十分な作用が得
られることになる。 Of course, when V OFC is equal to V M , if extremely strong light is incident on the region 42 in Fig. 3, and an overflow of charge occurs in the region 42, then from that region shown in Fig. 2 b Since the charge discharged to the overflow drain 4 beyond the potential φ2 also contributes to Id, in that case, center-weighted photometry is used instead of spot photometry. Here, the period of all charge discharge from the photodiode 2, that is, the period of the clock pulse φ A , is a normal accumulation time, for example, a shutter time of 1/250 seconds.
Since it can be made sufficiently shorter than 4 msec, a sufficient practical effect can be obtained as a center-weighted photometry function.
ここで中央部以外の部分のオーバーフローコン
トロールゲート直下のポテンシヤルの高さと測光
時間とを調節することによつて撮像可能の被写体
輝度の範囲内でスポツト測光又は中央部重点測光
のいずれかの方式にすることもできるし、又一定
輝度を境に低輝度側ではスポツト測光高輝度側で
は中央部重点測光とすることもできる。 Here, by adjusting the height of the potential directly below the overflow control gate in areas other than the center and the metering time, either spot metering or center-weighted metering can be used within the range of subject brightness that can be imaged. It is also possible to perform spot photometry on the low brightness side and center-weighted photometry on the high brightness side after a certain brightness.
次に、測光から撮影・露光、信号の読出しの順
を追つて説明すると以下の通りである。 Next, the order of photometry, photographing/exposure, and signal reading will be explained as follows.
シヤツタースイツチ６３がONしてパルスφST
が発生する時刻toより以前は、撮像素子５０は測
光状態にある。測光状態において撮像素子５０の
オーバーフローコントロールゲートには２つの電
圧VHとVMが第６図ｌの如く交互に印加されてお
り、φAに同期した電圧印加VHによりフオトダイ
オードの電荷はすべて撮像素子外に排出され、且
つフオトダイオードの全てがポテンシヤルφ0と
なる。その後VOFCがVMに等しくなるとフオトダ
イオード２とオーバーフロードレイン４との間の
領域６のポテンシヤルはφ0に等しくなるため撮
像素子５０の中央部４１のみが信号電荷を全てオ
ーバーフロードレイン４に排出できるのに対し、
その周辺部４２では領域２６のポテンシヤルは
φ0よりも高く、所定の電荷蓄積の後で無ければ
電荷をオーバーフロードレイン２４に排出しない
状態となつている。従つて、前述の如く撮像素子
の周辺部に余程の強光線が入射しない限りVOFCが
VMに等しい間は中央部４１のフオトダイオード
のみから信号電荷を外部に取り出され、スポツト
測光となる。 Shutter switch 63 is turned on and pulse φ ST
Prior to the time to when , the image sensor 50 is in a photometry state. In the photometry state, two voltages V H and V M are applied alternately to the overflow control gate of the image sensor 50 as shown in FIG . The light is discharged to the outside of the image sensor, and all of the photodiodes have a potential of φ 0 . After that, when V OFC becomes equal to V M , the potential of the region 6 between the photodiode 2 and the overflow drain 4 becomes equal to φ 0 , so that only the central part 41 of the image sensor 50 can discharge all signal charges to the overflow drain 4. In contrast,
In the peripheral portion 42, the potential of the region 26 is higher than φ 0 and the charge is not discharged to the overflow drain 24 unless a predetermined charge has been accumulated. Therefore, as mentioned above, unless extremely strong light rays are incident on the periphery of the image sensor, V OFC will be
While the value is equal to V M , the signal charge is taken out only from the photodiode in the central portion 41, resulting in spot photometry.
今、時刻toにおいて撮影を開始する指令パルス
φSTが発生したとすれば、前述の如き回路動作に
より時刻t1での中央部４１からの測光出力電圧VP
（t1）がサンプルアンドホールド回路６７に記憶
される。 Now, if the command pulse φ ST to start photographing is generated at time to, the photometric output voltage V P from the central part 41 at time t 1 will be
(t 1 ) is stored in the sample-and-hold circuit 67.
この後、クロツクφAに同期して時刻t2からt3の
間にφHをＨレベルとしてVOFC＝VHとし、露光の
前処置としてのフオトダイオードからの全電荷排
出を行なう。時刻t3より以後、露光時間制御パル
スφEXがＨレベルとなり、それと同時にφLがＨレ
ベルに変わつてVOFC＝VLとなり、撮影のための
露光状態に移行する。露光時間演算回路６８で
は、時刻t1において記憶した測光出力電圧と、絞
り値撮像素子感度他の撮影条件に応じて露光時
間、即ちシヤツタータイムを演算し、適正露光時
間が経過した時刻t4において露光時間制御パルス
φEXをＬレベルに復帰させる。同時にφEXのＨレベ
ルからＬレベルへの変化によりトランスフアーゲ
ート制御パルスφTGが発生し、フオトダイオード
に蓄積された信号電荷は撮像素子のV.BCCD３に
転送され、引き続く垂直同期信号に同期して撮像
素子より読み出される。 Thereafter, in synchronization with clock φ A , φ H is set to H level between times t 2 and t 3 so that V OFC =V H , and all charges are discharged from the photodiode as a pretreatment for exposure. After time t3 , the exposure time control pulse φ EX becomes H level, and at the same time, φ L changes to H level, V OFC =V L , and the exposure state for photographing is entered. The exposure time calculation circuit 68 calculates the exposure time, that is, the shutter time, according to the photometric output voltage stored at time t1 , the aperture value, the sensitivity of the image sensor, and other shooting conditions, and calculates the shutter time at time t4 when the appropriate exposure time has elapsed. At this time, the exposure time control pulse φ EX is returned to the L level. At the same time, a transfer gate control pulse φ TG is generated due to the change of φ EX from H level to L level, and the signal charge accumulated in the photodiode is transferred to V.BCCD3 of the image sensor and synchronized with the subsequent vertical synchronization signal. is read out from the image sensor.
撮像素子のフオトダイオード２、オーバーフロ
ードレイン４およびオーバーフローコントロール
ゲート５よりなる素子単位の全ては、時刻t5にお
いてφAに同期し再び時刻t0以前の測光状態に復帰
する。 At time t5, all the element units consisting of the photodiode 2, overflow drain 4, and overflow control gate 5 of the image sensor are synchronized with φA and return to the photometry state before time t0 .
以上の説明ではシヤツタータイム即ち露光時間
が他の条件例えば絞り値により演算されるとして
説明してきたが、これはもちろんシヤツタータイ
ム優先の実施例にも容易に変更しうるものであり
その際は第６図の時刻t0以前、t5以後に示した測
光状態における測光出力電圧を用いて絞りを制御
すれば良いのは明らかである。 In the above explanation, it has been explained that the shutter time, that is, the exposure time is calculated based on other conditions such as the aperture value, but this can of course be easily changed to an embodiment that prioritizes the shutter time, and in that case, It is clear that the diaphragm can be controlled using the photometric output voltage in the photometric state shown before time t0 and after t5 in FIG. 6.
前記時刻t2からt3の間に露光の前処置として行
なつたフオトダイオード２，２２からの不要電荷
の排出は、もちろんトランスフアーゲート７，２
７を用いて行なうこともできる。 Of course, the discharge of unnecessary charges from the photodiodes 2 and 22, which was carried out as a pretreatment for exposure between time t2 and time t3 , is carried out by the transfer gates 7 and 2.
7 can also be used.
その場合には、時刻t2からt3の間に、トランス
フアーゲート７，２７に高電圧を印加して、フオ
トダイオード７，２２の不要電荷をV.BCCD３，
２３に転送し、露光時間内に撮像素子外部へ排出
すれば良い。 In that case, a high voltage is applied to the transfer gates 7, 27 between time t 2 and t 3 to remove unnecessary charges from the photodiodes 7, 22 by V.BCCD3,
23 and discharged outside the image sensor within the exposure time.
この時、当然のことながら、オーバーフローコ
ントロールゲート５，２５にはφLをt2から高電圧
とすることで電圧VLを印加しておけば良い。こ
のようにする時、最短露光時間、即ち最高速シヤ
ツタータイムは、V.BCCDからの電荷排出時間に
より制限を受けることとなり、これを高速で行な
うことが必要となる。V.BCCDからの電荷の高速
排出にはいくつかの方法が考えられており、垂直
転送周波数を高速排出の時のみ高くする方法や、
V.BCCDと並列にゲートを設け隣接するオーバー
フロードレインに一括して不要電荷を排出できる
構造とする方法などがある。 At this time, as a matter of course, the voltage V L may be applied to the overflow control gates 5 and 25 by setting φ L to a high voltage from t 2 . When doing this, the shortest exposure time, ie, the fastest shutter time, is limited by the charge discharge time from the V.BCCD, and it is necessary to do this at high speed. Several methods have been considered for high-speed discharge of charges from V.BCCD, such as increasing the vertical transfer frequency only for high-speed discharge,
There is a method of creating a structure in which a gate is provided in parallel with V.BCCD and unnecessary charges can be discharged all at once to an adjacent overflow drain.
また撮像素子の中央部４１と周辺部４２とでオ
ーバーフローコントロールゲート下のポテンシヤ
ルが異なるために起きる出力映像信号の飽和レベ
ルの差については、そのポテンシヤルの低い中央
部４１の飽和レベルに合わせて出力映像信号を白
クリツプすれば解決される。 Furthermore, regarding the difference in the saturation level of the output video signal caused by the difference in the potential under the overflow control gate between the central part 41 and the peripheral part 42 of the image sensor, the output video signal is adjusted to match the saturation level of the central part 41, which has a lower potential. The problem can be solved by white-clipping the signal.
更に、上記実施例においては同一のオーバーフ
ローコントロールゲート５，２５の直下の領域６
と２６のポテンシヤルの高さに差を生じさせるた
め、Ｐ型基板１に不純物を制御注入してこれを実
現しているが、これはオーバーフローコントロー
ルゲート５の電極巾やフオトダイオード２および
オーバーフロードレイン４との相対位置を中央部
と周辺部とで違えることでも表現できる。 Furthermore, in the above embodiment, the area 6 immediately below the same overflow control gates 5 and 25
This is achieved by controlling the implantation of impurities into the P-type substrate 1 in order to create a difference in the height of the potential between It can also be expressed by changing the relative position between the center and the periphery.
第７図及び第８図はその一実施例を示しており
それぞれ第１図及び第２図と対応する部分には同
一符号を付してある。第７図ａの撮像素子中央部
４１の構造ではオーバーフローコントロールゲー
ト５の直下の領域１６のポテンシヤルがφ1′とな
るのに対し第８図ａに示した撮像素子周辺部４２
の構造ではオーバーフローコントロールゲート２
５の直下の領域１６′のポテンシヤルの一部が
φ2′（φ2′＞φ1′）で与えられている。ゲート２５
′
はゲート５よりも電極巾が小さく形成され、従つ
て領域１６′のポテンシヤルφ2′はオーバーフロー
コントロールゲート印加電圧により生じる空乏層
の横方向広がりのちがいによつて変化している。
このように電極の空間的配置を撮像素子の中央部
と周辺部とで変えても先の実施例と同様の効果が
得られるものである。 FIGS. 7 and 8 show one embodiment of the present invention, and parts corresponding to those in FIGS. 1 and 2 are given the same reference numerals. In the structure of the central portion 41 of the image sensor shown in FIG. 7a, the potential of the area 16 directly under the overflow control gate 5 is φ 1 ', whereas the peripheral portion 42 of the image sensor shown in FIG.
In the structure of overflow control gate 2
A part of the potential of the region 16' immediately below the point 5 is given by φ 2 ′ (φ 2 ′>φ 1 ′). gate 25
′
is formed to have a smaller electrode width than the gate 5, and therefore the potential φ 2 ' of the region 16' changes depending on the difference in the lateral spread of the depletion layer caused by the applied voltage to the overflow control gate.
Even if the spatial arrangement of the electrodes is changed between the central part and the peripheral part of the imaging element in this way, the same effect as in the previous embodiment can be obtained.
以上に述べた各実施例はインターライントラン
スフアーCCDについてのみ説明したが、本発明
はそれに限ることなくオーバーフロードレインを
備えたものであれば中央部と周辺部とでフオトダ
イオードからオーバーフロードレインへのポテン
シヤル障壁の高さを異ならしめておくことにより
フレームトランスフアーCCD，MOS型素子、呼
び水転送デバイス等にも適用し得るものである。 Although each of the embodiments described above has been explained only with respect to an interline transfer CCD, the present invention is not limited thereto, and the present invention is not limited to this, but as long as the device is equipped with an overflow drain, the potential from the photodiode to the overflow drain can be transferred between the central part and the peripheral part. By making the barrier heights different, it can also be applied to frame transfer CCDs, MOS type elements, priming water transfer devices, etc.
上記実施例では本発明の撮像素子を電子スチル
カメラに用いたものを示したが、本発明はこれに
限ることなく例えば光蓄積時間が可変のテレビカ
メラ用撮像素子としても用い得る。 In the above embodiment, the image sensor of the present invention is used in an electronic still camera, but the present invention is not limited thereto, and can also be used as an image sensor for a television camera with variable light accumulation time, for example.
以上のように本発明によれば、撮像素子を単に
撮像手段として用いるのみで無く測光手段として
も用いることができるので、別に測光素子やその
測光素子に対する光路分割手段等が不要となり、
電子カメラシステムの構成が簡単化されるのみな
らず、スポツト測光や中央部重点測光等の各種測
光が可能となり、電子スチルカメラ用或いはテレ
ビカメラ用の固体撮像素子として顕著な効果を奏
し得るものである。 As described above, according to the present invention, the image sensor can be used not only as an imaging means but also as a photometric means, so a separate photometric element and an optical path dividing means for the photometric element are not required.
This not only simplifies the configuration of an electronic camera system, but also enables various types of photometry such as spot photometry and center-weighted photometry, and can produce remarkable effects as a solid-state image sensor for electronic still cameras or television cameras. be.
第１図ａは本発明に用いられる撮像面中央部の
素子単位の断面構造図、第１図ｂは前図の露光状
態におけるポテンシヤル線図、第２図ａは同じく
その撮像面周辺部の素子単位の断面構造図、第２
図ｂは前図の露光状態におけるポテンシヤル線
図、第３図は中央部重点測光の説明用の撮像面を
示す概念図、第４図は撮像素子周辺回路の測光に
関る部分を示す回路図、第５図は測光、撮影に際
し撮像素子に必要な基本パルスを作成する回路の
ブロツク図、第６図は、第５図回路の動作を説明
するためのタイミングチヤート図、第７図および
第８図は本発明のもうひとつの実施例を示すもの
で、第７図ａは撮像面中央部の素子単位の断面構
造図、第７図ｂは前図の露光状態におけるポテン
シヤル線図、第８図ａは撮像面周辺部の素子単位
の断面構造図、第８図ｂは前図の露光状態におけ
るポテンシヤル線図である。
１，２１：Ｐ型基板、２，２２：フオトダイオ
ード、３，２３：垂直転送部（V.BCCD）、４，
２４：オーバーフロードレイン、５，２５：オー
バーフローコントロールゲート、６：不純物領
域、７，２７：トランスフアーゲート、８，２
８：垂直転送電極、９，２９：SiO2層、１０，
３０：遮光膜、１１，１２，３１，３２：チヤネ
ルストツプ、１６，１６′，２６：Ｐ型領域、４
０：撮像面、４１：中央部、４２：周辺部、５
０：撮像素子、６２：クロツクパルス発生回路、
６４：単安定マルチバイブレータ、６５，７７：
前縁パルス発生回路、６６：SRフリツプフロツ
プ、６７：サンプルアンドホールド回路、６８：
露光時間演算回路、６９，７１：後縁パルス発生
回路、７０：同期整形回路。
Figure 1a is a cross-sectional structural diagram of each element at the center of the imaging plane used in the present invention, Figure 1b is a potential diagram in the exposure state shown in the previous figure, and Figure 2a is the same element at the periphery of the imaging plane. Sectional structure diagram of the unit, 2nd
Figure b is a potential diagram in the exposure state shown in the previous figure, Figure 3 is a conceptual diagram showing the imaging surface for explaining center-weighted metering, and Figure 4 is a circuit diagram showing the parts related to photometry in the peripheral circuit of the image sensor. , Fig. 5 is a block diagram of a circuit that creates basic pulses necessary for the image sensor during photometry and photography, Fig. 6 is a timing chart for explaining the operation of the circuit shown in Fig. 5, and Figs. 7 and 8. The figures show another embodiment of the present invention, in which Fig. 7a is a cross-sectional structural diagram of each element at the center of the imaging plane, Fig. 7b is a potential diagram in the exposure state shown in the previous figure, and Fig. 8 8a is a cross-sectional structural diagram of each element in the peripheral area of the imaging surface, and FIG. 8b is a potential diagram in the exposure state shown in the previous figure. 1, 21: P-type substrate, 2, 22: Photodiode, 3, 23: Vertical transfer section (V.BCCD), 4,
24: Overflow drain, 5, 25: Overflow control gate, 6: Impurity region, 7, 27: Transfer gate, 8, 2
8: Vertical transfer electrode, 9, 29: SiO 2 layer, 10,
30: Light shielding film, 11, 12, 31, 32: Channel stop, 16, 16', 26: P type region, 4
0: Imaging surface, 41: Center, 42: Periphery, 5
0: Image sensor, 62: Clock pulse generation circuit,
64: Monostable multivibrator, 65, 77:
Leading edge pulse generation circuit, 66: SR flip-flop, 67: Sample and hold circuit, 68:
Exposure time calculation circuit, 69, 71: trailing edge pulse generation circuit, 70: synchronous shaping circuit.
Claims (1)
フロードレインおよび前記受光部と前記オーバー
フロードレインとの間のポテンシヤルの高さを印
加電圧に応じて制御するオーバーフローコントロ
ールゲートをそれぞれ備えた素子単位を複数配列
して撮像面を形成した固体撮像素子において、撮
像面上の一部の場所の素子単位における前記オー
バーフローコントロールゲート直下のポテンシヤ
ルの高さを、各ゲートに一定の印加電圧を与えた
状態にて他の場所の素子単位の同様のゲート直下
のポテンシヤルに対して異ならしめるようにした
ことを特徴とする固体撮像素子。 ２ 前記一部の場所が撮像面の中央部に定められ
ていることを特徴とする特許請求の範囲第１項に
記載の固体撮像素子。 ３ 前記一部の場所の素子単位のオーバーフロー
コントロールゲート直下の領域の不純物濃度を、
前記他の場所の素子単位の同様の領域の不純物濃
度に対して異ならしめてあることを特徴とする特
許請求の範囲第１項に記載の固体撮像素子。 ４ 前記一部の場所の素子単位のオーバーフロー
コントロールゲート直下に形成される空乏層の拡
がりが前記他の場所の素子単位の同様のゲート直
下に形成される空乏層の拡がりより大きくなるよ
うに前記オーバーフローコントロールゲートの電
極の空間的配置を前記一部の場所と他の場所とで
異ならしめてあることを特徴とする特許請求の範
囲第１項に記載の固体撮像素子。[Claims] 1. An overflow drain for discharging charges from a light receiving section and an overflow control gate for controlling the height of a potential between the light receiving section and the overflow drain according to an applied voltage. In a solid-state imaging device in which an imaging surface is formed by arranging a plurality of element units, the height of the potential directly below the overflow control gate in the element unit at a part of the imaging surface is determined by applying a constant voltage to each gate. What is claimed is: 1. A solid-state image sensing device, characterized in that the potential directly under a similar gate in other locations is made to be different in a state in which the solid-state imaging device is in a fixed state. 2. The solid-state imaging device according to claim 1, wherein the part of the location is determined at the center of the imaging surface. 3. The impurity concentration in the region directly under the overflow control gate for each element at the partial location is
2. The solid-state imaging device according to claim 1, wherein the impurity concentration is made to be different from that of a similar region in the device unit at the other location. 4. The overflow is controlled so that the spread of the depletion layer formed directly under the overflow control gate of the element unit at the certain location is larger than the spread of the depletion layer formed immediately below the similar gate of the element unit at the other location. 2. The solid-state imaging device according to claim 1, wherein the spatial arrangement of the electrodes of the control gate is made different between the part of the location and the other location.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134692A JPS5925482A (en) | 1982-08-03 | 1982-08-03 | Solid state image pickup element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134692A JPS5925482A (en) | 1982-08-03 | 1982-08-03 | Solid state image pickup element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925482A JPS5925482A (en) | 1984-02-09 |
| JPH0374553B2 true JPH0374553B2 (en) | 1991-11-27 |
Family
ID=15134351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57134692A Granted JPS5925482A (en) | 1982-08-03 | 1982-08-03 | Solid state image pickup element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925482A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597993B2 (en) * | 1986-05-16 | 1997-04-09 | ソニー株式会社 | Filter device |
-
1982
- 1982-08-03 JP JP57134692A patent/JPS5925482A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5925482A (en) | 1984-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829008B1 (en) | Solid-state image sensing apparatus, control method therefor, image sensing apparatus, basic layout of photoelectric conversion cell, and storage medium | |
| US4696021A (en) | Solid-state area imaging device having interline transfer CCD means | |
| JP3988215B2 (en) | Imaging device | |
| CN101981918B (en) | Driving method for solid-state imaging apparatus, and imaging system | |
| JPS6020687A (en) | Electronic still camera | |
| JPH07114472B2 (en) | Driving method for solid-state imaging device | |
| US4734773A (en) | Imaging apparatus having high-frequency electron purging circuit operable during an exposure time | |
| US4985776A (en) | Method of driving solid-state imaging element | |
| JPH0453149B2 (en) | ||
| US5140426A (en) | Image pickup device with mechanical shutter for preventing smear | |
| JPH0374554B2 (en) | ||
| JPH0374553B2 (en) | ||
| JPH0443429B2 (en) | ||
| JPS58212167A (en) | Interline transfer charge coupled element | |
| JPH0446504B2 (en) | ||
| JPH10136251A (en) | Image pickup device | |
| JPH04237271A (en) | Image pickup device | |
| JP2660596B2 (en) | Imaging device | |
| JPH0378034B2 (en) | ||
| JPS5912674A (en) | Image pickup device | |
| JPS60257678A (en) | Solid-state image pickup device | |
| JPH04341075A (en) | Solid-state image pickup device | |
| JP2006166122A (en) | Solid-state imaging device | |
| JPS60217763A (en) | Driving system of solid-state image pickup device | |
| JPH01151891A (en) | Color solid-state image pickup element |