JPH036819A - エッチング状態の検査方法および被検査パターンの構造 - Google Patents
エッチング状態の検査方法および被検査パターンの構造Info
- Publication number
- JPH036819A JPH036819A JP14178689A JP14178689A JPH036819A JP H036819 A JPH036819 A JP H036819A JP 14178689 A JP14178689 A JP 14178689A JP 14178689 A JP14178689 A JP 14178689A JP H036819 A JPH036819 A JP H036819A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- electron beam
- etching
- inspected
- induced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 15
- 238000010894 electron beam technology Methods 0.000 claims abstract description 22
- 238000007689 inspection Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 230000001133 acceleration Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分計〕
この発明は、半導体装置の製造工程であるエツチング処
理後のエツチング状態の検査方法および被検査パターン
の構造に関するものである。
理後のエツチング状態の検査方法および被検査パターン
の構造に関するものである。
第４図に、ｎ型ＭＯ３＋−ランジスタのコンタクトホー
ルのエツチング処理後の断面模式図を示す。
ルのエツチング処理後の断面模式図を示す。
この図において、１はシリコン基板、２は前記シリコン
基板１上に形成された単層あるいは多層の無機ガラス族
、３は前記無機ガラス膜２にレジストをマスクとするエ
ツチングにより形成されたコンタクトホールを示す。
基板１上に形成された単層あるいは多層の無機ガラス族
、３は前記無機ガラス膜２にレジストをマスクとするエ
ツチングにより形成されたコンタクトホールを示す。
コンタクトホール３では、次工程で形成する金属配線と
、シリコン基板１とをオーミック接合させなければなら
ないため、エツチング不足のために、コンタクトホール
３内部に−様な残膜が少しでも残っていると接合不良に
なってしまう。したがって、コンタクトホール３のエツ
チング状況の検査は非常に重要である。
、シリコン基板１とをオーミック接合させなければなら
ないため、エツチング不足のために、コンタクトホール
３内部に−様な残膜が少しでも残っていると接合不良に
なってしまう。したがって、コンタクトホール３のエツ
チング状況の検査は非常に重要である。
従来、エツチング処理後のコンタクトホール３内部の検
査は、光学顕微鏡あるいは電子顕微鏡による上面からの
ｎ察によって行っていた。光学顕微鏡の場合には、無機
ガラス膜２の残膜状況を色の変化から判断し、電子顕１
ｍ鏡の場合には、コントラストの変化から判断していた
。
査は、光学顕微鏡あるいは電子顕微鏡による上面からの
ｎ察によって行っていた。光学顕微鏡の場合には、無機
ガラス膜２の残膜状況を色の変化から判断し、電子顕１
ｍ鏡の場合には、コントラストの変化から判断していた
。
上記のような従来のエツチング状態の検査方法は、素子
の微細化に伴うコンタクトホール３径の縮小化およびア
スペク１−比の増大に対応できなくなってきており、コ
ンタク１−ホール３内の残膜状況を検査することは非常
に困難になってきている。
の微細化に伴うコンタクトホール３径の縮小化およびア
スペク１−比の増大に対応できなくなってきており、コ
ンタク１−ホール３内の残膜状況を検査することは非常
に困難になってきている。
この発明は、上記のような問題点を解消するためになさ
れたもので、エツチング後のコンタクトホール内部の残
膜状況を正確、かつ定量的に検査できる検査方法および
その検査に用いる被検査ｌ＜ターンの構造を得ることを
目的とする。
れたもので、エツチング後のコンタクトホール内部の残
膜状況を正確、かつ定量的に検査できる検査方法および
その検査に用いる被検査ｌ＜ターンの構造を得ることを
目的とする。
この発明に係るエツチング状態の検査方法は、ｐｎ接合
を構成する拡散層上のエツチング処理が行われた領域に
、電子ビームを照射し、ｐｎ接合部にて誘起される電子
ビーム誘起電流を検出することにより、エツチング後の
残膜状態を検査するものである。
を構成する拡散層上のエツチング処理が行われた領域に
、電子ビームを照射し、ｐｎ接合部にて誘起される電子
ビーム誘起電流を検出することにより、エツチング後の
残膜状態を検査するものである。
また、この発明に係る被検査パターンの構造は、ｐｎ接
合を構成し、被エツチング部直下から延長させた拡散層
上に電極パッドを形成したものである。
合を構成し、被エツチング部直下から延長させた拡散層
上に電極パッドを形成したものである。
この発明のエツチング状態の検査方法においては、ｐｎ
接合部にて誘起される電子ビーム誘起電流から残膜の程
度が検査されろ。
接合部にて誘起される電子ビーム誘起電流から残膜の程
度が検査されろ。
また、この発明の被検査パターンの構造においては、拡
散層上の電極パッドを用いて電子ビーム誘起電流が検出
される。
散層上の電極パッドを用いて電子ビーム誘起電流が検出
される。
まず、この発明の原理について説明する。
第３図は電子ビームによってｐｎ接合面に誘起される電
子−正孔対の様子を表したｎ型コンククトホールの断面
模式図であり、第３図（ａ）はコンタクトホールのエツ
チングが完全に行われている場合を示し、第３図（ｂ）
はエツチングが不完全でコンタクトホール内部に残膜が
ある場合を示す。
子−正孔対の様子を表したｎ型コンククトホールの断面
模式図であり、第３図（ａ）はコンタクトホールのエツ
チングが完全に行われている場合を示し、第３図（ｂ）
はエツチングが不完全でコンタクトホール内部に残膜が
ある場合を示す。
これらの図において、１，２，３は第４図と同様のもの
を示し、４は電子ビーム、５はｐｎ接合面近傍で誘起さ
れる電子−正孔対、６はエツチングの残膜を示す。
を示し、４は電子ビーム、５はｐｎ接合面近傍で誘起さ
れる電子−正孔対、６はエツチングの残膜を示す。
Ｓｉに電子ビームを照射すると、３．７５ｅＶ当たり一
対の電子−正孔対が発生する。拡散領域では、発生した
電子−正孔対は再結合してしまい、外部電流に寄与しな
い。一方、ｐｎ接合面近傍で発生した電子−正孔対は、
ｐｎ接合に逆バイアスを印加することにより、電子はｎ
領域へ、正孔はｐ領域へ分離して流れ、外部電流として
観測される。Ｓｉ面に照射された電子ビームは、Ｓｌ内
部での吸収によりエネルギーを減衰しながらｐｎ接合面
に達するが、第３図（ｂ）のようにコントクトホール３
の内部に無機ガラスの残膜が存在すると、残膜を透過す
る際にエネルギーの減衰が有り、接合面で誘起される電
子−正孔対の発生程度が減少する。また、エツチングが
過剰に行われ、下地の８１基板自体も若干エツチングさ
れれば、基板表面からｐｎ接合面までの距離が短くなり
、ｐｎ接合面で誘起される電子−正孔対の発生程度は増
加する。このように、残膜の程度に応じてｐｎ接合面近
傍で誘起される電子−正孔対の発生程度が変化すること
から、外部電流をｇ測することにより、残膜のレベルを
定量的に検査することができろ。
対の電子−正孔対が発生する。拡散領域では、発生した
電子−正孔対は再結合してしまい、外部電流に寄与しな
い。一方、ｐｎ接合面近傍で発生した電子−正孔対は、
ｐｎ接合に逆バイアスを印加することにより、電子はｎ
領域へ、正孔はｐ領域へ分離して流れ、外部電流として
観測される。Ｓｉ面に照射された電子ビームは、Ｓｌ内
部での吸収によりエネルギーを減衰しながらｐｎ接合面
に達するが、第３図（ｂ）のようにコントクトホール３
の内部に無機ガラスの残膜が存在すると、残膜を透過す
る際にエネルギーの減衰が有り、接合面で誘起される電
子−正孔対の発生程度が減少する。また、エツチングが
過剰に行われ、下地の８１基板自体も若干エツチングさ
れれば、基板表面からｐｎ接合面までの距離が短くなり
、ｐｎ接合面で誘起される電子−正孔対の発生程度は増
加する。このように、残膜の程度に応じてｐｎ接合面近
傍で誘起される電子−正孔対の発生程度が変化すること
から、外部電流をｇ測することにより、残膜のレベルを
定量的に検査することができろ。
以下、この発明の一実施例を図面について説明する。
第１図はこの発明における最も基本的な被検査パターン
の構造および検査方法を示す図で、第１図（ａ）は断面
模式図、第１図（ｂ）は、第１図（ａ）に対応した上面
パターン図である。
の構造および検査方法を示す図で、第１図（ａ）は断面
模式図、第１図（ｂ）は、第１図（ａ）に対応した上面
パターン図である。
これらの図において、１〜５は第３図、第４図と同様の
ものを示し、７はｎ型拡散層、８はリンを拡散した多結
晶シリコンの電極パッド、９は電子ビーム誘起電流を検
出する電流計、１０はｐｎ接合に印加するバイアス電圧
を供給する可変電源装置を示す。
ものを示し、７はｎ型拡散層、８はリンを拡散した多結
晶シリコンの電極パッド、９は電子ビーム誘起電流を検
出する電流計、１０はｐｎ接合に印加するバイアス電圧
を供給する可変電源装置を示す。
まず、検査を行うために、第１図（ａ）に示すようにコ
ンタクトホール３の直下からｎ型拡散層７を延長させ、
その上に電極パッド８を有する被検査パターンを形成す
る。次いで、電極パッド８とシリコン基板１との間に逆
バイアスを印加し、コンタクトホール３に電子ビーム４
を照射すると、ｐｎ接合面近傍に電子−正孔対５が誘起
され、この電子−正孔対５は各々の領域に引き込まれ、
外部電流として電流計９にて検知される。この際、コン
タクトホール３内の残膜程度によって変化する外部電流
の程度は、電子ビーム４の加速電圧、試料電流のレベル
および可変電源装置１０による電圧印加レベル等の調整
により定量的に求めることができ、残膜状況を正確に知
ることができる。
ンタクトホール３の直下からｎ型拡散層７を延長させ、
その上に電極パッド８を有する被検査パターンを形成す
る。次いで、電極パッド８とシリコン基板１との間に逆
バイアスを印加し、コンタクトホール３に電子ビーム４
を照射すると、ｐｎ接合面近傍に電子−正孔対５が誘起
され、この電子−正孔対５は各々の領域に引き込まれ、
外部電流として電流計９にて検知される。この際、コン
タクトホール３内の残膜程度によって変化する外部電流
の程度は、電子ビーム４の加速電圧、試料電流のレベル
および可変電源装置１０による電圧印加レベル等の調整
により定量的に求めることができ、残膜状況を正確に知
ることができる。
また、この実施例では、電極パッド８にリンを拡散した
多結晶シリコン膜を使用しているが、リン拡散の多結晶
シリコン膜は、通常ＭＯ３型半導体装置のゲート配線材
として使用されており、デー１−配線形成工程は、通常
コンタクトホール３のエツチング工程以前に行われる。
多結晶シリコン膜を使用しているが、リン拡散の多結晶
シリコン膜は、通常ＭＯ３型半導体装置のゲート配線材
として使用されており、デー１−配線形成工程は、通常
コンタクトホール３のエツチング工程以前に行われる。
したがって、第１図の被検査パターンの構造は、本番の
半導体装置の製造工程において、特に処理工程を追加す
ることなく、コンタクトホール３のエツチング工程以前
のマスクパターンを若干追加変更することにより、通常
の製造工程中で形成することができる。
半導体装置の製造工程において、特に処理工程を追加す
ることなく、コンタクトホール３のエツチング工程以前
のマスクパターンを若干追加変更することにより、通常
の製造工程中で形成することができる。
そのため、実際の製品基板内の空き領域に形成すること
が可能である。
が可能である。
なお、上記実施例では、コンタクトホール３の１個を検
査対象とした最も基本的な構造の例を示したが、第２図
に示すような多数のコンタクトホール３を検査対象とし
てもよく、電子ビーム４の走査領域は任意に変更できろ
ため、コンタクトホール３の１つ１つにビームを照射し
て個々の検査をする乙ともできる。− また、このような被検査パターンを基板上に複数個形成
しておけば、基板面内の分布を採ることもできる。
査対象とした最も基本的な構造の例を示したが、第２図
に示すような多数のコンタクトホール３を検査対象とし
てもよく、電子ビーム４の走査領域は任意に変更できろ
ため、コンタクトホール３の１つ１つにビームを照射し
て個々の検査をする乙ともできる。− また、このような被検査パターンを基板上に複数個形成
しておけば、基板面内の分布を採ることもできる。
さらに、上記実施例と同様の方法および同様の被検査パ
ターンを使用して拡散層内部や、ｐｎ接合の近傍におけ
る結晶欠陥の発生程度を同時に評価することができる。
ターンを使用して拡散層内部や、ｐｎ接合の近傍におけ
る結晶欠陥の発生程度を同時に評価することができる。
これば、結晶欠陥が存在すればそこにエネルギーの局在
準位が生じ、電子ビム４により誘起された電子−正孔対
５が捕捉されて外部電流を増加させることになる。した
がって、コンタクトホール３内のエツチングの残膜６の
程度が同じであれば、電流量から欠陥の発生程度を検出
することができる。
準位が生じ、電子ビム４により誘起された電子−正孔対
５が捕捉されて外部電流を増加させることになる。した
がって、コンタクトホール３内のエツチングの残膜６の
程度が同じであれば、電流量から欠陥の発生程度を検出
することができる。
この発明のエツチング状態の検査方法は、以上説明した
とおり、ｐｎ接合を構成する拡散層上のエツチング処理
が行われた領域に、電子ビームを照射し、ｐｎ接合部に
て誘起される電子ビーム誘起電流を検出することにより
、エツチング後の残膜状態を検査するので、微細な領域
に対してもｐｎ接き部にて誘起される電子ビーム誘起電
流から、定量的、かつ正確に残膜程度を測定できるとい
う効果がある。
とおり、ｐｎ接合を構成する拡散層上のエツチング処理
が行われた領域に、電子ビームを照射し、ｐｎ接合部に
て誘起される電子ビーム誘起電流を検出することにより
、エツチング後の残膜状態を検査するので、微細な領域
に対してもｐｎ接き部にて誘起される電子ビーム誘起電
流から、定量的、かつ正確に残膜程度を測定できるとい
う効果がある。
また、この発明による被検査パターンに構造は、ｐｎ接
合を構成し、被エツチング部直下から延長させた拡散層
上に電極パッドを形成するだけなので、・特に処理工程
を追加することなく、エツチング工程以前のマスクパタ
ーンを若干変更するｔ！けで、空き領域に容易に形成で
き、上記検査方法の実施に最適である。
合を構成し、被エツチング部直下から延長させた拡散層
上に電極パッドを形成するだけなので、・特に処理工程
を追加することなく、エツチング工程以前のマスクパタ
ーンを若干変更するｔ！けで、空き領域に容易に形成で
き、上記検査方法の実施に最適である。
第１図はこの発明の被検査パターンの構造および検査方
法の一実施例を示す図、第２図は被検査パターンの構造
の他の実施例を示す図、第３図はこの発明の基本原理を
示す断面模式図、第４図はエツチング処理後のコンタク
）・ホール部の断面模式図である。 図において、１はシリコン基板、２は無機ガラス膜、３
ばコンタクトホール、４は電子ビーム、５はｐｎ接合面
近傍で誘起された電子−正孔対、６はエツチングの残膜
、７はれ型拡散層、８ば電極パッド、９は電流計、１ｏ
は可変電源装置を示す。 なお、各図中の同一符号は同一または相当部分を示す。
法の一実施例を示す図、第２図は被検査パターンの構造
の他の実施例を示す図、第３図はこの発明の基本原理を
示す断面模式図、第４図はエツチング処理後のコンタク
）・ホール部の断面模式図である。 図において、１はシリコン基板、２は無機ガラス膜、３
ばコンタクトホール、４は電子ビーム、５はｐｎ接合面
近傍で誘起された電子−正孔対、６はエツチングの残膜
、７はれ型拡散層、８ば電極パッド、９は電流計、１ｏ
は可変電源装置を示す。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (2)
- （１）ｐｎ接合を構成する拡散層上のエッチング処理が
行われた領域に、電子ビームを照射し、前記ｐｎ接合部
にて誘起される電子ビーム誘起電流を検出することによ
り、エッチング後の残膜状態を検査することを特徴とす
るエッチング状態の検査方法。 - （２）ｐｎ接合を構成し、被エッチング部直下から延長
させた拡散層上に電極パッドを形成したことを特徴とす
る被検査パターンの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14178689A JPH036819A (ja) | 1989-06-02 | 1989-06-02 | エッチング状態の検査方法および被検査パターンの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14178689A JPH036819A (ja) | 1989-06-02 | 1989-06-02 | エッチング状態の検査方法および被検査パターンの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036819A true JPH036819A (ja) | 1991-01-14 |
Family
ID=15300130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14178689A Pending JPH036819A (ja) | 1989-06-02 | 1989-06-02 | エッチング状態の検査方法および被検査パターンの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036819A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478231B1 (ko) * | 2003-06-19 | 2005-03-23 | 한정호 | 위생용 비닐장갑 및 그 제조방법 |
| JP2010287778A (ja) * | 2009-06-12 | 2010-12-24 | Shin Etsu Handotai Co Ltd | シリコン基板の評価方法及び半導体デバイスの製造方法 |
-
1989
- 1989-06-02 JP JP14178689A patent/JPH036819A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478231B1 (ko) * | 2003-06-19 | 2005-03-23 | 한정호 | 위생용 비닐장갑 및 그 제조방법 |
| JP2010287778A (ja) * | 2009-06-12 | 2010-12-24 | Shin Etsu Handotai Co Ltd | シリコン基板の評価方法及び半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036819A (ja) | エッチング状態の検査方法および被検査パターンの構造 | |
| KR19990026444A (ko) | 반도체소자의 디펙트 모니터링 방법 | |
| JPH02224354A (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| KR970007379A (ko) | 패턴층이 형성된 웨이퍼의 결함 다이 검사 방법 | |
| KR970022533A (ko) | 반도체소자의 공정결함 검사방법 | |
| JPH0320647A (ja) | 異物検査方法 | |
| JP3776176B2 (ja) | フォトリソグラフィー工程におけるデフォーカス検出方法 | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| US6797981B2 (en) | Test wafer and method for producing the test wafer | |
| JP2900380B2 (ja) | 半導体装置の製造方法 | |
| JPH03283544A (ja) | 半導体装置におけるコンタクトホールの導通性検査方法 | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| JPS63278242A (ja) | 半導体装置の製造方法 | |
| JP2004301623A (ja) | 蛍光ｘ線分析用標準試料およびその製造方法 | |
| JPH01218037A (ja) | 半導体ウェハの検査方法 | |
| JPH0414235A (ja) | レジスト膜欠陥の検出方法 | |
| JPH03245549A (ja) | 半導体基板 | |
| JPS62159423A (ja) | イオン注入領域の寸法計測方法 | |
| JPS59178741A (ja) | 半導体集積回路素子用ウエ−ハ | |
| JPS62263633A (ja) | パタ−ン描画方法 | |
| JPH0831894A (ja) | 半導体検査方法 | |
| JPH0214749B2 (ja) | ||
| JP2000021700A (ja) | プロセス管理用半導体装置およびプロセス管理方法 | |
| JPH0214541A (ja) | 半導体素子製造におけるパターン欠陥検査方法 | |
| JPS6323314A (ja) | 半導体装置の製造方法 |