JPH0363805A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0363805A JPH0363805A JP1200661A JP20066189A JPH0363805A JP H0363805 A JPH0363805 A JP H0363805A JP 1200661 A JP1200661 A JP 1200661A JP 20066189 A JP20066189 A JP 20066189A JP H0363805 A JPH0363805 A JP H0363805A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- value
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の電圧が設定可能な電圧レギュレータを
内蔵したマイクロコンピュータに関する。
内蔵したマイクロコンピュータに関する。
マイクロコンピュータには出力電圧を一定に制御する電
圧レギュレータが内蔵されている。
圧レギュレータが内蔵されている。
第３図は従来の電圧レギュレータの構成を示す回路図で
ある。図において１は基準電圧発生回路であって、基準
電圧出力を比較器２の一方の端子へ入力している。比較
器２の他方の入力端子には電圧レギュレータの出力電圧
が与えられ、出力電圧が前記基準電圧より低いとき又は
高いとき、比較器２の出力は″Ｌ″レベル又は３Ｈ″レ
ベルとなる。電源ＶＣＣと接地ラインとの間にはＰチャ
ネルトランジスタ３．Ｎチャネルトランジスタ４が直列
に接続されていて、その接続点が電圧レギュレータの出
力端子となっている。Ｐチャネルトランジスタ３のゲー
トは比較器２の出力端子に接続されていて、また該出力
端子は比較器２の位相補償用キャパシタ５を介して出力
端子６に接続されている。Ｎチャネルトランジスタ４の
ゲートは霊地７に接続されていて常にオン状態にしであ
る。
ある。図において１は基準電圧発生回路であって、基準
電圧出力を比較器２の一方の端子へ入力している。比較
器２の他方の入力端子には電圧レギュレータの出力電圧
が与えられ、出力電圧が前記基準電圧より低いとき又は
高いとき、比較器２の出力は″Ｌ″レベル又は３Ｈ″レ
ベルとなる。電源ＶＣＣと接地ラインとの間にはＰチャ
ネルトランジスタ３．Ｎチャネルトランジスタ４が直列
に接続されていて、その接続点が電圧レギュレータの出
力端子となっている。Ｐチャネルトランジスタ３のゲー
トは比較器２の出力端子に接続されていて、また該出力
端子は比較器２の位相補償用キャパシタ５を介して出力
端子６に接続されている。Ｎチャネルトランジスタ４の
ゲートは霊地７に接続されていて常にオン状態にしであ
る。
以上の様に構成された電圧レギュレータにおいて、出力
端子６の電圧が基準電圧発生回路ｌに設定された基準電
圧より低い場合、比較器２から“Ｌ″レベル信号が出力
されてＰチャネルトランジスタ３がオンする。Ｐチャネ
ルトランジスタ３がオンすると電源ＶＣＣからＰチャネ
ルトランジスタ３を通してＮチャネルトランジスタ４に
電流が流れ、Ｎチャネルトランジスタ４のオン抵抗分だ
け出力端子６の電位が上昇する。よって電圧レギュレー
タの出力電圧が上昇する。
端子６の電圧が基準電圧発生回路ｌに設定された基準電
圧より低い場合、比較器２から“Ｌ″レベル信号が出力
されてＰチャネルトランジスタ３がオンする。Ｐチャネ
ルトランジスタ３がオンすると電源ＶＣＣからＰチャネ
ルトランジスタ３を通してＮチャネルトランジスタ４に
電流が流れ、Ｎチャネルトランジスタ４のオン抵抗分だ
け出力端子６の電位が上昇する。よって電圧レギュレー
タの出力電圧が上昇する。
また出力端子６の電圧が基準電圧発生回路１に設定され
た基準電圧より高い場合、比較器２から“Ｈ”レベルの
信号が出力されてＰチャネルトランジスタ３がオフする
。Ｐチャネルトランジスタ３がオフすると、出力端子６
の電圧は接地しているトランジスタ４によって徐々に下
がっていく。
た基準電圧より高い場合、比較器２から“Ｈ”レベルの
信号が出力されてＰチャネルトランジスタ３がオフする
。Ｐチャネルトランジスタ３がオフすると、出力端子６
の電圧は接地しているトランジスタ４によって徐々に下
がっていく。
そして出力端子６の電位が降下して再び基準電圧以下に
なると比較器２の出力信号が“Ｌ”レベルとなり、トラ
ンジスタ３がオンし、出力端子６の電位が上昇する。
なると比較器２の出力信号が“Ｌ”レベルとなり、トラ
ンジスタ３がオンし、出力端子６の電位が上昇する。
電圧レギュレータは以上の動作を繰り返すことによって
その出力電圧を基準電圧に保っている。
その出力電圧を基準電圧に保っている。
〔発明が解決しようとする課題〕
しかしながら、従来の電圧レギュレータの出力電圧は、
基準電圧発生回路■の出力電圧によって規定されている
ため、マイクロコンピュータ内において複数の電圧値を
必要とする場合には、複数の電圧レギュレータを使用し
なければならない。
基準電圧発生回路■の出力電圧によって規定されている
ため、マイクロコンピュータ内において複数の電圧値を
必要とする場合には、複数の電圧レギュレータを使用し
なければならない。
また１、従来の電圧レギュレータの出力電圧は、基準電
圧発生回路ｌから出力される基準電圧との比較によって
一定に制御されているので、基準電圧発生回路１の出力
電圧がばらついたときのトリミングができないという問
題があった。
圧発生回路ｌから出力される基準電圧との比較によって
一定に制御されているので、基準電圧発生回路１の出力
電圧がばらついたときのトリミングができないという問
題があった。
本発明は、このような問題を解決するためになされたも
のであって、降圧回路を設けその降圧値を制御するよう
にして複数の出力電圧を得、またトリミングが可能とな
る電圧レギュレータを内蔵するマイクロコンピュータの
提供を目的とする。
のであって、降圧回路を設けその降圧値を制御するよう
にして複数の出力電圧を得、またトリミングが可能とな
る電圧レギュレータを内蔵するマイクロコンピュータの
提供を目的とする。
本発明のマイクロコンピュータは、電圧レギュレータに
降圧回路を備えていて、その降圧値を制御する手段を有
している。
降圧回路を備えていて、その降圧値を制御する手段を有
している。
降圧値制御手段によって降圧値を変更すると、出力電圧
から降圧値分だけ低い電圧が入力端子と比較されること
になり、出力電圧はその分高められる。従って降圧値の
変更により出力電圧を任意に設定することができる。ま
た同様の降圧値を制御することで入力端子の変動を調整
するトリミングが可能となる。
から降圧値分だけ低い電圧が入力端子と比較されること
になり、出力電圧はその分高められる。従って降圧値の
変更により出力電圧を任意に設定することができる。ま
た同様の降圧値を制御することで入力端子の変動を調整
するトリミングが可能となる。
以下、本発明をその一実施例を示す図面に基づいて説明
する。
する。
第１図は本発明に係るマイクロコンピュータの要部を示
す回路図である。図において１は基準電圧発生回路であ
って、基準電圧を比較器２の一方の入力端子へ与える。
す回路図である。図において１は基準電圧発生回路であ
って、基準電圧を比較器２の一方の入力端子へ与える。
電源ＶＣＣと接地ラインとの間には、Ｐチャネルトラン
ジスタ３．降圧回路６０及びＮチャネルトランジスタ４
が直列に接続されており、トランジスタ３と降圧回路６
０との接続点を出力端子６としている。降圧回路６０と
トランジスタ４との接続点は比較器２の他方の入力端子
に接続されている。比較器２の出力端子はトランジスタ
３のゲートに接続され、また位相補償用キャパシタ５を
介して比較器２の入力端子に接続されている。Ｎチャネ
ルトランジスタ４のゲートは電池７に接続されていて、
常にオン状態にしである。
ジスタ３．降圧回路６０及びＮチャネルトランジスタ４
が直列に接続されており、トランジスタ３と降圧回路６
０との接続点を出力端子６としている。降圧回路６０と
トランジスタ４との接続点は比較器２の他方の入力端子
に接続されている。比較器２の出力端子はトランジスタ
３のゲートに接続され、また位相補償用キャパシタ５を
介して比較器２の入力端子に接続されている。Ｎチャネ
ルトランジスタ４のゲートは電池７に接続されていて、
常にオン状態にしである。
降圧回路６０は抵抗用トランジスタ４０．４１．４２を
直列的に接続してなる第１回路Ａと、同じく抵抗用トラ
ンジスタ５０．５１．５２を直列的に接続してなる第２
回路Ｂと、抵抗用トランジスタを有していない第３回路
Ｃとを備える。第１．第２回路Ａ、 Ｂの各トランジ
スタ４０．４１．４２．５０．５１．５２の夫々にＣＭ
ＯＳのトランスミッションゲート１０． ＩＬ １２２
０、２ｉ、 ２２夫々を直列的に接続しである。また、
第３回路ＣはＣＭＯＳのトランジスタデー１−３０．３
Ｌ３２を直列接続しである。
直列的に接続してなる第１回路Ａと、同じく抵抗用トラ
ンジスタ５０．５１．５２を直列的に接続してなる第２
回路Ｂと、抵抗用トランジスタを有していない第３回路
Ｃとを備える。第１．第２回路Ａ、 Ｂの各トランジ
スタ４０．４１．４２．５０．５１．５２の夫々にＣＭ
ＯＳのトランスミッションゲート１０． ＩＬ １２２
０、２ｉ、 ２２夫々を直列的に接続しである。また、
第３回路ＣはＣＭＯＳのトランジスタデー１−３０．３
Ｌ３２を直列接続しである。
第１．第２回路Ａ、Ｂはトランスミッションゲート１０
・・・と抵抗用トランジスタ４０・・・を１単位とし′
ζ、また第３回路Ｃはトランスミッションゲート３０、
３１．３２を１単位として各単位毎の接続点部分で各回
路Ａ、Ｂ、Ｃが短絡されている。
・・・と抵抗用トランジスタ４０・・・を１単位とし′
ζ、また第３回路Ｃはトランスミッションゲート３０、
３１．３２を１単位として各単位毎の接続点部分で各回
路Ａ、Ｂ、Ｃが短絡されている。
抵抗用トランジスタ４０・・・、５０・・・はゲートを
ソースに接続してあり、トランジスタ４０．４１．４２
の闇値は−０，７５Ｖトランジスタ５０．５１．５２の
闇値は０．５Ｖとしである。また、基準電圧発生回路ｌ
の出力電圧を１．５ｖとしである。
ソースに接続してあり、トランジスタ４０．４１．４２
の闇値は−０，７５Ｖトランジスタ５０．５１．５２の
闇値は０．５Ｖとしである。また、基準電圧発生回路ｌ
の出力電圧を１．５ｖとしである。
第２図は電圧レギュレータ６０の周辺回路のブロツク図
であり、ＣＰＵ ３００はトランスミッションゲー）１
０・・・３２のオン、オフを制御するための情報へ〇Ａ
＋＋ ・・・Ａｓをレジスタ２００に記憶させ、このレ
ジスタ２００から電圧レギュレータ１００のトランスミ
ッションゲートに与えるようにしている。
であり、ＣＰＵ ３００はトランスミッションゲー）１
０・・・３２のオン、オフを制御するための情報へ〇Ａ
＋＋ ・・・Ａｓをレジスタ２００に記憶させ、このレ
ジスタ２００から電圧レギュレータ１００のトランスミ
ッションゲートに与えるようにしている。
次に本発明のマイクロコンピュータの電圧レギュレータ
１００から出力される電圧とトランスミ・ノションゲー
ト１０・・・に与える信号Ａｏ・・・との関係について
説明する。第１表はこれらの関係を一覧表第 表 まず、番号１の場合はレジスタ２００の内容をトランス
ミソジョンゲートｔｏ、 １）．１２．２０．２１．２
２に与えるべき信号Ａｏ 、Ａ＋ 、Ａｔ 、Ａｙ 、
Ａ−。
１００から出力される電圧とトランスミ・ノションゲー
ト１０・・・に与える信号Ａｏ・・・との関係について
説明する。第１表はこれらの関係を一覧表第 表 まず、番号１の場合はレジスタ２００の内容をトランス
ミソジョンゲートｔｏ、 １）．１２．２０．２１．２
２に与えるべき信号Ａｏ 、Ａ＋ 、Ａｔ 、Ａｙ 、
Ａ−。
Ａ、を″Ｌ″、トランスＱＶジョンゲート３０．３１３
２に与えるべき信号Ａｈ 、 Ａｔ 、 Δ、を“Ｈ
”とする。そうするとトランスミソジョンゲート３０３
１、３２はいずれもオンし、他はオフするから降圧回路
６０の降圧値はＯとなる。この状態では従来のものと同
様の構成となり、出力端子６の電圧は１．５■となる。
２に与えるべき信号Ａｈ 、 Ａｔ 、 Δ、を“Ｈ
”とする。そうするとトランスミソジョンゲート３０３
１、３２はいずれもオンし、他はオフするから降圧回路
６０の降圧値はＯとなる。この状態では従来のものと同
様の構成となり、出力端子６の電圧は１．５■となる。
次に善男２の場合はＡ０〜Ａ２及びＡ、〜Ａおを“Ｌ”
、Ａ３ 、Ａ７及びＡ、を“Ｈ′とする。
、Ａ３ 、Ａ７及びＡ、を“Ｈ′とする。
そうするとトランスミッションゲート２０．３１．３２
がオンするから闇値−〇、５ Ｖのトランジスタ５０が
介在することになり、降圧回路６０の降圧値は０．５Ｖ
となる。従って比較器２へ出力端子６側からフィードバ
ックされる電圧が０．５ Ｖ低くなるので、電圧レギュ
レータ１００は出力端子６の電圧を０．５Ｖ上昇させる
べく働き、出力電圧が２．Ｏｖとなる。
がオンするから闇値−〇、５ Ｖのトランジスタ５０が
介在することになり、降圧回路６０の降圧値は０．５Ｖ
となる。従って比較器２へ出力端子６側からフィードバ
ックされる電圧が０．５ Ｖ低くなるので、電圧レギュ
レータ１００は出力端子６の電圧を０．５Ｖ上昇させる
べく働き、出力電圧が２．Ｏｖとなる。
次に番号３の場合のようにＡＯ，Ａｔ及びＡ。
を“Ｈ”とし、他を“Ｌ”とする。そうすると、闇値が
一〇、７５Ｖのトランジスタ４０が介在されることにな
り、降圧回路６０の降圧値は０．７５Ｖとなり、前述し
たところと同様にして出力端子６の電圧は２．２５Ｖと
なる。以下、０．２５Ｖ刻みに３．７５Ｖまでの出力を
得ることができる。つまり、短絡線で区分される３つの
回路Ａ、Ｂ、Ｃの３つの部分から、各１つの回路に存す
るトランスミッションゲートをオンすると、回路Ｃは電
圧降下０５回回路は電圧降下０．５Ｖ、回路Ａは電圧降
下０．７５Ｖを得さしめ、その組み合わせにより第１表
の電圧を得るのである。
一〇、７５Ｖのトランジスタ４０が介在されることにな
り、降圧回路６０の降圧値は０．７５Ｖとなり、前述し
たところと同様にして出力端子６の電圧は２．２５Ｖと
なる。以下、０．２５Ｖ刻みに３．７５Ｖまでの出力を
得ることができる。つまり、短絡線で区分される３つの
回路Ａ、Ｂ、Ｃの３つの部分から、各１つの回路に存す
るトランスミッションゲートをオンすると、回路Ｃは電
圧降下０５回回路は電圧降下０．５Ｖ、回路Ａは電圧降
下０．７５Ｖを得さしめ、その組み合わせにより第１表
の電圧を得るのである。
なお、回路Ａ、Ｂの対応位置のトランスミソジョンゲー
トを共にオンして既抗用トランジスタを並列的に介在さ
せ第１表にない中間の値を得ることも可能である。また
、各トランスミッションゲートのオン、オフを随時切り
換えることとして降圧回路の降圧値を調整することによ
り基準電圧発生回路１出力の変動を吸収するトリミング
が可能となる。
トを共にオンして既抗用トランジスタを並列的に介在さ
せ第１表にない中間の値を得ることも可能である。また
、各トランスミッションゲートのオン、オフを随時切り
換えることとして降圧回路の降圧値を調整することによ
り基準電圧発生回路１出力の変動を吸収するトリミング
が可能となる。
以上説明したとおり、本発明のマイクロコンピュータに
おいては、制御データを変更することによって降圧値を
変更して複数の出力電圧の設定が可能になる。
おいては、制御データを変更することによって降圧値を
変更して複数の出力電圧の設定が可能になる。
また、降圧回路は、基準電圧発生回路から出力される基
準電圧が変動したときに降圧値を調整してトリミングが
できるという効果がある。
準電圧が変動したときに降圧値を調整してトリミングが
できるという効果がある。
第１図は、本発明に係るマイクロコンピュータ要部の構
成を示す回路図、第２図はその周辺回路のブロック図、
第３図は従来の電圧レギュレータの構成を示す回路図で
ある。 １・・・基準電圧発生回路 ２・・・比較器６・・・出
力端子 ６０・・・降圧回路１００ ・・・電圧レギ
ュレータ ３００ ・・・ＣＰＵ１Ｏ□１）・・・３
２・・・トランスミッションゲートなお、図中、同一符
号は同一、又は相当部分を示す。
成を示す回路図、第２図はその周辺回路のブロック図、
第３図は従来の電圧レギュレータの構成を示す回路図で
ある。 １・・・基準電圧発生回路 ２・・・比較器６・・・出
力端子 ６０・・・降圧回路１００ ・・・電圧レギ
ュレータ ３００ ・・・ＣＰＵ１Ｏ□１）・・・３
２・・・トランスミッションゲートなお、図中、同一符
号は同一、又は相当部分を示す。
Claims (1)
- （１）入力電圧を出力電圧と比較して出力電圧を一定電
圧とすべく制御する電圧レギュレータを備えたマイクロ
コンピュータにおいて、 前記出力電圧の降圧回路を備え、該降圧回路の降圧値を
制御する手段を備えることを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200661A JPH0363805A (ja) | 1989-08-02 | 1989-08-02 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200661A JPH0363805A (ja) | 1989-08-02 | 1989-08-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363805A true JPH0363805A (ja) | 1991-03-19 |
Family
ID=16428121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200661A Pending JPH0363805A (ja) | 1989-08-02 | 1989-08-02 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363805A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173049A (ja) * | 2011-02-18 | 2012-09-10 | Renesas Electronics Corp | 半導体装置 |
| JP2020510397A (ja) * | 2017-03-08 | 2020-04-02 | 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 低ドロップアウトレギュレータ |
-
1989
- 1989-08-02 JP JP1200661A patent/JPH0363805A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012173049A (ja) * | 2011-02-18 | 2012-09-10 | Renesas Electronics Corp | 半導体装置 |
| US8860392B2 (en) | 2011-02-18 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device including voltage generating circuit |
| JP2020510397A (ja) * | 2017-03-08 | 2020-04-02 | 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 低ドロップアウトレギュレータ |
| JP2021185506A (ja) * | 2017-03-08 | 2021-12-09 | 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. | 低ドロップアウトレギュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3738280B2 (ja) | 内部電源電圧生成回路 | |
| US6922321B2 (en) | Overcurrent limitation circuit | |
| US4810948A (en) | Constant-voltage regulated power supply circuit | |
| US20160112042A1 (en) | Gate Leakage Based Low Power Circuits | |
| US20170052552A1 (en) | Single ldo for multiple voltage domains | |
| US10312818B2 (en) | Control circuit and method for programming an output voltage of a power converter | |
| US11467613B2 (en) | Adaptable low dropout (LDO) voltage regulator and method therefor | |
| JPH04143791A (ja) | 液晶表示器駆動電源回路 | |
| JP2003084846A (ja) | 基準電圧発生回路 | |
| US10303193B2 (en) | Voltage regulator circuit, corresponding device, apparatus and method | |
| US7145318B1 (en) | Negative voltage regulator | |
| KR20180059559A (ko) | 프로세서 타일용 드룹 검출 및 규제 | |
| JPH04277920A (ja) | レベルシフト回路 | |
| JPH08211954A (ja) | 電源降圧回路 | |
| US8085006B2 (en) | Shunt regulator | |
| US6445170B1 (en) | Current source with internal variable resistance and control loop for reduced process sensitivity | |
| JP2933070B2 (ja) | チャ−ジポンプ回路 | |
| US10152937B2 (en) | Semiconductor device, power supply circuit, and liquid crystal display device | |
| JPH0363805A (ja) | マイクロコンピュータ | |
| US6297688B1 (en) | Current generating circuit | |
| US20040039953A1 (en) | Digital system with an output buffer with a switching current settable to load-independent constant values | |
| US20240210976A1 (en) | Regulator circuit for parallel configuration and user device including the same | |
| US5280234A (en) | Voltage regulator circuit | |
| US5770939A (en) | Programmable amplitude ramp generator for automotive voltage regulators | |
| JPS61140880A (ja) | 電池電圧検出回路 |