JPH036125A - Clocked in-phase circuit - Google Patents
Clocked in-phase circuitInfo
- Publication number
- JPH036125A JPH036125A JP1140403A JP14040389A JPH036125A JP H036125 A JPH036125 A JP H036125A JP 1140403 A JP1140403 A JP 1140403A JP 14040389 A JP14040389 A JP 14040389A JP H036125 A JPH036125 A JP H036125A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel transistor
- noise
- turned
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 13
- 230000007257 malfunction Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に用いられるクロックド同相
回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clocked in-phase circuit used in a semiconductor integrated circuit.
第2図は従来のクロックド同相回路の一例の回路図であ
る。クロック信号φ、■によりトランジスタQ2.Q!
がオフすることで負荷容量C1の電荷を保持し得る回路
である。トランジスタQ21Q、がオフ状態で負荷容量
C1に蓄られた電荷が放電された状態の時、Pチャネル
型トランジスタのソース電極である電源にノイズが発生
するとPチャネル型トランジスタQ5.Q2のゲート・
ソース間電圧の変化により、トランジスタQs、Qaが
オンとなり、負荷容量C1に電荷が充電されて誤動作を
起こす可能性がある。また、トランジスタQ2.Q3が
オフ状態で負荷容量C1に電荷が充電された状態の時、
Nチャネル型トランジスタQ6のソース電極である接地
にノイズが発生すると、Nチャネル型トランジスタQs
、Qaのゲート・ソース間の電圧変化によりトランジス
タQ、、Q、がオンとなり、負荷容量C1に蓄られた電
荷が放電されて誤動作を起こす可能性がある。FIG. 2 is a circuit diagram of an example of a conventional clocked in-phase circuit. Transistor Q2. Q!
This is a circuit that can hold the charge of the load capacitor C1 by turning off. When transistor Q21Q is off and the charge stored in load capacitor C1 is discharged, if noise occurs in the power supply, which is the source electrode of the P-channel transistor, P-channel transistor Q5. Q2 gate
Due to the change in the voltage between the sources, the transistors Qs and Qa are turned on, and the load capacitor C1 is charged with charge, which may cause malfunction. Also, transistor Q2. When Q3 is off and load capacitance C1 is charged,
When noise occurs at the ground, which is the source electrode of the N-channel transistor Q6, the N-channel transistor Qs
, Qa may turn on due to a voltage change between the gate and source of Qa, and the charge stored in the load capacitor C1 may be discharged, causing a malfunction.
上述した従来のクロックド同相回路はPチャネル型トラ
ンジスタQ、のソース電極である電源にノイズが発生し
た時、トランジスタQ a 、 Q 2がオンとなり誤
動作を起こす可能性があり、またNチャネル型トランジ
スタQ6のソース電極であるグランドにノイズが発生し
た時トランジスタQ31Q6がオンとなり誤動作を起こ
す可能性があるという欠点があった。In the conventional clocked common-mode circuit described above, when noise occurs in the power supply that is the source electrode of the P-channel transistor Q, the transistors Q a and Q 2 may turn on and malfunction, and the N-channel transistor There is a drawback that when noise occurs in the ground, which is the source electrode of Q6, transistors Q31Q6 may turn on and cause malfunction.
本発明の目的は、これらの欠点を除き、誤動作の可能性
を少くしたクロックド同相回路を提供することにある。An object of the present invention is to provide a clocked common-mode circuit which eliminates these drawbacks and reduces the possibility of malfunction.
本発明のクロックド同相回路の構成は、データ入力信号
をゲート入力としてソース電極を電源に接続した第1の
Nチャネル型トランジスタとクロック逆相信号をゲート
入力とする第10Pチヤネル型トランジスタとを直列接
続し、前記データ信号をゲート入力としてソース電極を
接地接続した第20Pチヤネル型トランジスタとクロッ
ク信号をゲート入力とする第2ONチヤネル型トランジ
スタとを直列接続し、前記第1のPチャネル型トランジ
スタのソース電極及び前記第2のNチャネル型トランジ
スタのドレイン電極を共通接続して出力端としたことを
特徴とする。The configuration of the clocked in-phase circuit of the present invention is such that a first N-channel transistor whose gate input is a data input signal and whose source electrode is connected to a power supply is connected in series with a tenth P-channel transistor whose gate input is a clock negative phase signal. A 20th P-channel transistor whose gate input is the data signal and whose source electrode is grounded is connected in series with a second ON-channel transistor whose gate input is the clock signal, and the source of the first P-channel transistor is connected in series. The present invention is characterized in that the electrode and the drain electrode of the second N-channel transistor are commonly connected to form an output terminal.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は、本発明のクロックド同相回路の一実施例の回
路図である。電源VDDをソース電極とするNチャネル
型トランジスタQ1、このトランジスタQ1に直列接続
されているPチャネル型トランジスタQ2、グランドを
ソース電極とするPチャネル型トランジスタQ4% こ
のトランジスタQ4に直列接続されているNチャネル型
トランジスタQ、で構成される。FIG. 1 is a circuit diagram of an embodiment of the clocked in-phase circuit of the present invention. An N-channel transistor Q1 whose source electrode is the power supply VDD, a P-channel transistor Q2 connected in series to this transistor Q1, a P-channel transistor Q4% whose source electrode is the ground, an N-channel transistor Q4 connected in series to this transistor Q4. It consists of a channel type transistor Q.
データ信号Aがハイの時、トランジスタQtはオンとな
り、トランジスタQ4はオフとなる。クロック信号φが
ハイとなると、トランジスタQ2゜Q、はオンとなり負
荷容量C1に電荷が充電される。そしてクロック信号φ
がロウになると、トランジスタQ2.Q3はオフとなり
、負荷容量C1の電荷は保持される。Pチャネル型トラ
ンジスタQ、がオンしていても、そのドレイン電圧はゲ
ート電圧より低くならないから、データ信号Aがロウと
なり、トランジスタQ4がオンとなっていてもグランド
に発生したノイズによって、トランジスタQ、のドレイ
ン電圧がゲート電圧より低くなることはなく、トランジ
スタQ、のソース電圧がゲート電圧より低くなることは
ない。従って、グランドノイズによりトランジスタQ、
のソース・ゲート間の電圧がしきい値を越えることはな
いので、トランジスタQ3はオフ状態のままで、負荷容
量C1の電荷が放電されるという誤動作は起こさない。When data signal A is high, transistor Qt is on and transistor Q4 is off. When the clock signal φ becomes high, the transistor Q2°Q turns on and charges the load capacitor C1. and clock signal φ
becomes low, transistor Q2. Q3 is turned off and the charge on the load capacitor C1 is held. Even if the P-channel transistor Q is on, its drain voltage will not become lower than the gate voltage, so the data signal A will be low, and even if the transistor Q4 is on, the noise generated on the ground will cause the transistor Q, The drain voltage of transistor Q is never lower than the gate voltage, and the source voltage of transistor Q is never lower than the gate voltage. Therefore, due to ground noise, transistor Q,
Since the voltage between the source and gate of the transistor Q3 does not exceed the threshold value, the transistor Q3 remains in an off state, and a malfunction in which the charge in the load capacitance C1 is discharged does not occur.
また、データ信号Aがロウの時、トランジスタQlはオ
フとなり、トランジスタQ4はオンとなる。クロック信
号φがハイとなると、トランジスタQ2.Q3はオンと
なり、負荷容量C1に蓄えられた電荷が放電される。そ
してクロック信号φがロウになると、トランジスタQ2
.Q3はオフとなり、負荷容量C1の電荷は保持される
。Nチャネル型トランジスタQ1がオンとなってもその
ドレイン電圧はゲート電圧より高くならないから、デー
タ信号AがハイとなりトランジスタQ1がオンとなって
いても電源に発生したノイズによってトランジスタQ+
のドレイン電圧がゲート電圧より高くなることはないの
で、トランジスタQ2のソース電圧がゲート電圧より高
くなることはない。Further, when the data signal A is low, the transistor Ql is turned off and the transistor Q4 is turned on. When clock signal φ goes high, transistors Q2. Q3 is turned on and the charge stored in the load capacitor C1 is discharged. Then, when the clock signal φ becomes low, the transistor Q2
.. Q3 is turned off and the charge on the load capacitor C1 is held. Even when the N-channel transistor Q1 is turned on, its drain voltage does not become higher than the gate voltage, so even if the data signal A is high and the transistor Q1 is turned on, the noise generated in the power supply causes the transistor Q+
Since the drain voltage of transistor Q2 never becomes higher than the gate voltage, the source voltage of transistor Q2 never becomes higher than the gate voltage.
従って電源ノイズによりトランジスタQ2のソース・ゲ
ート間の電圧がしきい値を越えることはなく、トランジ
スタQ2はオフ状態のままで負荷容量C1に電荷が充電
されるという誤動作は起こさない。Therefore, the voltage between the source and gate of the transistor Q2 will not exceed the threshold value due to power supply noise, and a malfunction in which the transistor Q2 remains off and the load capacitor C1 is charged will not occur.
このように、本発明によって電源あるいはグランドに発
生したノイズによって誤動作しないクロックド同相回路
が得られる。As described above, the present invention provides a clocked common-mode circuit that does not malfunction due to noise generated in the power supply or ground.
〔発明の効果〕
以上の説明で明かなように本発明のクロックド同相回路
は、電源あるいはグランドに発生したノイズによって誤
動作することを防ぐことができると共に、従来の回路に
比べてトランジスタ数を少なくできるという効果がある
。[Effects of the Invention] As is clear from the above description, the clocked common-mode circuit of the present invention can prevent malfunctions caused by noise generated in the power supply or ground, and can reduce the number of transistors compared to conventional circuits. There is an effect that it can be done.
第1図は本発明のクロックド同相回路の一実施例の回路
図、第2図は従来のクロックド同相回路の一例の回路図
である。
A・・・・・・データ信号、φ・・・・・・クロック信
号、■・・・・・・クロック逆相信号、n・・・・・・
トランジスタ出力、V on−・・−電源、C1・・・
・・・負荷容量、Ql、 Q31Q a 、 Q *・
・・・・・Nチャネル型トランジスタ、C2゜C4,Q
s、 Qv・・・・・・Pチャネル型トランジスタ。FIG. 1 is a circuit diagram of an embodiment of a clocked in-phase circuit of the present invention, and FIG. 2 is a circuit diagram of an example of a conventional clocked in-phase circuit. A...Data signal, φ...Clock signal, ■...Clock reverse phase signal, n......
Transistor output, V on - power supply, C1...
...Load capacity, Ql, Q31Q a, Q *・
...N-channel transistor, C2゜C4,Q
s, Qv...P channel type transistor.
Claims (1)
接続した第1のNチャネル型トランジスタとクロック逆
相信号をゲート入力とする第1のPチャネル型トランジ
スタとを直列接続し、前記データ信号をゲート入力とし
てソース電極を接地接続した第2のPチャネル型トラン
ジスタとクロック信号をゲート入力とする第2のNチャ
ネル型トランジスタとを直列接続し、前記第1のPチャ
ネル型トランジスタのソース電極及び前記第2のNチャ
ネル型トランジスタのドレイン電極を共通接続して出力
端としたことを特徴とするクロックド同相回路。A first N-channel transistor whose gate input is a data input signal and whose source electrode is connected to a power supply is connected in series with a first P-channel transistor whose gate input is a reverse phase clock signal, and the data signal is input to the gate. A second P-channel transistor whose source electrode is grounded and a second N-channel transistor whose gate input is a clock signal are connected in series, and the source electrode of the first P-channel transistor and the second A clocked in-phase circuit characterized in that drain electrodes of N-channel transistors are commonly connected to serve as an output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1140403A JP2546894B2 (en) | 1989-06-01 | 1989-06-01 | Clocked in-phase circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1140403A JP2546894B2 (en) | 1989-06-01 | 1989-06-01 | Clocked in-phase circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH036125A true JPH036125A (en) | 1991-01-11 |
JP2546894B2 JP2546894B2 (en) | 1996-10-23 |
Family
ID=15267958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1140403A Expired - Lifetime JP2546894B2 (en) | 1989-06-01 | 1989-06-01 | Clocked in-phase circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2546894B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100500330B1 (en) * | 1997-02-27 | 2005-10-06 | 산요덴키가부시키가이샤 | Hair treatment equipment |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4980941A (en) * | 1972-12-11 | 1974-08-05 | ||
JPS5034434A (en) * | 1973-07-30 | 1975-04-02 | ||
JPS5634233A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Complementary level converting circuit |
JPS59207735A (en) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | Input circuit |
-
1989
- 1989-06-01 JP JP1140403A patent/JP2546894B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4980941A (en) * | 1972-12-11 | 1974-08-05 | ||
JPS5034434A (en) * | 1973-07-30 | 1975-04-02 | ||
JPS5634233A (en) * | 1979-08-29 | 1981-04-06 | Hitachi Ltd | Complementary level converting circuit |
JPS59207735A (en) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | Input circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100500330B1 (en) * | 1997-02-27 | 2005-10-06 | 산요덴키가부시키가이샤 | Hair treatment equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2546894B2 (en) | 1996-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1986006539A3 (en) | Voltage multiplier circuit | |
JPS58215827A (en) | Logical circuit | |
JPS5827915B2 (en) | reset circuit | |
JPH036125A (en) | Clocked in-phase circuit | |
US20050083106A1 (en) | Analog voltage distribution on a die using switched capacitors | |
JP3242149B2 (en) | Dynamic frequency divider | |
JPH04239221A (en) | Semiconductor integrated circuit | |
JPS592438A (en) | Dynamic logical circuit | |
JPH0316648B2 (en) | ||
JP3105650B2 (en) | Semiconductor integrated circuit device | |
JPS61196614A (en) | Chopper type comparator | |
JP2869989B2 (en) | Static booster circuit | |
US5929666A (en) | Bootstrap circuit | |
JPH0358623A (en) | Clocked inverter circuit | |
JPS62135013A (en) | Output circuit | |
JPH036124A (en) | Clocked inverter circuit | |
JPH04237214A (en) | Clocked inverter | |
JP2734009B2 (en) | Voltage conversion circuit | |
JP2745697B2 (en) | Semiconductor integrated circuit | |
JPS61296817A (en) | Power-on reset circuit | |
JPH0541091A (en) | Semiconductor integral circuit | |
JPH03175733A (en) | Clocked nand circuit | |
JP2867504B2 (en) | Output buffer circuit | |
JPH01298808A (en) | Filter circuit | |
JPS61247123A (en) | Tri-state value output circuit |