JPH0360253A - Communication controller - Google Patents
Communication controllerInfo
- Publication number
- JPH0360253A JPH0360253A JP1194291A JP19429189A JPH0360253A JP H0360253 A JPH0360253 A JP H0360253A JP 1194291 A JP1194291 A JP 1194291A JP 19429189 A JP19429189 A JP 19429189A JP H0360253 A JPH0360253 A JP H0360253A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- signal
- section
- communication frame
- frame signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 46
- 230000005540 biological transmission Effects 0.000 claims abstract description 39
- 108091006146 Channels Proteins 0.000 description 31
- 238000000034 method Methods 0.000 description 15
- 230000004913 activation Effects 0.000 description 6
- COCLLEMEIJQBAG-UHFFFAOYSA-N 8-methylnonyl 2-methylprop-2-enoate Chemical compound CC(C)CCCCCCCOC(=O)C(C)=C COCLLEMEIJQBAG-UHFFFAOYSA-N 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
- Radio Relay Systems (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、ディジタル通信端末の通信制御を行う通信制
御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication control device that controls communication of a digital communication terminal.
［従来の技術］
従来の通信制御装置の受信部は次のように構成されてい
る。すなわち、複数のフレーム信号を受信して蓄積でき
る受信バッファ、回線インターフェース部およびこの回
線インターフェース部から受信したフレーム信号のアド
レス、フレーム長、フレームシーケンス等の正常性をチ
エツクし送信順序番号と受信バッファの受信状態から受
信バッファへの転送先を決定して転送するＣＰＵから構
成されている。また、従来の通信制御装置が実行する通
信手順は、Ｇｏ−ＢＡＣＫ−Ｎ方式と呼ばれる通信手順
により行われている。すなわち、送信側が送信順序番号
を有するフレーム信号をこの番号順に連続して受信側に
対して送信し、このとき受信側から送信順序番号の再送
を要求されたら、このとき既にこの再送要求された送信
順序番号以上の送信順序番号を送信していても、送信側
は再送要求された送信順序番号から連続した番号順で送
信し直すものとなっている。[Prior Art] A receiving section of a conventional communication control device is configured as follows. In other words, it checks the normality of the reception buffer that can receive and store multiple frame signals, the line interface section, and the address, frame length, frame sequence, etc. of the frame signal received from this line interface section, and checks the transmission order number and the reception buffer. It consists of a CPU that determines the transfer destination from the receiving state to the receiving buffer and transfers the data. Furthermore, the communication procedure executed by the conventional communication control device is based on a communication procedure called the Go-BACK-N method. In other words, if the transmitting side successively transmits frame signals having transmission sequence numbers to the receiving side in the order of these numbers, and the receiving side requests retransmission of the transmission sequence number, at this time the transmission for which the retransmission request was made has already been made. Even if a transmission sequence number greater than or equal to the sequence number is transmitted, the transmitting side retransmits in consecutive numerical order starting from the transmission sequence number requested for retransmission.
そして、このＧｏ−ＢＡＣＫ−Ｎ方式のうちの１つの方
式であるＸ、２５リジ工クト通信手順を実行する通信制
御装置の受信部は、受信したフレームの送信順序番号の
次の送信順序番号を受信状態番号として有してして、次
に受信したフレームの送信順序番号がこの受信状態番号
と一致しかつ、他の受信条件、すなわちアドレス、フレ
ーム長、フレームチエツクシーケンス等が正常であれば
このフレームを受信してこの受信状態番号を更新する。Then, the reception unit of the communication control device that executes the X, 25 re-engineered communication procedure, which is one of the Go-BACK-N methods, sends the transmission sequence number next to the transmission sequence number of the received frame. This reception status number is used if the transmission sequence number of the next received frame matches this reception status number, and other reception conditions such as address, frame length, frame check sequence, etc. are normal. Receive a frame and update this reception status number.
そして、受信したフレームの送信順序番号が受信状態番
号を超えた場合は、例え他の受信条件を満足していても
このフレーム以降に受信されるフレーム信号を全て廃棄
し、送信側に対して受信状態番号を付加したりジェクト
フレーム信号を送信する。If the transmission order number of the received frame exceeds the reception status number, all frame signals received after this frame are discarded even if other reception conditions are satisfied, and the transmission side Add a status number or send a target frame signal.
そして、このリジェクトフレーム信号を受信した送信側
は、この受信状態番号に一致した送信順序番号から逐一
再送するようになっているため、外部への出力の制限が
なければ、受信部ではフレーム１つ分の受信バッファを
設けてこの連続した順序で到来する受信情報を受信して
外部に送出できる。Then, the transmitting side that receives this reject frame signal retransmits it one by one starting from the transmission order number that matches this reception status number, so if there is no restriction on output to the outside, the receiving unit will only send one frame. It is possible to receive the received information that arrives in this consecutive order and send it to the outside by providing a reception buffer for the number of times.
一方、衛星回線のように伝搬遅延の大きいしかも高速の
回線の通信手順には、選択再送（Ｓｅ １ｅｃｔｉｖｅ
Ｒｅｐｅａｔ）方式が使用されている。この方式に
おいては、送信側は受信部から再送要求があったフレー
ム信号だけを再送するようになっている。そして、受信
部はフレーム信号の送信順序番号が不連続となっていて
もこのフレーム信号を受信した後、送信側に対して再送
要求を送信し、その後送信側から連続した送信順序番号
を受信したときにこの連続した送信順序番号に基づくフ
レーム信号を受信して外部に送出するものとなっている
。On the other hand, communication procedures for high-speed lines with large propagation delays, such as satellite lines, include selective retransmission.
Repeat method is used. In this system, the transmitting side retransmits only frame signals for which a retransmission request has been made from the receiving unit. Then, even if the transmission sequence numbers of the frame signals are discontinuous, after receiving this frame signal, the reception unit transmits a retransmission request to the transmission side, and then receives consecutive transmission sequence numbers from the transmission side. Sometimes, frame signals based on these consecutive transmission order numbers are received and sent to the outside.
［発明が解決しようとする課題］
上述した従来の通信制御装置は、これに使用される通信
手順が伝搬遅延の大きいかつ、高速回線である衛星回線
のような場合には適していない。[Problems to be Solved by the Invention] The conventional communication control device described above is not suitable for cases where the communication procedure used therein has a large propagation delay and is a high-speed line such as a satellite line.
すなわち、Ｇｏ−ＢＡＣＫ−Ｎ方式と呼ばれる通信手順
は、回線の伝送エラーがあったとき、受信側からの再送
要求が送信側に届くまでに、送信側では既に大量のフレ
ーム信号を送信していて、これを再送要求があったフレ
ーム信号から再送することになり、伝送効率が著しく低
下するという問題があった。また、選択再送方式と呼ば
れる通信手順は、再送要求を送信して連続した送信順序
番号に基づくフレーム信号を受信したとき、ＣＰＵが受
信バッファに蓄積された複数の受信データおよび受信し
た送信順序番号から外部に転送するデータを決定して、
このデータを転送しているためにこの転送処理に要する
時間がかかり、伝送効率が向上できないという問題があ
った。In other words, in the communication procedure called the Go-BACK-N method, when there is a line transmission error, by the time a retransmission request from the receiving side reaches the sending side, the sending side has already transmitted a large amount of frame signals. , this has to be retransmitted starting from the frame signal for which the retransmission request has been made, resulting in a problem that the transmission efficiency is significantly reduced. In addition, in a communication procedure called the selective retransmission method, when a retransmission request is sent and a frame signal based on consecutive transmission order numbers is received, the CPU uses the multiple received data accumulated in the reception buffer and the received transmission order number. Decide which data to transfer externally,
Since this data is transferred, it takes time for this transfer process, and there is a problem that the transmission efficiency cannot be improved.
［課題を解決するための手段］
このような課題を解決するために本発明の通信制御装置
は、回線インターフェース部から到来する通信フレーム
信号の一時記憶を行うＦＩＦＯメモリと、通信フレーム
信号の中から特殊情報が抽出されたとき制御信号を送出
する受信判断部と、送信順序番号の状態を記憶し受信判
断部からの制御信号を受信してこの記憶された送信順序
番号の状態に基づき通信フレーム信号の転送指示を行う
受信ステータス管理部と、この転送指示に基づいてＦＩ
ＦＯメモリに記憶された通信フレーム信号を受信バッフ
ァに転送した後再度外部に転送するＤＭＡ制御部とを備
えたものである。[Means for Solving the Problems] In order to solve such problems, the communication control device of the present invention includes a FIFO memory that temporarily stores communication frame signals arriving from a line interface section, and a FIFO memory that temporarily stores communication frame signals arriving from a line interface section. A reception judgment unit that sends out a control signal when special information is extracted, and a reception judgment unit that stores the state of the transmission sequence number, receives the control signal from the reception judgment unit, and generates a communication frame signal based on the stored state of the transmission sequence number. A reception status management unit that issues a transfer instruction, and a reception status management unit that issues an FI transfer instruction.
It is equipped with a DMA control unit that transfers the communication frame signal stored in the FO memory to the reception buffer and then transfers it to the outside again.
［作用］
受信判断部は、通信フレーム信号の中の特殊情報を抽出
すると、受信ステータス管理部に対して制御信号を送出
する。そして、受信ステータス管理部は、この制御信号
を受信して記憶された送信順序番号の状態に基づき通信
フレーム信号の転送指示を行う。この結果、通信フレー
ム信号は外部に転送される。[Operation] When the reception determining section extracts special information from the communication frame signal, it sends a control signal to the reception status management section. Then, the reception status management section receives this control signal and instructs to transfer the communication frame signal based on the state of the stored transmission order number. As a result, the communication frame signal is transferred to the outside.
［実施Ｎ］ 次に、本発明について図面を参照して説明する。[Implementation N] Next, the present invention will be explained with reference to the drawings.
図は本発明の通信制御装置の一実施例を示すブロック図
である。同図において、１は回線（図示せず〉と接続さ
れたＳＩＯ部（回線インターフェース部）、２は競合制
御部、３はＣＰＵ、４は主メモリ、５，７はＦＩＦＯ（
Ｆｉｒｓｔ ＩｎＦｉｒｓｔ ０ｕｔ）メモリ、６
，８は受信判断部、９は受信バッファ、１０は受信ステ
ータス管理部、１１はＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍ
。The figure is a block diagram showing an embodiment of the communication control device of the present invention. In the figure, 1 is an SIO unit (line interface unit) connected to a line (not shown), 2 is a contention control unit, 3 is a CPU, 4 is a main memory, and 5 and 7 are FIFO units (
First InFirst 0ut) Memory, 6
, 8 is a reception judgment unit, 9 is a reception buffer, 10 is a reception status management unit, and 11 is a DMA (Direct Mem
.
ｒｙ Ａｃｃｅｓｓ）制御部である。そして、ａはリ
セット信号、ｂはチャンネル■起動要求信号（制御信号
）−ｃは受信中断信号、ｄは割り込み信号、ｅはチャン
ネルｌＤＭＡ要求信号、ｆはチャンネルｌＤＭＡ完了信
号、ｇはチャンネル２ＤＭＡ要求信号、ｈはチャンネル
２ＤＭＡ完了信号、ｉはＤＡＭアドレス信号である。な
お、この回線は衛星回線であり伝送速度７６８Ｋｂｐｓ
でフレーム長を固定とし、モジュロは１２８である。ま
た、競合制御部２はＳＩＯ部１からのデータとＣＰＵ３
からＳＩＯ部１へのデータの競合を制御するもので、Ｓ
ＩＯ部１が回線からのデータを受信中ではない限りＳＩ
Ｏ部１をアクセスしてＣＰＵ３からのデータを回線上に
送信できる。ry Access) control unit. And, a is a reset signal, b is a channel activation request signal (control signal), c is a reception interruption signal, d is an interrupt signal, e is a channel 1 DMA request signal, f is a channel 1 DMA completion signal, and g is a channel 2 DMA request signal. , h is a channel 2 DMA completion signal, and i is a DAM address signal. Please note that this line is a satellite line and has a transmission speed of 768Kbps.
The frame length is fixed and the modulo is 128. In addition, the contention control unit 2 uses data from the SIO unit 1 and the CPU 3
This controls data contention from SIO unit 1 to SIO unit 1.
SI unless IO unit 1 is receiving data from the line.
It is possible to access the O section 1 and transmit data from the CPU 3 onto the line.
そして、ＳＩＯ部１は回線インターフェース用のＬＳＩ
で構成され、回線を介して送信側に送信するときは、ア
ドレスフィールド、制御フィールドおよび情報フィール
ドから構成されるデータをＨＤＬＣフレーム信号として
回線上に送信する。The SIO section 1 is an LSI for line interface.
When transmitting to the transmitting side via a line, data consisting of an address field, a control field, and an information field is transmitted on the line as an HDLC frame signal.
また、送信側から回線を介して受信側である本通信制御
装置にＨＤＬＣフレーム信号が到来したときはこの信号
を受信して、アドレスフィールド、制御フィールドおよ
び情報フィールドの８ビツトデータに変換して、ＦＩＦ
Ｏメモリ５．７に送出して一時記憶させるとともに、こ
のデータを受信判断部６，８に送出する。この８ビツト
データを受信した受信判断部６では、これらのデータの
中からアドレスフィールド信号および制御フィールド信
号をラッチして次のように判断し制御を行う。すなわち
、この受信したデータがＣＰＵ３に対する制御情報であ
ってかつ、このときＳＩＯ部１から送出されるＦｅ２
（フレームチェックシーゲンス）信号が正常であるとき
は、ＣＰＵ３に対して割り込み信号ｄを送出し、ＣＰＵ
３にＦＩＦＯメモリ５に記憶された回線からのデータを
主メモリ３に転送させて記憶させる。また、受信判断部
６は受信したデータがＣＰＵ３に対する制御情報ではな
いときまたはＦＣ３信号が異常のときはＦＩＦＯメモリ
５にリセット信号ａを送出して、ＦＩＦＯメモリ５をク
リアする。Also, when an HDLC frame signal arrives from the transmitting side via the line to the receiving side, this communication control device, it receives this signal, converts it into 8-bit data of an address field, a control field, and an information field. FIF
The data is sent to the O memory 5.7 for temporary storage, and this data is also sent to the reception determining units 6 and 8. The reception determining section 6 that receives this 8-bit data latches the address field signal and control field signal from among these data and performs the following determination and control. That is, this received data is control information for the CPU 3, and Fe2 sent from the SIO unit 1 at this time.
(Frame check sequence) When the signal is normal, an interrupt signal d is sent to CPU3, and the CPU
3, the data from the line stored in the FIFO memory 5 is transferred to the main memory 3 and stored therein. Further, when the received data is not control information for the CPU 3 or when the FC3 signal is abnormal, the reception determining unit 6 sends a reset signal a to the FIFO memory 5 to clear the FIFO memory 5.
また、この８ビツトデータを受信した受信判断部８では
、受信判断部６と同様にこれらのデータの中からアドレ
スフィールド信号および制御フィールド信号をラッチし
て次のように判断し制御を行う。すなわち、この受信し
たデータが受信バッファ９を介して外部〈図示せず〉に
送出される情報（特殊情報）でありかつ、このときＳＩ
Ｏ部ｌから送出されるＦＣ３信号が正常であるときは、
制御フィールド信号から送信順序番号〈以下、ＮＳとい
う）を抽出して、受信ステータス管理部■０に対してこ
のＮＳとチャンネル１起動要求信号すとを送出する。ま
た、受信判断部８は、受信したデータが外部に送出する
情報ではないとき、またはＦＣＳ信号が異常のときはＦ
ＩＦＯメモリ７にリセット信号ａを送出して、ＦＩＦＯ
メモリ７をクリアする。また、受信判断部８は、受信ス
テータス管理部１０から受信中断信号Ｃを入力したとき
も同様にＦＩＦＯメモリ７をクリアする。Further, the reception determining section 8 which has received the 8-bit data latches the address field signal and the control field signal from these data in the same way as the reception determining section 6, and performs the following determination and control. That is, this received data is information (special information) sent to the outside (not shown) via the reception buffer 9, and at this time, the SI
When the FC3 signal sent from O section I is normal,
A transmission sequence number (hereinafter referred to as NS) is extracted from the control field signal, and this NS and a channel 1 activation request signal are sent to the reception status management section (2)0. In addition, when the received data is not information to be sent to the outside, or when the FCS signal is abnormal,
Sends a reset signal a to the IFO memory 7 and resets the FIFO
Clear memory 7. Further, the reception determination section 8 similarly clears the FIFO memory 7 when receiving the reception interruption signal C from the reception status management section 10.
こうして、受信判断部８が受信ステータス管理部１０に
チャンネル１起動要求信号すを送出することにより、受
信ステータス管理部１０はＤＭＡ制御部１１にチャンネ
ルｌＤＭＡ要求信号ｅを送出してＦＩＦＯメモリ７に記
憶されたデータを受信バッファ９に転送させる。その後
、受信ステータス管理部１０は、ＤＭＡ制御部１１にチ
ャンネル２ＤＭＡ要求信号ｇを送出して受信バッファ９
に転送されたデータを外部に転送させる。なお、受信バ
ッファ９は、ランダムアクセスメモリで構威され１２８
個のフレーム信号が記憶できる。In this way, the reception determining section 8 sends the channel 1 activation request signal e to the reception status management section 10, so that the reception status management section 10 sends the channel 1 DMA request signal e to the DMA control section 11 and stores it in the FIFO memory 7. The received data is transferred to the reception buffer 9. Thereafter, the reception status management section 10 sends a channel 2 DMA request signal g to the DMA control section 11 and sends a channel 2 DMA request signal g to the reception buffer 9.
Transfer the data transferred to the outside. Note that the reception buffer 9 is composed of a random access memory 128.
frame signals can be stored.
次に、受信ステータス管理部１０の動作について更に詳
述する。受信ステータス管理部１０は、１２８個の７リ
ツプフロツプと１個の７ビツト２進カウンタとで構成さ
れている。そして、この１２８個のフリップフロップは
、受信したフレーム信号のＮＳのＯから１２７までの番
号に対応している。今、ＤＭＡ制御部１１に対してチャ
ンネルｌＤＭＡ要求信号ｅを送出し、ＦＩＦＯメモリ７
から受信バッファ９にデータ転送が完了すると、このＮ
Ｓに該当するフリップフロップがセットされる。そして
、ＤＭＡ制御部１１に対してチャンネル２ＤＭＡ要求信
号ｇを送出し、受信バッファ９から外部にデータ転送が
完了すると、このＮＳに該当するフリップフロップがリ
セットされる。Next, the operation of the reception status management section 10 will be described in further detail. The reception status management section 10 is composed of 128 7-lip flops and one 7-bit binary counter. These 128 flip-flops correspond to the numbers from O to 127 of the NS of the received frame signal. Now, the channel 1 DMA request signal e is sent to the DMA control unit 11, and the FIFO memory 7
When the data transfer is completed from to the reception buffer 9, this N
The flip-flop corresponding to S is set. Then, a channel 2 DMA request signal g is sent to the DMA control unit 11, and when data transfer from the reception buffer 9 to the outside is completed, the flip-flop corresponding to this NS is reset.
また、７ビツト２進カウンタは、初期状態では「Ｏ」に
セットされ、チャンネル２ＤＭＡ要求信号ｇによる転送
が完了する毎にカウントアツプされる。Further, the 7-bit binary counter is set to "O" in the initial state, and is incremented every time a transfer based on channel 2 DMA request signal g is completed.
そして、受信ステータス管理部１０は、受信判断部８か
らＮＳとともにチャンネル１起動要求信号すを受は付け
ると、このＮＳが未受信であってかつ、ＮＳに該当する
フリップフロップがｒ□。Then, when the reception status management section 10 receives the channel 1 activation request signal together with the NS from the reception judgment section 8, the NS is unreceived and the flip-flop corresponding to the NS is r□.
であり、ＤＭＡｌｌｌ１１部１１が転送動作中でなけれ
ば、ＤＭＡ１ｉｌＪ御部１１に対して次のようなチャン
ネルｌＤＭＡ要求信号を送出する。すなわち、受信ステ
ータス管理部１０は、ＤＭＡ制御部１１に対してこのＮ
Ｓの値から７ビツト２進カウンタ値をモジュロ１２８で
減算したメモリ上位アドレス値として含むチャンネルｌ
ＤＭＡ要求信号ｅを送出する。If the DMAll11 unit 11 is not in the transfer operation, it sends the following channel 1DMA request signal to the DMA1ilJ control unit 11. That is, the reception status management section 10 sends this N to the DMA control section 11.
Channel l containing the 7-bit binary counter value modulo 128 subtracted from the value of S as the memory upper address value.
Sends a DMA request signal e.
また、受信ステータス管理部１０は、次のような場合に
はチャンネルｌＤＭＡ要求信号ｅを送出しない。すなわ
ち、チャンネル２のＤＭＡがデータ転送動作中のとき、
またはＮＳに対応するフリップフロップがセットされて
「１」であるとき、またはＮＳが既に受信されこれが外
部に送信されて既にこのフリップフロップがリセットさ
れ「０」になっているときは、チャンネルｌＤＭＡ要求
信号ｅを送出せず、受信判断部８に対して受信中断信号
Ｃを送出して、ＦＩＦＯメモリ７をクリアさせる。Further, the reception status management unit 10 does not send the channel IDMA request signal e in the following cases. That is, when the DMA of channel 2 is in data transfer operation,
Or when the flip-flop corresponding to NS is set and is "1", or when NS has already been received and it has been sent to the outside and this flip-flop has already been reset and is "0", the channel IDMA request It does not send the signal e, but sends a reception interruption signal C to the reception determining section 8 to clear the FIFO memory 7.
そして、受信ステータス管理部１０は、チャンネルｌＤ
ＭＡ要求信号ｅを送出して、ＤＭＡ制御部１１によりＦ
ＩＦＯメモリ７から受信バッファ９へのデータ転送が行
われて、その結果ＤＭＡ制御部１１からＤＭＡの動作が
完了したことを示すチャンネルｌＤＭＡ完了信号ｆを受
は付けると、ＮＳに該当するフリップフロップをセット
する。Then, the reception status management unit 10 controls the channel ID.
The DMA control unit 11 sends the MA request signal e and
When the data is transferred from the IFO memory 7 to the reception buffer 9 and the channel IDMA completion signal f indicating that the DMA operation is completed is received from the DMA control unit 11 as a result, the flip-flop corresponding to NS is activated. set.
次に、受信ステータス管理部１０は、７ビツト２進カウ
ンタの値と同じ値のＮＳに該当するフリップフロップ（
上記でセットしたフリップフロップ〉がセットされてい
るときは、ＤＭＡ制御部１１に対してこのＮＳの値から
７ビツト２進カウンタの値をモジュロ１２８で減算した
値をメモリ上位アドレス値として含むチャンネル２ Ｄ
ＭＡ要求信号ｇを送出する。この結果、ＤＭＡｌ１１御
部１１によって受信バッファ９から外部へのデータ転送
が行われＤＭＡｖＩ御部１１からデータ転送動作の終了
を示すチャンネル２ＤＭＡ完了信号りが送出されると、
受信ステータス管理部ｌＯはこの信号を受は付けて、該
当するフリップフロップをリセットし、７ビツト２進カ
ウンタをカウントアツプする。そして、その後このカウ
ントアツプしたカウンタ値と同じ値のＮＳに該当するフ
リップフロップがセットされているときは、このＮＳに
係る外部へのデータ転送が優先し、このとき受信判断部
８からチャンネル１起動要求信号すを受信しても、受信
判断部８に対して受信中断信号Ｃを送出して、ＦＩＦＯ
メモリ７をクリアさせる。Next, the reception status management unit 10 selects the flip-flop (
When the above-set flip-flop> is set, the DMA control unit 11 receives the channel 2 which contains the value obtained by subtracting the value of the 7-bit binary counter by modulo 128 from the value of this NS as the memory upper address value. D
Sends MA request signal g. As a result, data is transferred from the reception buffer 9 to the outside by the DMA11 control unit 11, and when the DMAvI control unit 11 sends out a channel 2 DMA completion signal indicating the end of the data transfer operation,
The reception status management unit IO accepts this signal, resets the corresponding flip-flop, and counts up a 7-bit binary counter. Then, when the flip-flop corresponding to the NS with the same value as the incremented counter value is set, data transfer to the outside related to this NS takes priority, and at this time, the reception judgment unit 8 activates channel 1. Even if the request signal C is received, a reception interruption signal C is sent to the reception judgment unit 8, and the FIFO
Clear memory 7.
このように、順次７ビツト２進カウンタをカウントアツ
プさせてＦＩＦＯメモリ７および受信バッファ９に記憶
されたデータを順次、送信順序番号ＮＳの順に外部に転
送させる。In this way, the 7-bit binary counter is sequentially counted up to sequentially transfer the data stored in the FIFO memory 7 and the reception buffer 9 to the outside in the order of the transmission sequence number NS.
なお、本実施例においては、ＮＳに該当するフリップフ
ロップの値が「０」であって、これが未受信なのか、ま
たは既に受信して外部に送信したのかを受信側で判断で
きるようにするために、後述するように送信側では受信
側の状態を検出して、この７ビツト２進カウンタ値にモ
ジュロ１２８で６４を加算した値までのＮＳのフレーム
信号しか送信しないものとなっている。従って、受信側
においては、７ビツト２進カウンタ値から７ビツト２進
カウンタ値に対してモジュロ１２８で６４を加算した値
までのＮＳであれば、このＮＳに係るデータはまだ外部
に送信されていないと判断する。In this embodiment, the value of the flip-flop corresponding to NS is "0", so that the receiving side can determine whether it has not been received or has already been received and transmitted to the outside. In addition, as will be described later, the transmitting side detects the state of the receiving side and transmits only NS frame signals up to the value obtained by adding 64 modulo 128 to this 7-bit binary counter value. Therefore, on the receiving side, if the NS is between the 7-bit binary counter value and the value obtained by adding 64 modulo 128 to the 7-bit binary counter value, the data related to this NS has not yet been transmitted to the outside. I judge that there is no.
また、受信ステータス管理部１０は、ＣＰＵ３と接続さ
れており、ＣＰＵ３では上記したように受信側の状態、
すなわちこの受信ステータス管理部１０内の７ビツト２
進カウンタの値と１２８個のフリップフロップの値とを
読み出して送信側に対して送信する。一方、送信側にお
いてはこの受信した受信側の状態と送信側で送信した通
信フレーム信号の送信順序番号の履歴とによって再送す
る通信フレーム信号を決定する。The reception status management unit 10 is also connected to the CPU 3, and the CPU 3 controls the status of the reception side as described above.
In other words, 7 bits 2 in this reception status management section 10
The value of the forward counter and the values of the 128 flip-flops are read out and transmitted to the transmitting side. On the other hand, on the transmitting side, a communication frame signal to be retransmitted is determined based on the status of the receiving side and the history of transmission order numbers of communication frame signals transmitted on the transmitting side.
次に、ＤＭＡ制御部１■の詳細な動作を説明する。受信
ステータス管理部１０からチャンネルｌＤＭＡ要求信号
ｅを受信すると、この信号ｅの中に含まれるメモリ上位
アドレス値をＤＭＡアドレス信号信号上位アドレスとし
て出力し、フレーム長で示されるデータをＦＩＦＯメモ
リ７から取り出して受信バッファ９にＤＭＡ転送する。Next, the detailed operation of the DMA control section 12 will be explained. When receiving the channel IDMA request signal e from the reception status management unit 10, it outputs the memory upper address value included in this signal e as the DMA address signal signal upper address, and retrieves the data indicated by the frame length from the FIFO memory 7. and performs DMA transfer to the reception buffer 9.
そして、この転送が終了すると、受信ステータス管理部
１０に対してチャンネルｌＤＭＡ完了信号ｆを送出する
。また、受信ステータス管理部１０からチャンネル２Ｄ
ＭＡ要求信号ｇを受信すると、この信号ｇに含まれるメ
モリ上位アドレス値をＤＭＡアドレス信号信号上位アド
レスとして出力し、フレーム長で示されるデータを受信
バッファ９かち取り出して外部にＤＭＡ転送する。そし
て、この転送が終了すると、受信ステータス管理部１０
に対してチャンネル２ＤＭＡ完了信号りを送出する。When this transfer is completed, a channel IDMA completion signal f is sent to the reception status management section 10. Also, from the reception status management unit 10, the channel 2D
When the MA request signal g is received, the memory upper address value included in this signal g is outputted as the DMA address signal signal upper address, and the data indicated by the frame length is taken out from the reception buffer 9 and DMA-transferred to the outside. When this transfer is completed, the reception status management unit 10
A channel 2 DMA completion signal is sent to the channel 2 DMA completion signal.
以上説明したように、本発明の通信制御装置によれば、
回線から外部へ転送する情報の通信フレーム信号を受信
したとき、受信判断部８は受信ステータス管理部１０に
対してＮＳとともにチャンネル１起動要求信号すを送出
する。そして、受信ステータス管理部１０はこのＮＳお
よびチャンネル１起動要求信号すを受信して、記憶され
たＮＳの受信状態に基づきこの受信した通信フレーム信
号を外部にＤＭＡ転送することができ、処理時間がかか
るＣＰＵ３のデータ受信処理を介さずにハード的にＤＭ
Ａ転送が行えて、受信処理能力を向上できる。As explained above, according to the communication control device of the present invention,
When receiving a communication frame signal of information to be transferred from the line to the outside, the reception determining unit 8 sends a channel 1 activation request signal together with NS to the reception status management unit 10. Then, the reception status management unit 10 receives this NS and the channel 1 activation request signal, and can DMA transfer the received communication frame signal to the outside based on the stored reception status of the NS. DM is performed by hardware without going through the data reception process of the CPU 3.
A transfer can be performed and reception processing capacity can be improved.
［発明の効果］
以上説明したように本発明の通信１１Ｊａｆ装置によれ
ば、受信判断部が通信フレーム信号の中の特殊情報を抽
出すると、受信ステータス管理部に対して制御信号を送
出し、受信ステータス管理部は、この制御信号を受信し
て記憶された送信順序番号の状態に基づき通信フレーム
信号の転送指示を行って外部に転送させるようにしたの
で、ハード的に通信フレーム信号の転送処理が行えて、
転送処理に要する時間が少なく、伝送効率を向上できる
という効果がある。[Effects of the Invention] As explained above, according to the communication 11Jaf device of the present invention, when the reception determining unit extracts special information from the communication frame signal, it sends a control signal to the reception status management unit and The status management unit receives this control signal and instructs the communication frame signal to be transferred to the outside based on the status of the stored transmission order number, so that the transfer process of the communication frame signal can be performed by hardware. I can do it,
This has the effect of reducing the amount of time required for transfer processing and improving transmission efficiency.
図は本発明の通信制御装置の一実施例を示すブロック図
である。
１・・・・Ｓｒ１部、２・・・・競合制御部、３・・・
・ＣＰＵ、４・・・・主メモリ、５゜７・・・−ＦＩＦ
Ｏメモリ、６，８・・・・受信判断部、９・・・・受信
バッファ、１０・・−一受信ステータス管理部、１１・
−・・ＤＭＡ制御部。The figure is a block diagram showing an embodiment of the communication control device of the present invention. 1...Sr1 part, 2...Conflict control part, 3...
・CPU, 4...Main memory, 5゜7...-FIF
O memory, 6, 8...reception determination unit, 9...reception buffer, 10...-1 reception status management unit, 11.
--DMA control section.
Claims (1)
備え到来する送信順序番号の付加された通信フレーム信
号を受信して前記受信バッファに記憶するとともに、こ
の記憶された通信フレーム信号を連続した前記送信順序
番号の順に外部に送信する通信制御装置において、 前記回線インターフェース部から到来する前記通信フレ
ーム信号の一時記憶を行うＦＩＦＯメモリと、 前記通信フレーム信号の中から特殊情報が抽出されたと
き制御信号を送出する受信判断部と、前記送信順序番号
の状態を記憶し前記受信判断部からの制御信号を受信し
てこの記憶された送信順序番号の状態に基づき前記通信
フレーム信号の転送指示を行う受信ステータス管理部と
、 この転送指示に基づいて前記ＦＩＦＯメモリに記憶され
た前記通信フレーム信号を前記受信バッファに転送した
後、再度外部に転送するＤＭＡ制御部と を備えてなる通信制御装置。[Scope of Claims] It is equipped with a line interface section, a reception buffer, and a CPU, and receives an incoming communication frame signal to which a transmission order number is added and stores it in the reception buffer, and also stores the stored communication frame signal in a continuous manner. The communication control device transmits data to the outside in the order of the transmission order number, comprising: a FIFO memory for temporarily storing the communication frame signal arriving from the line interface unit; and a FIFO memory for controlling when special information is extracted from the communication frame signal. a reception determining unit that sends out a signal; and a reception determining unit that stores the state of the transmission sequence number, receives a control signal from the reception determination unit, and issues a transfer instruction for the communication frame signal based on the stored status of the transmission sequence number. A communication control device comprising: a reception status management section; and a DMA control section that transfers the communication frame signal stored in the FIFO memory to the reception buffer and then transfers it to the outside again based on the transfer instruction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194291A JP2841505B2 (en) | 1989-07-28 | 1989-07-28 | Communication control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194291A JP2841505B2 (en) | 1989-07-28 | 1989-07-28 | Communication control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360253A true JPH0360253A (en) | 1991-03-15 |
| JP2841505B2 JP2841505B2 (en) | 1998-12-24 |
Family
ID=16322154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194291A Expired - Lifetime JP2841505B2 (en) | 1989-07-28 | 1989-07-28 | Communication control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841505B2 (en) |
-
1989
- 1989-07-28 JP JP1194291A patent/JP2841505B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841505B2 (en) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361824B2 (en) | Apparatus for network adapter including a plurality of processors and system memory means, network control apparatus, and control method | |
| US4488289A (en) | Interface facility for a packet switching system | |
| EP0525985B1 (en) | High speed duplex data link interface | |
| US5604866A (en) | Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver | |
| EP1128612A2 (en) | Transmission of high-priority, real-time traffic on low-speed communications links | |
| JPH0771125B2 (en) | Data communication method and data communication system | |
| JPH11501196A (en) | Method and apparatus for automatic retransmission of packets in a network adapter | |
| US6388989B1 (en) | Method and apparatus for preventing memory overrun in a data transmission system | |
| US4637015A (en) | Packet transmission and reception via a shared DMA channel | |
| JP2778373B2 (en) | Buffer device with retransmission function | |
| JPH0360253A (en) | Communication controller | |
| JPH0458646A (en) | Buffer management system | |
| JP2001325212A (en) | Method and device for transmitting data block from source processor to destination processor in multiprocessor system | |
| JPH09269936A (en) | Remote reading processing method and device therefor | |
| JP3888083B2 (en) | Communication apparatus and communication method | |
| JP2000244530A (en) | Data communication equipment | |
| KR930004100B1 (en) | Method for embodying full duplex communication protocol | |
| JP3584886B2 (en) | Fiber channel flow control method and apparatus | |
| JPH01291543A (en) | Transmission control method | |
| JPH0974410A (en) | Communication repeater | |
| JP2933039B2 (en) | Communication controller | |
| JPH02189049A (en) | Line controller | |
| JP2536656B2 (en) | Terminal interface device | |
| JPH07307769A (en) | Inter-computer communication method | |
| CA1240752A (en) | Packet transmission and reception via a shared dma channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |