JP2000244530A - Data communication equipment - Google Patents
Data communication equipmentInfo
- Publication number
- JP2000244530A JP2000244530A JP4543899A JP4543899A JP2000244530A JP 2000244530 A JP2000244530 A JP 2000244530A JP 4543899 A JP4543899 A JP 4543899A JP 4543899 A JP4543899 A JP 4543899A JP 2000244530 A JP2000244530 A JP 2000244530A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission data
- data
- frame
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、データ通信装置に
係り、より詳しくは、送信したデータの衝突やパリティ
エラー等が発生した場合に当該送信データを効率よく再
送することができるデータ通信装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data communication apparatus, and more particularly, to a data communication apparatus capable of efficiently retransmitting transmission data when a collision of transmitted data or a parity error occurs. .
【０００２】[0002]
【従来の技術】ネットワーク接続された装置間でデータ
の交換を行う際の規約であるＣＳＭＡ／ＣＤ（衝突検出
機能付き搬送波検知多元アクセス）等のデータ伝送制御
手順では、送信データの衝突やパリティエラー等が発生
した場合に当該データの再送を行うことが取り決められ
ており、この再送の技術には次のようなものがあった。2. Description of the Related Art In a data transmission control procedure such as CSMA / CD (carrier detection multiple access with collision detection function), which is a protocol for exchanging data between devices connected to a network, collision of transmission data and parity error. It is agreed that the data should be retransmitted when such a situation occurs. The retransmission techniques include the following.
【０００３】特開平４−３３１４６号公報及び特開平４
−３２２５３８号公報記載の技術では、送信用及び再送
用の２つのバッファにより送信バッファを２重化して、
送信時には同一の送信データを送信用バッファ及び再送
用バッファの双方に書き込み、再送時には再送用バッフ
ァから再送することによって処理を簡略化していた。[0003] JP-A-4-33146 and JP-A-Hei-4
In the technology described in JP-A-322538, the transmission buffer is duplexed by two buffers for transmission and retransmission,
At the time of transmission, the same transmission data is written into both the transmission buffer and the retransmission buffer, and at the time of retransmission, the process is simplified by retransmitting from the retransmission buffer.
【０００４】また、特開昭６３−７３７４０号公報記載
の技術では、送信側においてメモリに一旦記憶された送
信データに対してフレーム毎にシーケンス番号を付与し
て連続して送信し、該送信が終了した後に受信側では受
信した全てのデータに対する上記シーケンス番号毎の確
認／未確認を示す情報が含まれた肯定応答を送信側に返
送する。送信側では返送された肯定応答を参照して、受
信側で未確認のデータがある場合には当該データのシー
ケンス番号に対応するデータのみを上記メモリから読み
出して再送していた。In the technique described in Japanese Patent Application Laid-Open No. 63-73740, a transmitting side assigns a sequence number to each frame of transmission data once stored in a memory and continuously transmits the transmission data. After completion, the receiving side returns to the transmitting side an acknowledgment including information indicating confirmation / non-confirmation for all the received data for each sequence number. On the transmitting side, referring to the returned acknowledgment, if there is unconfirmed data on the receiving side, only the data corresponding to the sequence number of the data is read from the memory and retransmitted.
【０００５】また、特開昭６３−１３６８５１号公報記
載の技術では、受信側で受信データをフレーム毎にエラ
ーチェックして該エラーチェックの結果をフレーム毎に
送信側へ返信し、送信側では既に送信した２つ先のフレ
ームについてのエラーチェック結果に基づいて、通信が
エラーである場合はエラーしたフレームに遡って再送し
ていた。In the technique described in Japanese Patent Application Laid-Open No. Sho 63-136851, the receiving side checks the received data for errors on a frame basis and returns the result of the error check to the transmitting side for each frame. On the basis of the error check result of the transmitted two frames ahead, if the communication is in error, the frame is retransmitted retroactively to the errored frame.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記特
開平４−３３１４６号公報及び特開平４−３２２５３８
号公報記載の技術では、全てのフレームの送信データを
記憶可能な容量を有するバッファを２つ必要としている
ため、回路規模が大きくなって高コストになる、という
問題点があった。However, Japanese Patent Application Laid-Open Nos. Hei 4-33146 and Hei 4-322538 described above.
In the technique described in Japanese Patent Application Laid-Open Publication No. H11-157, two buffers having a capacity capable of storing transmission data of all frames are required, so that there is a problem that the circuit scale is increased and the cost is increased.
【０００７】一方、上記特開昭６３−７３７４０号公報
記載の技術では、シーケンス番号の付加及び削除等の処
理が必要であるため、送信処理が煩雑であり、伝送効率
も低下する、という問題点があった。On the other hand, the technique described in the above-mentioned Japanese Patent Application Laid-Open No. 63-73740 requires processing such as addition and deletion of a sequence number, so that transmission processing is complicated and transmission efficiency is reduced. was there.
【０００８】更に、上記特開昭６３−１３６８５１号公
報記載の技術では、エラーが発生した場合に、正常に送
信することができる可能性がある次のフレームも強制的
に最初から再送されてしまうため、伝送効率が悪く、か
つ再送されるまでの時間が長くかかる、という問題点が
あった。Further, according to the technique described in Japanese Patent Application Laid-Open No. 63-136851, when an error occurs, the next frame which may be transmitted normally is forcibly retransmitted from the beginning. Therefore, there is a problem that the transmission efficiency is low and a long time is required until retransmission is performed.
【０００９】本発明は上記問題点を解消するために成さ
れたものであり、コストの上昇を抑制しつつ、データの
送信順序を変えることなく伝送効率を向上することがで
きるデータ通信装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a data communication apparatus capable of suppressing a rise in cost and improving transmission efficiency without changing a data transmission order. The purpose is to do.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のデータ通信装置は、送信データ記憶
手段に格納された送信データを所定データ量毎に複数の
送信バッファの各々を介して送信手段に転送するダイレ
クトメモリアクセス制御手段を備えたデータ通信装置で
あって、前記ダイレクトメモリアクセス制御手段が、前
記複数の送信バッファに格納された送信データの前記送
信データ記憶手段における格納アドレスを記憶するアド
レス記憶手段と、前記送信手段によって送信データが送
信先に送信されたときにエラーが検出され、該検出され
たエラーに対応する送信データの転送に用いられた送信
バッファを特定することができる再送要求を受信した場
合に、該再送要求によって特定される送信バッファに転
送した送信データの格納アドレスを前記アドレス記憶手
段から読み出し、読み出した格納アドレスに基づいて前
記送信データ記憶手段から送信データを読み出して再送
する再送手段と、を備えている。According to a first aspect of the present invention, there is provided a data communication apparatus, comprising: a plurality of transmission buffers for storing transmission data stored in transmission data storage means for each predetermined data amount; A data communication device comprising direct memory access control means for transferring data to a transmission means via a transmission memory, wherein the direct memory access control means stores a transmission address of transmission data stored in the plurality of transmission buffers in the transmission data storage means. An address storage unit for storing an error when the transmission data is transmitted to the transmission destination by the transmission unit, and specifying a transmission buffer used for transferring the transmission data corresponding to the detected error. Transmission data transferred to the transmission buffer specified by the retransmission request when a retransmission request It reads the storage address from said address storage means, and a retransmission means for retransmitting reads the transmission data from the transmitting data storage means on the basis of the read-out storage address.
【００１１】請求項１に記載のデータ通信装置によれ
ば、ダイレクトメモリアクセス制御手段によって、送信
データ記憶手段に格納された送信データが所定データ量
毎に複数の送信バッファの各々を介して送信手段に転送
される。なお、上記複数の送信バッファは、送信データ
記憶手段に一旦記憶された送信データを送信手段に転送
する際に用いられるものであるので、比較的容量が小さ
なものを適用することができる。According to the first aspect of the present invention, the transmission data stored in the transmission data storage means is transmitted by the direct memory access control means via the plurality of transmission buffers for each predetermined data amount. Is forwarded to Since the plurality of transmission buffers are used when transferring transmission data once stored in the transmission data storage unit to the transmission unit, a buffer having a relatively small capacity can be applied.
【００１２】また、本発明では、ダイレクトメモリアク
セス制御手段に備えられたアドレス記憶手段によって、
上記複数の送信バッファに格納された送信データの送信
データ記憶手段における格納アドレスが記憶され、再送
手段によって、送信手段により送信データが送信先に送
信されたときにエラーが検出されて該検出されたエラー
に対応する送信データの転送に用いられた送信バッファ
を特定することができる再送要求が受信された場合に、
該再送要求によって特定される送信バッファに転送した
送信データの格納アドレスが上記アドレス記憶手段から
読み出され、読み出された格納アドレスに基づいて上記
送信データ記憶手段から送信データが読み出されて再送
される。なお、上記エラーには、送信データの他の装置
からの送信データとの衝突によるエラー、送信データの
パリティエラー等が含まれる。In the present invention, the address storage means provided in the direct memory access control means can
The storage addresses of the transmission data stored in the plurality of transmission buffers in the transmission data storage unit are stored, and an error is detected by the retransmission unit when the transmission data is transmitted to the transmission destination by the transmission unit. When a retransmission request that can specify the transmission buffer used to transfer the transmission data corresponding to the error is received,
The storage address of the transmission data transferred to the transmission buffer specified by the retransmission request is read from the address storage unit, and the transmission data is read out from the transmission data storage unit based on the read storage address and retransmitted. Is done. The error includes an error due to collision of transmission data with transmission data from another device, a parity error of transmission data, and the like.
【００１３】このように、請求項１に記載のデータ転送
装置によれば、ダイレクトメモリアクセス制御手段が複
数の送信バッファに格納された送信データの送信データ
記憶手段における格納アドレスをアドレス記憶手段によ
って記憶し、かつ検出されたエラーに対応する送信デー
タの転送に用いられた送信バッファを特定できる再送要
求を受信した場合に、該再送要求によって特定される送
信バッファに転送した送信データの格納アドレスを上記
アドレス記憶手段から読み出し、読み出した格納アドレ
スに基づいて送信データ記憶手段から送信データを読み
出して再送しているので、送信データにシーケンス番号
等の識別手段を付加することなく送信データの送信順序
を変えずに再送処理を簡易に行うことができ、送信デー
タの伝送効率を向上することができると共に、複数の送
信バッファは比較的小容量のものとすることができるの
で、コストを抑制することができる。Thus, according to the data transfer device of the first aspect, the direct memory access control means stores the storage address of the transmission data stored in the plurality of transmission buffers in the transmission data storage means by the address storage means. And, when receiving a retransmission request that can specify the transmission buffer used to transfer the transmission data corresponding to the detected error, the storage address of the transmission data transferred to the transmission buffer specified by the retransmission request is Since the transmission data is read from the address storage means and the transmission data is read from the transmission data storage means based on the read storage address and retransmitted, the transmission order of the transmission data can be changed without adding identification means such as a sequence number to the transmission data. Retransmission processing can be performed easily without using It is possible to, the plurality of transmit buffers may be of relatively small capacity, it is possible to suppress the cost.
【００１４】なお、請求項１記載の発明において、上記
再送要求を再送手段に送信するための手段を設ける形態
としてもよい。[0014] In the first aspect of the present invention, a mode for transmitting the retransmission request to a retransmission unit may be provided.
【００１５】また、請求項２に記載の発明のように、請
求項１記載の発明において、前記再送要求によって特定
される送信バッファを介して前記再送要求に対応する送
信データを再送することができるように前記複数の送信
バッファをフレーム毎に切替える切替手段を更に備える
ことが好ましい。本発明におけるフレームは上記請求項
１記載の発明の所定データ量に対応するもので、ある一
定のデータのまとまりを示しており、パケット、ブロッ
ク等と表現されたものもこれに含まれる。[0015] Further, as in the invention according to claim 2, in the invention according to claim 1, transmission data corresponding to the retransmission request can be retransmitted via a transmission buffer specified by the retransmission request. It is preferable to further include a switching unit for switching the plurality of transmission buffers for each frame. The frame according to the present invention corresponds to the predetermined data amount according to the first aspect of the present invention, and indicates a certain data unit, and includes a packet, a block, and the like.
【００１６】このように、複数の送信バッファをフレー
ム毎に切替える切替手段を備えることによって、再送待
ち時間を短縮することができ、より伝送効率を向上する
ことができる。As described above, by providing the switching means for switching the plurality of transmission buffers for each frame, the retransmission waiting time can be reduced, and the transmission efficiency can be further improved.
【００１７】[0017]
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。なお、本実施形態
では、送信バッファを２つ有する場合の形態について説
明する。まず、図１を参照して、本実施形態に係るデー
タ通信装置１０の構成について説明する。Embodiments of the present invention will be described below in detail with reference to the drawings. In this embodiment, a case where two transmission buffers are provided will be described. First, a configuration of a data communication device 10 according to the present embodiment will be described with reference to FIG.
【００１８】同図に示すようにデータ通信装置１０は、
データ通信装置１０全体の動作を司るＣＰＵ１２を備え
ており、ＣＰＵ１２は後述するネットワーク４０に接続
された図示しない外部装置に送信する送信データ等を記
憶するメモリ１４と、ＣＰＵ１２の代わりにデータ転送
を制御して所謂ＤＭＡ転送を行うダイレクトメモリアク
セスコントローラ（以下、ＤＭＡコントローラという）
１６と、上記図示しない外部装置への送信データの送信
を行う送信回路２４と、に接続されている。As shown in FIG. 1, the data communication device 10
The data communication device 10 includes a CPU 12 that controls the entire operation of the data communication device 10. The CPU 12 controls a data transfer in place of the CPU 12 and a memory 14 that stores transmission data and the like to be transmitted to an external device (not shown) connected to a network 40 described later. Direct memory access controller (hereinafter referred to as DMA controller) that performs so-called DMA transfer
16 and a transmission circuit 24 for transmitting transmission data to the external device (not shown).
【００１９】ＣＰＵ１２はメモリ１４に最大２フレーム
分の送信データをフレーム毎に格納すると共に、メモリ
１４に格納した送信データのメモリ１４上の格納アドレ
スをフレーム毎にＤＭＡコントローラ１６に通知する。The CPU 12 stores a maximum of two frames of transmission data in the memory 14 for each frame, and notifies the DMA controller 16 of a storage address of the transmission data stored in the memory 14 on the memory 14 for each frame.
【００２０】ＤＭＡコントローラ１６は２つの記憶部２
０Ａ及び記憶部２０Ｂを備えており、ＣＰＵ１２から通
知された送信データのメモリ１４上の格納アドレスをフ
レーム毎に記憶する。なお、本実施形態のＤＭＡコント
ローラ１６では、奇数番目のフレームの送信データのメ
モリ１４上の格納アドレスを記憶部２０Ａに記憶し、偶
数番目のフレームの送信データのメモリ１４上の格納ア
ドレスを記憶部２０Ｂに記憶する。The DMA controller 16 has two storage units 2
0A and a storage unit 20B, and stores the storage address of the transmission data notified from the CPU 12 in the memory 14 for each frame. In the DMA controller 16 of the present embodiment, the storage address of the transmission data of the odd-numbered frame on the memory 14 is stored in the storage unit 20A, and the storage address of the transmission data of the even-numbered frame on the memory 14 is stored in the storage unit 20A. 20B.
【００２１】ＤＭＡコントローラ１６はメモリ１４に接
続されており、ＣＰＵ１２から通知されて記憶部２０Ａ
及び記憶部２０Ｂに記憶した上記格納アドレスに基づい
て、メモリ１４に格納された送信データをフレーム毎に
読み出すことができる。なお、ＤＭＡコントローラ１６
には、後述する再送要求信号を受信した場合に再送処理
を行う再送処理部１８が備えられている。The DMA controller 16 is connected to the memory 14, and is notified by the CPU 12 to store data in the storage unit 20A.
Based on the storage address stored in the storage unit 20B, the transmission data stored in the memory 14 can be read for each frame. Note that the DMA controller 16
Is provided with a retransmission processing unit 18 that performs a retransmission process when a retransmission request signal described later is received.
【００２２】ＤＭＡコントローラ１６は更に２つの送信
バッファ２２Ａ及び送信バッファ２２Ｂに接続されてお
り、メモリ１４から読み出した送信データをフレーム毎
に送信バッファ２２Ａ及び送信バッファ２２Ｂに各々送
信（記憶）する。なお、本実施形態に係るデータ通信装
置１０では、奇数番目のフレームの送信データを送信バ
ッファ２２Ａへ、偶数番目のフレームの送信データを送
信バッファ２２Ｂへ各々送信する。The DMA controller 16 is further connected to two transmission buffers 22A and 22B, and transmits (stores) transmission data read from the memory 14 to the transmission buffers 22A and 22B for each frame. In the data communication device 10 according to the present embodiment, the transmission data of the odd-numbered frame is transmitted to the transmission buffer 22A, and the transmission data of the even-numbered frame is transmitted to the transmission buffer 22B.
【００２３】一方、送信回路２４は送信バッファ２２Ａ
及び送信バッファ２２Ｂに接続されると共にネットワー
ク４０に接続されており、送信回路２４に備えられてい
る切り替えシーケンサ２６を介して送信バッファ２２Ａ
及び送信バッファ２２Ｂに記憶された送信データをフレ
ーム毎にネットワーク４０を介して図示しない外部装置
に送信することができる。On the other hand, the transmission circuit 24 includes a transmission buffer 22A.
The transmission buffer 22A is connected to the transmission buffer 22B and to the network 40, and is connected to the transmission buffer 22A via the switching sequencer 26 provided in the transmission circuit 24.
The transmission data stored in the transmission buffer 22B can be transmitted to an external device (not shown) via the network 40 for each frame.
【００２４】また、送信回路２４は、送信したデータが
他の装置から送信されたデータと衝突を起こしたときに
発生される衝突検出信号４２等の信号を受信することが
できるように構成されており、この受信した信号等に基
づいてデータが正常に送信できたか否かを判定し、正常
に送信できた場合には送信完了信号をＣＰＵ１２に送信
する。ＣＰＵ１２は、送信回路２４から上記送信完了信
号を受信した場合に、次のフレームの送信データをメモ
リ１４に格納すると共に、格納した送信データのメモリ
１４上の格納アドレスをＤＭＡコントローラ１６へ通知
する。The transmission circuit 24 is configured to receive a signal such as a collision detection signal 42 generated when the transmitted data collides with data transmitted from another device. Then, based on the received signal or the like, it is determined whether or not the data has been successfully transmitted. If the data has been successfully transmitted, a transmission completion signal is transmitted to the CPU 12. When receiving the transmission completion signal from the transmission circuit 24, the CPU 12 stores the transmission data of the next frame in the memory 14, and notifies the DMA controller 16 of the storage address of the stored transmission data in the memory 14.
【００２５】なお、本実施形態における切り替えシーケ
ンサ２６は、接続する送信バッファを送信データのフレ
ーム毎に交互に切り替えるように構成されている。すな
わち、まず送信バッファ２２Ａに接続して１番目のフレ
ームの送信データを送信し、この１番目のフレームの送
信データの送信が全て終了した時点で送信バッファ２２
Ｂに接続して２番目のフレームの送信データを送信し、
この２番目のフレームの送信データの送信が全て終了し
た時点で再度送信バッファ２２Ａに接続して３番目のフ
レームの送信データを送信する。これ以降、同様に送信
バッファを切り替えることによって、４番目以降のフレ
ームの送信データを順次送信する。The switching sequencer 26 in the present embodiment is configured to alternately switch the transmission buffer to be connected for each frame of transmission data. That is, first, the transmission buffer 22A is connected to transmit the transmission data of the first frame, and when the transmission of all the transmission data of the first frame is completed, the transmission buffer 22A is transmitted.
B and transmits the transmission data of the second frame,
When the transmission of the transmission data of the second frame is completed, the transmission buffer 22A is connected again to transmit the transmission data of the third frame. Thereafter, the transmission data of the fourth and subsequent frames are sequentially transmitted by switching the transmission buffer in the same manner.
【００２６】従って、送信回路２４は、切り替えシーケ
ンサ２６の状態に基づいて、衝突検出信号４２が受信さ
れたときの該衝突検出信号４２に対応する送信データの
転送に用いた送信バッファを特定することができ、特定
された送信バッファに対応した再送要求信号２８Ａ（送
信バッファ２２Ａに対応）又は再送要求信号２８Ｂ（送
信バッファ２２Ｂに対応）をＤＭＡコントローラ１６に
送信するように構成されている。Therefore, the transmission circuit 24 specifies the transmission buffer used for transferring the transmission data corresponding to the collision detection signal 42 when the collision detection signal 42 is received, based on the state of the switching sequencer 26. The retransmission request signal 28A (corresponding to the transmission buffer 22A) or the retransmission request signal 28B (corresponding to the transmission buffer 22B) corresponding to the specified transmission buffer is transmitted to the DMA controller 16.
【００２７】また、本実施形態に係る送信バッファ２２
Ａ及び送信バッファ２２Ｂは、図２に示すように３２ビ
ット（１ワード）×３２ワード構成とされたＦＩＦＯ
（first-in first-out）で構成されており、送信回路２
４では送信バッファ２２Ａ又は送信バッファ２２Ｂから
送信データを１ワード毎に記憶順に順次読み出すので、
ＤＭＡコントローラ１６は送信バッファ２２Ａ及び送信
バッファ２２Ｂの空き具合を監視し、空きがある場合に
メモリ１４から読み出した送信データを１ワード毎に送
信バッファへ記憶する。The transmission buffer 22 according to the present embodiment
A and the transmission buffer 22B have a FIFO of 32 bits (1 word) × 32 words as shown in FIG.
(First-in first-out) and the transmission circuit 2
In No. 4, the transmission data is sequentially read from the transmission buffer 22A or the transmission buffer 22B in the order of storage for each word.
The DMA controller 16 monitors the vacancy of the transmission buffer 22A and the transmission buffer 22B, and stores the transmission data read from the memory 14 in the transmission buffer for each word when there is a vacancy.
【００２８】また、本実施形態では、図３に示すように
１フレームのサイズを最大１５１４バイトとし、このう
ちの先頭の１４バイトは、ＤＡ（ディスティネーション
・アドレス：宛先アドレス）、ＳＡ（ソース・アドレ
ス：送信元アドレス）等の情報で構成されたヘッダとさ
れている。In this embodiment, as shown in FIG. 3, the size of one frame is up to 1514 bytes, of which the first 14 bytes are DA (destination address: destination address) and SA (source address). The header is composed of information such as an address (source address).
【００２９】メモリ１４が本発明の送信データ記憶手段
に、ＤＭＡコントローラ１６が本発明のダイレクトメモ
リアクセス制御手段に、再送処理部１８が本発明の再送
手段に、記憶部２０Ａ及び記憶部２０Ｂが本発明のアド
レス記憶手段に、送信回路２４が本発明の送信手段に、
切り替えシーケンサ２６が本発明の切替手段に、各々相
当する。The memory 14 corresponds to the transmission data storage unit of the present invention, the DMA controller 16 corresponds to the direct memory access control unit of the present invention, the retransmission processing unit 18 corresponds to the retransmission unit of the present invention, and the storage units 20A and 20B correspond to the transmission data storage unit. In the address storage means of the invention, the transmission circuit 24 is provided in the transmission means of the invention.
The switching sequencer 26 corresponds to the switching means of the present invention.
【００３０】次に、図４乃至図８のフローチャートを参
照して、本実施形態に係るデータ通信装置１０の作用に
ついて説明する。まず、図４を参照して、ＣＰＵ１２で
実行される処理の流れについて説明する。Next, the operation of the data communication apparatus 10 according to the present embodiment will be described with reference to the flowcharts of FIGS. First, a flow of processing executed by the CPU 12 will be described with reference to FIG.
【００３１】同図のステップ１００では、メモリ１４に
対して１番目及び２番目のフレームの送信データを格納
し、次のステップ１０２では、上記１番目及び２番目の
フレームのメモリ１４上の格納アドレスをＤＭＡコント
ローラ１６に通知し、更に次のステップ１０４では、Ｄ
ＭＡコントローラ１６に対して送信処理の開始を指示す
るスタートコマンドを送信する。In step 100 of FIG. 3, the transmission data of the first and second frames are stored in the memory 14. In the next step 102, the storage addresses of the first and second frames on the memory 14 are stored. Is notified to the DMA controller 16, and in the next step 104, D
A start command for instructing the start of transmission processing is transmitted to the MA controller 16.
【００３２】次のステップ１０６では、送信すべきデー
タの全フレームのメモリ１４への格納が終了したか否か
を判定し、終了していない場合（否定判定の場合）はス
テップ１０８へ移行して、送信回路２４から上記送信完
了信号の受信待ちを行い、送信完了信号を受信した場合
に肯定判定となってステップ１１０へ移行する。In the next step 106, it is determined whether or not the storage of all the frames of the data to be transmitted in the memory 14 has been completed, and if not completed (in the case of a negative determination), the flow proceeds to step 108. Then, the reception of the transmission completion signal from the transmission circuit 24 is waited, and when the transmission completion signal is received, the determination is affirmative and the process proceeds to step 110.
【００３３】ステップ１１０では、次のフレーム（この
場合は３番目のフレーム）の送信データをメモリ１４に
格納した後、次のステップ１１２において当該送信デー
タの格納アドレスをＤＭＡコントローラ１６に対して通
知した後に上記ステップ１０６へ戻る。In step 110, after storing the transmission data of the next frame (the third frame in this case) in the memory 14, the storage address of the transmission data is notified to the DMA controller 16 in the next step 112. Thereafter, the process returns to step 106.
【００３４】これ以降、全てのフレームの送信データの
メモリ１４への格納が終了するまで上記ステップ１０６
乃至ステップ１１２の処理を繰り返して実行した後にス
テップ１０６が肯定判定されて本処理を終了する。Thereafter, until the storing of the transmission data of all the frames in the memory 14 is completed, the above-mentioned step 106 is performed.
After repeating the processing from step 112 to step 112, step 106 is determined to be affirmative, and this processing ends.
【００３５】次に、図５を参照して、ＤＭＡコントロー
ラ１６で実行される処理の流れについて説明する。な
お、本実施形態に係るＤＭＡコントローラ１６では、Ｃ
ＰＵ１２からフレーム毎の送信データのメモリ１４上の
格納アドレスを受信した際に図６に示す割り込み処理１
を実行し、送信回路２４から再送要求信号２８Ａ又は再
送要求信号２８Ｂを受信した際には再送処理部１８によ
って図７に示す割り込み処理２を実行するが、これらの
割り込み処理については後述する。Next, the flow of processing executed by the DMA controller 16 will be described with reference to FIG. In the DMA controller 16 according to the present embodiment, C
When the storage address of the transmission data of each frame on the memory 14 is received from the PU 12, the interrupt processing 1 shown in FIG.
When the retransmission request signal 28A or the retransmission request signal 28B is received from the transmission circuit 24, the retransmission processing unit 18 executes the interruption process 2 shown in FIG. 7, and these interruption processes will be described later.
【００３６】図５のステップ２００では、ＣＰＵ１２か
らの上記スタートコマンドの受信待ちを行い、スタート
コマンドを受信した時点で肯定判定となってステップ２
０２へ移行する。At step 200 in FIG. 5, the process waits for the start command from the CPU 12 to be received.
Move to 02.
【００３７】ステップ２０２では、記憶部２０Ａに記憶
されている奇数番目（最初は１番目）のフレームのメモ
リ１４上の格納アドレスに基づいて、メモリ１４から奇
数番目のフレームの送信データを読み出し、次のステッ
プ２０４では、この送信データの送信バッファ２２Ａへ
の送信を開始する。なお、この際、ＤＭＡコントローラ
１６は奇数番目のフレームの送信データを１ワード毎に
送信バッファ２２Ａに対して送信するが、送信バッファ
２２Ａは上述したように３２ワード分の記憶容量しか有
しておらず、かつ送信データはフレーム当たり最大１５
００バイトのサイズを有しているので、ＤＭＡコントロ
ーラ１６では上述したように送信バッファ２２Ａの空き
具合を監視し、空きができた時点で後続する送信データ
を送信バッファ２２Ａに対して送信する。In step 202, the transmission data of the odd-numbered frame is read out from the memory 14 based on the storage address of the odd-numbered (first at first) frame stored in the memory unit 20A in the memory 14, and In step 204, transmission of the transmission data to the transmission buffer 22A is started. At this time, the DMA controller 16 transmits the transmission data of the odd-numbered frame to the transmission buffer 22A word by word, but the transmission buffer 22A has a storage capacity of only 32 words as described above. And transmission data is up to 15 per frame
Since it has a size of 00 bytes, the DMA controller 16 monitors the availability of the transmission buffer 22A as described above, and transmits the subsequent transmission data to the transmission buffer 22A when the availability is established.
【００３８】次のステップ２０６では、当該フレームの
送信データの送信が終了したか否かを判定し、終了した
時点でステップ２０８へ移行して全フレームの送信デー
タの送信が終了したか否かを判定し、終了した場合（肯
定判定の場合）は上記ステップ２００へ戻って再度スタ
ートコマンドの受信待ちを行い、終了していない場合
（否定判定の場合）にはステップ２１０へ移行する。In the next step 206, it is determined whether or not the transmission of the transmission data of the frame has been completed. When the transmission has been completed, the process proceeds to step 208 to determine whether or not the transmission of the transmission data of all frames has been completed. If it is determined that the process has been completed (if the determination is affirmative), the process returns to step 200 to wait for the reception of the start command again, and if not completed (if the determination is negative), the process proceeds to step 210.
【００３９】ステップ２１０では、記憶部２０Ｂに記憶
されている偶数番目（最初は２番目）のフレームのメモ
リ１４上の格納アドレスに基づいて、メモリ１４から偶
数番目のフレームの送信データを読み出し、次のステッ
プ２１２では、この送信データの送信バッファ２２Ｂへ
の送信を開始する。なお、この際、ＤＭＡコントローラ
１６は偶数番目のフレームの送信データを１ワード毎に
送信バッファ２２Ｂに対して送信するが、送信バッファ
２２Ａと同様に送信バッファ２２Ｂは３２ワード分の記
憶容量しか有しておらず、かつ送信データはフレーム当
たり最大１５００バイトのサイズを有しているので、Ｄ
ＭＡコントローラ１６では上述したように送信バッファ
２２Ｂの空き具合を監視し、空きができた時点で後続す
る送信データを送信バッファ２２Ｂに対して送信する。In step 210, the transmission data of the even-numbered frame is read out from the memory 14 based on the storage address of the even-numbered (first at the second) frame stored in the storage unit 20B in the memory 14, and In step 212, transmission of the transmission data to the transmission buffer 22B is started. At this time, the DMA controller 16 transmits the transmission data of the even-numbered frame to the transmission buffer 22B word by word, but the transmission buffer 22B has a storage capacity of only 32 words like the transmission buffer 22A. And the transmitted data has a maximum size of 1500 bytes per frame,
As described above, the MA controller 16 monitors the vacancy of the transmission buffer 22B, and transmits the subsequent transmission data to the transmission buffer 22B when the vacancy is created.
【００４０】次のステップ２１４では、当該フレームの
送信データの送信が終了したか否かを判定し、終了した
時点でステップ２１６へ移行して全フレームの送信デー
タの送信が終了したか否かを判定し、終了した場合（肯
定判定の場合）は上記ステップ２００へ戻って再度スタ
ートコマンドの受信待ちを行い、終了していない場合
（否定判定の場合）にはステップ２０２へ戻って、全フ
レームの送信が終了するまでステップ２０２乃至ステッ
プ２１６の処理を繰り返して行う。In the next step 214, it is determined whether or not the transmission of the transmission data of the frame has been completed, and at the time when the transmission has been completed, the process proceeds to step 216 to determine whether or not the transmission of the transmission data of all the frames has been completed. If it is determined that the process has been completed (if the determination is affirmative), the process returns to step 200 to wait for the reception of the start command again. If the process has not been completed (if the determination is negative), the process returns to step 202 to return to all the frames. Steps 202 to 216 are repeated until the transmission is completed.
【００４１】次に、図６を参照して、ＤＭＡコントロー
ラ１６によってＣＰＵ１２から送信データのメモリ１４
上の格納アドレスを受信した際に実行される割り込み処
理１について説明する。Next, referring to FIG. 6, the DMA controller 16 sends the transmission data memory 14 from the CPU 12.
The interrupt processing 1 executed when the above storage address is received will be described.
【００４２】同図のステップ２５０では、受信した格納
アドレスが奇数番目のフレームに対応するものであるか
否かを判定し、奇数番目のフレームに対応するものであ
る場合（肯定判定の場合）はステップ２５２へ移行して
受信した格納アドレスを記憶部２０Ａに格納し、奇数番
目のフレームに対応するものではない場合（否定判定の
場合）は偶数番目のフレームに対応するものであると見
なしてステップ２５４へ移行し、受信した格納アドレス
を記憶部２０Ｂに格納する。In step 250 of the figure, it is determined whether or not the received storage address corresponds to the odd-numbered frame. If the received storage address corresponds to the odd-numbered frame (if affirmative), The process proceeds to step 252 and stores the received storage address in the storage unit 20A. If the received storage address does not correspond to the odd-numbered frame (in the case of a negative determination), it is regarded as corresponding to the even-numbered frame. The process proceeds to 254, where the received storage address is stored in the storage unit 20B.
【００４３】この割り込み処理１によって、奇数番目の
フレームに対応する送信データの格納領域１４Ａのアド
レスが記憶部２０Ａに、偶数番目のフレームに対応する
送信データの格納領域１４Ｂのアドレスが記憶部２０Ｂ
に、各々常時格納されることになる。By this interrupt processing 1, the address of the transmission data storage area 14A corresponding to the odd-numbered frame is stored in the storage unit 20A, and the address of the transmission data storage area 14B corresponding to the even-numbered frame is stored in the storage unit 20B.
Are always stored.
【００４４】次に、図７を参照して、送信回路２４から
再送要求信号２８Ａ又は２８Ｂを受信した際にＤＭＡコ
ントローラ１６の再送処理部１８によって実行される割
り込み処理２について説明する。Next, with reference to FIG. 7, the interrupt processing 2 executed by the retransmission processing unit 18 of the DMA controller 16 when the retransmission request signal 28A or 28B is received from the transmission circuit 24 will be described.
【００４５】同図のステップ２６０では、受信した再送
要求信号２８Ａ又は２８Ｂに基づいて再送すべき送信デ
ータのフレームを認識し、該再送すべき送信データの転
送に用いた送信バッファをリセットする。In step 260 of the figure, the transmission data frame to be retransmitted is recognized based on the received retransmission request signal 28A or 28B, and the transmission buffer used for transferring the transmission data to be retransmitted is reset.
【００４６】すなわち、受信した再送要求信号が再送要
求信号２８Ａである場合は送信バッファ２２Ａを用いて
送信した（又は送信している）奇数番目のフレームの送
信データが再送すべき送信データであるので、この場合
は送信バッファ２２Ａをリセットし、受信した再送要求
信号が再送要求信号２８Ｂである場合には送信バッファ
２２Ｂを用いて送信した（又は送信している）偶数番目
のフレームの送信データが再送すべき送信データである
ので、この場合は送信バッファ２２Ｂをリセットする。That is, when the received retransmission request signal is the retransmission request signal 28A, the transmission data of the odd-numbered frame transmitted (or transmitted) using the transmission buffer 22A is the transmission data to be retransmitted. In this case, the transmission buffer 22A is reset, and if the received retransmission request signal is the retransmission request signal 28B, the transmission data of the even-numbered frame transmitted (or transmitted) using the transmission buffer 22B is retransmitted. Since the transmission data is to be transmitted, the transmission buffer 22B is reset in this case.
【００４７】次のステップ２６２では、受信した再送要
求信号２８Ａ又は２８Ｂに基づいて再送すべきフレーム
の送信データのメモリ１４上の格納アドレスを記憶部２
０Ａ又は記憶部２０Ｂから読み出し、該格納アドレスに
格納されている送信データをメモリ１４から読み出す。In the next step 262, the storage address of the transmission data of the frame to be retransmitted on the memory 14 based on the received retransmission request signal 28A or 28B is stored in the storage unit 2.
0A or the storage unit 20B, and the transmission data stored at the storage address is read from the memory 14.
【００４８】次のステップ２６４では、上記ステップ２
６２で読み出した送信データの、該送信データの送信に
用いた送信バッファに対する再送を開始し、次のステッ
プ２６６にて送信データの再送終了待ちを行った後に本
割り込み処理２を終了する。In the next step 264, step 2
The retransmission of the transmission data read in 62 to the transmission buffer used for transmission of the transmission data is started, and in the next step 266, after waiting for the retransmission of the transmission data, the interruption processing 2 is ended.
【００４９】以上の図５乃至図７を参照して説明したＤ
ＭＡコントローラ１６の処理によるデータ送信状態の遷
移について図９の状態遷移図を参照して説明する。The D described with reference to FIGS.
The transition of the data transmission state by the processing of the MA controller 16 will be described with reference to the state transition diagram of FIG.
【００５０】同図に示すように、ＤＭＡコントローラ１
６はＣＰＵ１２からスタートコマンドを受信すると、奇
数番目（この場合は１番目）のフレームの送信データを
送信バッファ２２Ａに送信する（Ｓ１）。もし、この送
信の途中で奇数番目のフレームの送信データに対応する
再送要求信号２８Ａを受信した場合は送信バッファ２２
Ａをリセットした後に当該奇数番目のフレームの送信デ
ータを再度送信バッファ２２Ａに送信する。この時点で
は偶数番目のフレームの送信データは送信していないの
で、偶数番目のフレームの送信データに対応する再送要
求信号を受信することはない。As shown in FIG.
6 receives the start command from the CPU 12, and transmits the transmission data of the odd-numbered (in this case, the first) frame to the transmission buffer 22A (S1). If the retransmission request signal 28A corresponding to the transmission data of the odd-numbered frame is received during the transmission, the transmission buffer 22
After resetting A, the transmission data of the odd-numbered frame is transmitted again to the transmission buffer 22A. At this time, since the transmission data of the even-numbered frame has not been transmitted, the retransmission request signal corresponding to the transmission data of the even-numbered frame is not received.
【００５１】奇数番目（この場合は１番目）のフレーム
の送信データの送信が終了したら、偶数番目（この場合
は２番目）のフレームの送信データをメモリ１４から読
み出してＤＭＡコントローラ１６に備えられた図示しな
い記憶手段に記憶する（Ｓ２）。なお、図９では、２回
目以降に記憶する偶数番目のフレームの送信データは上
書きされる場合があるため「更新」と表現している。When the transmission of the transmission data of the odd-numbered (first in this case) frame is completed, the transmission data of the even-numbered (second in this case) frame is read from the memory 14 and provided in the DMA controller 16. It is stored in a storage unit (not shown) (S2). In FIG. 9, the transmission data of the even-numbered frame stored for the second time or later is expressed as “update” because the data may be overwritten.
【００５２】次にＤＭＡコントローラ１６は、読み出し
た偶数番目のフレームの送信データを送信バッファ２２
Ｂへ送信する（Ｓ３）。もし、この送信の途中で奇数番
目のフレームの送信データに対応する再送要求信号２８
Ａを受信した場合は送信バッファ２２Ａをリセットした
後に上記Ｓ１へ戻る。また、偶数番目のフレームの送信
データに対応する再送要求信号２８Ｂを受信した場合は
送信バッファ２２Ｂをリセットした後に当該偶数番目の
フレームの送信データを再度送信バッファ２２Ｂに送信
する。Next, the DMA controller 16 transmits the read transmission data of the even-numbered frame to the transmission buffer 22.
B is transmitted (S3). If the retransmission request signal 28 corresponding to the transmission data of the odd-numbered frame during the transmission,
If A has been received, the transmission buffer 22A is reset, and the process returns to S1. When the retransmission request signal 28B corresponding to the transmission data of the even-numbered frame is received, the transmission buffer 22B is reset, and then the transmission data of the even-numbered frame is transmitted to the transmission buffer 22B again.
【００５３】偶数番目（この場合は２番目）のフレーム
の送信データの送信が終了したら次のフレーム（この場
合は３番目のフレーム）の送信データを奇数番目のフレ
ームの送信データとして読み出して上記図示しない記憶
手段に記憶（更新）し（Ｓ４）、その後、上記Ｓ１へ戻
る。When the transmission of the transmission data of the even-numbered frame (in this case, the second frame) is completed, the transmission data of the next frame (in this case, the third frame) is read out as the transmission data of the odd-numbered frame, and the data is read out. It is stored (updated) in the storage means that does not (S4), and then returns to S1.
【００５４】これ以降、送信すべき全てのフレームの送
信データの送信バッファ２２Ａ又は送信バッファ２２Ｂ
への送信が終了するまで上記Ｓ１〜Ｓ４の処理を繰り返
して実行する。ただし、２回目以降のＳ１では偶数番目
のフレームの送信データに対応する再送要求信号２８Ｂ
を受信する場合があり、この場合は送信バッファ２２Ｂ
をリセットした後に上記Ｓ３へ戻る。Thereafter, the transmission buffer 22A or the transmission buffer 22B of the transmission data of all the frames to be transmitted.
The processes in S1 to S4 are repeatedly executed until the transmission to is completed. However, in the second and subsequent S1, the retransmission request signal 28B corresponding to the transmission data of the even-numbered frame
May be received. In this case, the transmission buffer 22B
After resetting, the process returns to S3.
【００５５】次に、図８を参照して、送信回路２４で実
行される処理の流れについて説明する。Next, the flow of processing executed by the transmission circuit 24 will be described with reference to FIG.
【００５６】同図のステップ３００では、送信バッファ
２２Ａに送信データが到着したか否かを判定し、到着し
ている場合（肯定判定の場合）はステップ３０２へ移行
して送信バッファ２２Ａから送信データを読み出してネ
ットワーク４０へ送信する処理を開始する。一方、送信
バッファ２２Ａに送信データが到着していない場合（否
定判定の場合）には送信バッファ２２Ａへの送信データ
の到着待ちを行う。In step 300 of the figure, it is determined whether or not the transmission data has arrived at the transmission buffer 22A. If the transmission data has arrived (in the case of an affirmative determination), the process proceeds to step 302 to transmit the transmission data from the transmission buffer 22A. The process of reading and transmitting the data to the network 40 is started. On the other hand, when the transmission data has not arrived at the transmission buffer 22A (in the case of a negative determination), arrival of the transmission data at the transmission buffer 22A is waited.
【００５７】次のステップ３０４では、送信中の送信デ
ータの再送が必要になったか否かを判定する。すなわ
ち、送信回路２４では送信中の送信データとネットワー
ク４０に接続されている他の外部装置からの送信データ
との衝突が発生した場合には、ネットワーク４０を介し
て衝突検出信号４２が受信されるので、該衝突検出信号
４２が受信されたか否かに基づいて再送が必要か否かを
判定する。In the next step 304, it is determined whether or not it is necessary to retransmit the transmission data being transmitted. That is, when a collision occurs between the transmission data being transmitted and the transmission data from another external device connected to the network 40, the transmission circuit 24 receives the collision detection signal 42 via the network 40. Therefore, it is determined whether retransmission is necessary based on whether the collision detection signal 42 has been received.
【００５８】上記ステップ３０４により再送の必要があ
ると判定された場合（肯定判定の場合）にはステップ３
０６に移行して送信バッファ２２Ａに対応する再送要求
信号２８ＡをＤＭＡコントローラ１６に送信した後に上
記ステップ３００へ戻って再度送信バッファ２２Ａへの
送信データの到着待ちを行う。すなわち、上記ステップ
３０６によって再送要求信号２８ＡをＤＭＡコントロー
ラ１６に送信した場合には、ＤＭＡコントローラ１６に
よって送信バッファ２２Ａがリセットされた後に当該再
送要求信号に応じた送信データが再度送信バッファ２２
Ａに送信されるので、送信回路２４は再度送信バッファ
２２Ａへの送信データの到着待ちを行った後に到着した
送信データを送信（再送）する。If it is determined in step 304 that retransmission is necessary (if affirmative), step 3
In step 06, the retransmission request signal 28A corresponding to the transmission buffer 22A is transmitted to the DMA controller 16, and the process returns to step 300 to wait for the arrival of transmission data in the transmission buffer 22A again. That is, when the retransmission request signal 28A is transmitted to the DMA controller 16 in step 306, the transmission data corresponding to the retransmission request signal is retransmitted after the transmission buffer 22A is reset by the DMA controller 16.
Since the transmission data is transmitted to the transmission buffer A, the transmission circuit 24 waits for the transmission data to arrive at the transmission buffer 22A again and then transmits (retransmits) the transmission data that has arrived.
【００５９】一方、上記ステップ３０４により再送の必
要がないと判定された場合（否定判定の場合）にはステ
ップ３０８へ移行して送信中の送信データの送信が終了
したか否かを判定し、終了していない場合（否定判定の
場合）は上記ステップ３０４へ戻り、終了した時点（肯
定判定となった時点）でステップ３１０へ移行してＣＰ
Ｕ１２に対して送信完了信号を送信する。On the other hand, when it is determined in step 304 that retransmission is not necessary (in the case of a negative determination), the flow shifts to step 308 to determine whether or not the transmission of the transmission data being transmitted has been completed. If the processing has not been completed (in the case of a negative determination), the process returns to step 304, and when the processing has been completed (at the time of making an affirmative determination), the processing proceeds to step 310 and the CP
A transmission completion signal is transmitted to U12.
【００６０】すなわち、上記ステップ３００乃至ステッ
プ３０８の処理によって、送信バッファ２２ＡへＤＭＡ
コントローラ１６から送信されてくる奇数番目（この場
合は１番目）のフレームの送信データのネットワーク４
０への送信を行い、この送信の途中で再送の必要が生じ
た場合には再送要求信号２８ＡをＤＭＡコントローラ１
６に送信した後に、ＤＭＡコントローラ１６から送信バ
ッファ２２Ａに対して再度送信される当該フレームの送
信データを再送する。That is, by the processing of steps 300 to 308, the DMA is transmitted to the transmission buffer 22A.
Network 4 of transmission data of odd-numbered (first in this case) frame transmitted from controller 16
0, and if it becomes necessary to perform retransmission during this transmission, a retransmission request signal 28A is sent to the DMA controller 1
6, the transmission data of the frame transmitted again from the DMA controller 16 to the transmission buffer 22A is retransmitted.
【００６１】次のステップ３１２では、送信バッファ２
２Ｂに送信データが到着したか否かを判定し、到着して
いる場合（肯定判定の場合）はステップ３１４へ移行し
て送信バッファ２２Ｂから送信データを読み出してネッ
トワーク４０へ送信する処理を開始する。一方、送信バ
ッファ２２Ｂに送信データが到着していない場合（否定
判定の場合）には送信バッファ２２Ｂへの送信データの
到着待ちを行う。In the next step 312, the transmission buffer 2
It is determined whether or not the transmission data has arrived at 2B, and if it has arrived (in the case of an affirmative determination), the process proceeds to step 314 to start the process of reading the transmission data from the transmission buffer 22B and transmitting it to the network 40. . On the other hand, when the transmission data has not arrived at the transmission buffer 22B (in the case of a negative determination), it waits for the transmission data to arrive at the transmission buffer 22B.
【００６２】次のステップ３１６では、上記ステップ３
０４と同様に衝突検出信号４２の受信の有無に基づい
て、送信中の送信データの再送が必要になったか否かを
判定する。In the next step 316, the above step 3
As in step 04, it is determined based on whether or not the collision detection signal 42 has been received whether or not the transmission data being transmitted needs to be retransmitted.
【００６３】上記ステップ３１６により再送の必要があ
ると判定された場合（肯定判定の場合）にはステップ３
１８に移行して送信バッファ２２Ｂに対応する再送要求
信号２８ＢをＤＭＡコントローラ１６に送信した後に上
記ステップ３１２へ戻って再度送信バッファ２２Ｂへの
送信データの到着待ちを行う。すなわち、上記ステップ
３１８によって再送要求信号２８ＢをＤＭＡコントロー
ラ１６に送信した場合には、ＤＭＡコントローラ１６に
よって送信バッファ２２Ｂがリセットされた後に当該再
送要求信号に応じた送信データが再度送信バッファ２２
Ｂに送信されるので、送信回路２４は再度送信バッファ
２２Ｂへの送信データの到着待ちを行った後に到着した
送信データを送信（再送）する。If it is determined in step 316 that retransmission is necessary (if affirmative), step 3
Then, the process returns to step 312 to return to the step 312 and wait for the arrival of the transmission data to the transmission buffer 22B again after transmitting the retransmission request signal 28B corresponding to the transmission buffer 22B to the DMA controller 16. That is, when the retransmission request signal 28B is transmitted to the DMA controller 16 in the step 318, the transmission data corresponding to the retransmission request signal is retransmitted after the transmission buffer 22B is reset by the DMA controller 16.
Since the transmission data is transmitted to the transmission buffer B, the transmission circuit 24 again waits for the transmission data to arrive at the transmission buffer 22B, and then transmits (retransmits) the arrived transmission data.
【００６４】一方、上記ステップ３１６により再送の必
要がないと判定された場合（否定判定の場合）にはステ
ップ３２０へ移行して送信中の送信データの送信が終了
したか否かを判定し、終了していない場合（否定判定の
場合）は上記ステップ３１６へ戻り、終了した時点（肯
定判定となった時点）でステップ３２２へ移行してＣＰ
Ｕ１２に対して送信完了信号を送信した後に上記ステッ
プ３００へ戻る。On the other hand, if it is determined in step 316 that retransmission is not necessary (in the case of a negative determination), the flow shifts to step 320 to determine whether or not the transmission of the transmission data being transmitted has been completed. If the processing has not been completed (in the case of a negative determination), the process returns to step 316.
After transmitting the transmission completion signal to U12, the process returns to step 300.
【００６５】すなわち、上記ステップ３１２乃至ステッ
プ３２０の処理によって、送信バッファ２２ＢへＤＭＡ
コントローラ１６から送信されてくる偶数番目（この場
合は２番目）のフレームの送信データのネットワーク４
０への送信を行い、この送信の途中で再送の必要が生じ
た場合には再送要求信号２８ＢをＤＭＡコントローラ１
６に送信した後に、ＤＭＡコントローラ１６から送信バ
ッファ２２Ｂに対して再度送信される当該フレームの送
信データを再送する。That is, by the processing of steps 312 to 320, the DMA is transmitted to the transmission buffer 22B.
Network 4 of transmission data of even-numbered (in this case, second) frames transmitted from controller 16
0, and if the need for retransmission occurs during the transmission, a retransmission request signal 28B is sent to the DMA controller 1
6, the transmission data of the frame transmitted again from the DMA controller 16 to the transmission buffer 22B is retransmitted.
【００６６】これ以降、全てのフレームの送信データの
送信が終了するまで上記ステップ３００乃至ステップ３
２２の処理を繰り返して行う。Thereafter, steps 300 to 3 are repeated until transmission of transmission data of all frames is completed.
Step 22 is repeated.
【００６７】以上詳細に説明したように、本実施形態に
係るデータ通信装置では、送信回路によって検出された
エラー（送信データの衝突）に対応する送信データの転
送に用いられた送信バッファを特定できる再送要求信号
をＤＭＡコントローラに送信すると共に、ＤＭＡコント
ローラが２つの送信バッファに格納された送信データの
メモリにおける格納アドレスを記憶し、かつ上記再送要
求信号が受信されたときに、該再送要求信号によって特
定される送信バッファに転送したフレームの送信データ
の格納アドレスに基づいてメモリから送信データを読み
出して再送しているので、送信データにシーケンス番号
等の識別手段を付加することなく送信データの送信順序
を変えずに再送処理を簡易に行うことができ、送信デー
タの伝送効率を向上することができると共に、２つの送
信バッファは比較的小容量のものとすることができるの
で、コストを抑制することができる。As described above in detail, in the data communication apparatus according to the present embodiment, the transmission buffer used for transferring the transmission data corresponding to the error (collision of the transmission data) detected by the transmission circuit can be specified. The retransmission request signal is transmitted to the DMA controller, the DMA controller stores the storage addresses of the transmission data stored in the two transmission buffers in the memory, and when the retransmission request signal is received, the DMA controller Since the transmission data is read from the memory based on the storage address of the transmission data of the frame transferred to the specified transmission buffer and retransmitted, the transmission order of the transmission data without adding identification means such as a sequence number to the transmission data. The retransmission process can be performed easily without changing the It is possible to, since two transmit buffers may be of relatively small capacity, it is possible to suppress the cost.
【００６８】また、本実施形態に係るデータ通信装置で
は、２つの送信バッファをフレーム毎に切替える切り替
えシーケンサを備えているので、再送待ち時間を短縮す
ることができ、更に伝送効率を向上することができる。Further, the data communication apparatus according to the present embodiment is provided with the switching sequencer for switching the two transmission buffers for each frame, so that the retransmission waiting time can be reduced and the transmission efficiency can be further improved. it can.
【００６９】なお、本実施形態では、送信バッファを送
信バッファ２２Ａと２２Ｂの２つのみ備えた場合につい
て説明したが、本発明はこれに限定されるものではな
く、送信バッファを３つ以上備える形態としてもよい。
この場合は、再送要求信号も各送信バッファを特定する
ことができるように送信バッファと同数とする必要があ
るが、メモリ１４に記憶できる送信データのフレーム数
を本実施形態よりも多くすることができ、より効率的に
送信データの送信を行うことができる。In this embodiment, a case has been described in which only two transmission buffers, transmission buffers 22A and 22B, are provided. However, the present invention is not limited to this, and a configuration in which three or more transmission buffers are provided is provided. It may be.
In this case, the retransmission request signal also needs to have the same number as the number of transmission buffers so that each transmission buffer can be specified. However, the number of transmission data frames that can be stored in the memory 14 may be larger than that in the present embodiment. The transmission data can be transmitted more efficiently.
【００７０】また、本実施形態では、本発明の切替手段
を送信回路２４に備えた場合について説明したが、本発
明はこれに限定されるものではなく、例えばＤＭＡコン
トローラ１６に備える形態としてもよい。In this embodiment, the case where the switching means of the present invention is provided in the transmission circuit 24 has been described. However, the present invention is not limited to this, and may be provided in the DMA controller 16, for example. .
【００７１】また、本実施形態では、再送要求信号を送
信バッファと同数だけ用意する場合について説明した
が、本発明はこれに限定されるものではなく、再送要求
信号は再送を要する送信データの転送に用いた送信バッ
ファを特定することができるものであればよく、例え
ば、複数ビットで構成された１つの再送要求信号の各ビ
ットに各送信バッファを対応付けて、再送を要する送信
データの転送に用いた送信バッファに対応するビットの
みを１としてＤＭＡコントローラ１６に返送する形態と
してもよい。In this embodiment, a case has been described in which the same number of retransmission request signals as the number of transmission buffers are prepared. However, the present invention is not limited to this, and the retransmission request signal is used for transmitting transmission data requiring retransmission. Any transmission buffer that can specify the transmission buffer used for transmission is used, for example, by associating each transmission buffer with each bit of one retransmission request signal composed of a plurality of bits and transmitting transmission data requiring retransmission. Only the bit corresponding to the used transmission buffer may be set to 1 and returned to the DMA controller 16.
【００７２】更に、本実施形態では、本発明のエラーと
して送信データの衝突の発生によるエラーを適用した場
合について説明したが、本発明はこれに限定されるもの
ではなく、本発明のエラーとして例えば送信データのパ
リティエラーを適用する形態としてもよい。Further, in the present embodiment, a case has been described in which an error caused by the occurrence of transmission data collision is applied as an error of the present invention. However, the present invention is not limited to this. A mode in which a parity error of transmission data is applied may be adopted.
【００７３】[0073]
【発明の効果】本発明によれば、ダイレクトメモリアク
セス制御手段が複数の送信バッファに格納された送信デ
ータの送信データ記憶手段における格納アドレスをアド
レス記憶手段によって記憶し、かつ検出されたエラーに
対応する送信データの転送に用いられた送信バッファを
特定できる再送要求を受信した場合に、該再送要求によ
って特定される送信バッファに転送した送信データの格
納アドレスを上記アドレス記憶手段から読み出し、読み
出した格納アドレスに基づいて送信データ記憶手段から
送信データを読み出して再送しているので、送信データ
にシーケンス番号等の識別手段を付加することなく送信
データの送信順序を変えずに再送処理を簡易に行うこと
ができ、送信データの伝送効率を向上することができる
と共に、複数の送信バッファは比較的小容量のものとす
ることができるので、コストを抑制することができる、
という効果が得られる。According to the present invention, the direct memory access control means stores the storage addresses of the transmission data stored in the plurality of transmission buffers in the transmission data storage means by the address storage means and responds to the detected error. When receiving a retransmission request that can specify the transmission buffer used to transfer the transmission data to be transmitted, the storage address of the transmission data transferred to the transmission buffer specified by the retransmission request is read from the address storage means, and the read storage is read. Since the transmission data is read from the transmission data storage means based on the address and retransmitted, the retransmission processing can be easily performed without adding the identification means such as a sequence number to the transmission data and changing the transmission order of the transmission data. Can improve the transmission efficiency of transmission data, and Since the buffer can be of relatively small capacity, it is possible to suppress the cost,
The effect is obtained.
【図１】 実施の形態に係るデータ通信装置の概略構成
を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a data communication device according to an embodiment.
【図２】 図１の送信バッファの構成及び作用を示す概
略図である。FIG. 2 is a schematic diagram showing the configuration and operation of the transmission buffer of FIG.
【図３】 実施の形態における送信データの１フレーム
の構成を示す概略図である。FIG. 3 is a schematic diagram showing a configuration of one frame of transmission data according to the embodiment.
【図４】 実施の形態に係るデータ通信装置のＣＰＵで
実行される処理の流れを示すフローチャートである。FIG. 4 is a flowchart showing a flow of processing executed by a CPU of the data communication device according to the embodiment.
【図５】 実施の形態に係るデータ通信装置のＤＭＡコ
ントローラで実行される処理の流れを示すフローチャー
トである。FIG. 5 is a flowchart showing a flow of processing executed by a DMA controller of the data communication device according to the embodiment.
【図６】 図５の処理の実行途中で実行される割り込み
処理１の流れを示すフローチャートである。FIG. 6 is a flowchart showing a flow of interrupt processing 1 executed during the execution of the processing of FIG. 5;
【図７】 図５の処理の実行途中で実行される割り込み
処理２の流れを示すフローチャートである。FIG. 7 is a flowchart showing a flow of interrupt processing 2 executed during the execution of the processing of FIG. 5;
【図８】 実施の形態に係るデータ通信装置の送信回路
で実行される処理の流れを示すフローチャートである。FIG. 8 is a flowchart showing a flow of a process executed by a transmission circuit of the data communication device according to the embodiment.
【図９】 実施の形態に係るデータ通信装置のＤＭＡコ
ントローラで実行される処理の状態遷移を示す状態遷移
図である。FIG. 9 is a state transition diagram showing state transition of processing executed by the DMA controller of the data communication device according to the embodiment.
１０ データ通信装置 １２ ＣＰＵ １４ メモリ（送信データ記憶手段） １６ ＤＭＡコントローラ（ダイレクトメモリアクセ
ス制御手段） １８ 再送処理部（再送手段） ２０Ａ、２０Ｂ 記憶部（アドレス記憶手段） ２２Ａ、２２Ｂ 送信バッファ ２４ 送信回路（送信手段） ２６ 切り替えシーケンサ（切替手段） ２８Ａ、２８Ｂ 再送要求信号 ４０ ネットワーク ４２ 衝突検出信号Reference Signs List 10 data communication device 12 CPU 14 memory (transmission data storage unit) 16 DMA controller (direct memory access control unit) 18 retransmission processing unit (retransmission unit) 20A, 20B storage unit (address storage unit) 22A, 22B transmission buffer 24 transmission circuit (Transmitting means) 26 Switching sequencer (Switching means) 28A, 28B Retransmission request signal 40 Network 42 Collision detection signal
Claims (2)
ータを所定データ量毎に複数の送信バッファの各々を介
して送信手段に転送するダイレクトメモリアクセス制御
手段を備えたデータ通信装置であって、 前記ダイレクトメモリアクセス制御手段が、 前記複数の送信バッファに格納された送信データの前記
送信データ記憶手段における格納アドレスを記憶するア
ドレス記憶手段と、 前記送信手段によって送信データが送信先に送信された
ときにエラーが検出され、該検出されたエラーに対応す
る送信データの転送に用いられた送信バッファを特定す
ることができる再送要求を受信した場合に、該再送要求
によって特定される送信バッファに転送した送信データ
の格納アドレスを前記アドレス記憶手段から読み出し、
読み出した格納アドレスに基づいて前記送信データ記憶
手段から送信データを読み出して再送する再送手段と、 を備えたことを特徴とするデータ通信装置。1. A data communication device comprising direct memory access control means for transferring transmission data stored in transmission data storage means to a transmission means via each of a plurality of transmission buffers for each predetermined data amount, An address storage unit that stores a storage address of the transmission data stored in the plurality of transmission buffers in the transmission data storage unit; and when the transmission data is transmitted to a transmission destination by the transmission unit. When an error is detected and a retransmission request that can specify the transmission buffer used for transferring the transmission data corresponding to the detected error is received, the data is transferred to the transmission buffer specified by the retransmission request. Reading the storage address of the transmission data from the address storage means,
A data communication device comprising: retransmission means for reading transmission data from the transmission data storage means based on the read storage address and retransmitting the data.
ッファを介して前記再送要求に対応する送信データを再
送することができるように前記複数の送信バッファをフ
レーム毎に切替える切替手段を更に備えたことを特徴と
する請求項１記載のデータ通信装置。2. A switching means for switching the plurality of transmission buffers for each frame so that transmission data corresponding to the retransmission request can be retransmitted via a transmission buffer specified by the retransmission request. The data communication device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4543899A JP2000244530A (en) | 1999-02-23 | 1999-02-23 | Data communication equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4543899A JP2000244530A (en) | 1999-02-23 | 1999-02-23 | Data communication equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244530A true JP2000244530A (en) | 2000-09-08 |
Family
ID=12719334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4543899A Pending JP2000244530A (en) | 1999-02-23 | 1999-02-23 | Data communication equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000244530A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338808A (en) * | 2002-05-22 | 2003-11-28 | Nec Corp | Data transfer apparatus |
| JP2006270469A (en) * | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | Communication data controller |
| WO2008075608A1 (en) * | 2006-12-20 | 2008-06-26 | Nec Corporation | Transmission system, transmission device, reception device, signal transmission method, and program |
-
1999
- 1999-02-23 JP JP4543899A patent/JP2000244530A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338808A (en) * | 2002-05-22 | 2003-11-28 | Nec Corp | Data transfer apparatus |
| US7039729B2 (en) | 2002-05-22 | 2006-05-02 | Nec Corporation | Data transfer apparatus |
| JP2006270469A (en) * | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | Communication data controller |
| JP4606216B2 (en) * | 2005-03-24 | 2011-01-05 | 富士通セミコンダクター株式会社 | Communication data control device |
| WO2008075608A1 (en) * | 2006-12-20 | 2008-06-26 | Nec Corporation | Transmission system, transmission device, reception device, signal transmission method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343067B1 (en) | Method and apparatus for failure and recovery in a computer network | |
| US6308218B1 (en) | Address look-up mechanism in a multi-port bridge for a local area network | |
| WO1999035793A1 (en) | System and method for implementing multi-pathing data transfers in a system area network | |
| US9197373B2 (en) | Method, apparatus, and system for retransmitting data packet in quick path interconnect system | |
| JP3054613B2 (en) | Packet communication system | |
| US6157951A (en) | Dual priority chains for data-communication ports in a multi-port bridge for a local area network | |
| CN101304362B (en) | Retransmission buffering apparatus and data transmission method | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| JP2003258932A (en) | Method and system for controlling flow of ordered and pipelined transaction between intercommunicating electronic devices | |
| JP2778373B2 (en) | Buffer device with retransmission function | |
| JP4271787B2 (en) | Communications system | |
| JP2000244530A (en) | Data communication equipment | |
| JP2006191368A (en) | Network transmission device | |
| JP3863456B2 (en) | Method for transmitting / receiving data via network and system for transferring data packet via network | |
| JP3148733B2 (en) | Signal processing device and signal processing system | |
| US7664863B2 (en) | Data transferring method | |
| JP2003289315A (en) | Packet transfer apparatus and packet transfer method | |
| KR0176077B1 (en) | Transfer acknowledge processing controller | |
| JP2001257686A (en) | Computer system and its data communication method | |
| JPS63246055A (en) | Packet transmitter-receiver | |
| JPH0646060A (en) | Data communication system | |
| JP2002281034A (en) | Information transfer device | |
| CN114157401A (en) | Retransmission buffer device supporting long and short message formats | |
| JP2005277704A (en) | Data distribution management device and data distribution management method | |
| JP2002314547A (en) | Central controller, terminal and program |