JPH0358641A - Crv検出回路 - Google Patents
Crv検出回路Info
- Publication number
- JPH0358641A JPH0358641A JP1194709A JP19470989A JPH0358641A JP H0358641 A JPH0358641 A JP H0358641A JP 1194709 A JP1194709 A JP 1194709A JP 19470989 A JP19470989 A JP 19470989A JP H0358641 A JPH0358641 A JP H0358641A
- Authority
- JP
- Japan
- Prior art keywords
- crv
- cmi
- circuit
- main signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 241000907509 Cowbone Ridge virus Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 208000019745 retinal vasculopathy with cerebral leukodystrophy Diseases 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ディジタル通信で使用されるCMI符号のCRV検出回
路に関し、 CMI交番パターンの同期手段を持たせることにより、
CRVの誤検出を防止することを目的とし、 入力された主信号データと主信号クロックから、主信号
データのパターン検出と、クロック信号の発生を行うC
MI同期回路と、CMI同期回路で検出した主信号デー
タのパターンとクロック信号より、CMI交番パターン
を発生させ同期を確立するCMI交番パターン同期手段
と、CMI交番パターン同期手段に同期の保護をかける
CMI交番パターン同期保護手段と、CMI交番パター
ン同期手段にて発生し同期確立したCMI交番パターン
と、CMI同期回路で検出したパターンを比較し、主信
号データが”1゛のときのCRVを検出し、CMI同期
回路で検出した主信号データが”0“のときのCRVと
合わせてCRV検出結果を出力するC R V出力手段
とを備え構威ずる。
路に関し、 CMI交番パターンの同期手段を持たせることにより、
CRVの誤検出を防止することを目的とし、 入力された主信号データと主信号クロックから、主信号
データのパターン検出と、クロック信号の発生を行うC
MI同期回路と、CMI同期回路で検出した主信号デー
タのパターンとクロック信号より、CMI交番パターン
を発生させ同期を確立するCMI交番パターン同期手段
と、CMI交番パターン同期手段に同期の保護をかける
CMI交番パターン同期保護手段と、CMI交番パター
ン同期手段にて発生し同期確立したCMI交番パターン
と、CMI同期回路で検出したパターンを比較し、主信
号データが”1゛のときのCRVを検出し、CMI同期
回路で検出した主信号データが”0“のときのCRVと
合わせてCRV検出結果を出力するC R V出力手段
とを備え構威ずる。
[産業上の利用分野]
本発明は、ディジタル通信で使用されるCMI符号のC
RV検出方式に関する。
RV検出方式に関する。
CMI (Coded Mark Inversi
on Codes)は、ディジタル通信で広く使用さ
れている符号化の方法の1つである。
on Codes)は、ディジタル通信で広く使用さ
れている符号化の方法の1つである。
このCMIの符号則は、主信号データの”0”に対して
は、′し、■4”を、′1゜”に対しては、”L,L”
と”H,H”を交互に送出するものであり、主信号の1
ビットは、CMI符号では2ビットで表わされる。
は、′し、■4”を、′1゜”に対しては、”L,L”
と”H,H”を交互に送出するものであり、主信号の1
ビットは、CMI符号では2ビットで表わされる。
CRV(Code Rule Violati3
on)は、CMIの符号則を意図的に破ることにより、
情報を付加して送るものであり、通信チャンネルを増や
すことが可能となるので、これをサービス回線として、
保守の打ち合わせ等に用いている。
情報を付加して送るものであり、通信チャンネルを増や
すことが可能となるので、これをサービス回線として、
保守の打ち合わせ等に用いている。
このような、CRVの検出を正確に行うことのできるC
RV検出方式が要求されている。
RV検出方式が要求されている。
(従来の技術〕
第4−A図は従来例のCRV N)のタイムチャ−1・
を説明する図、第1−B図は従来例のCRV (II)
のタイムチャートを説明する図である。
を説明する図、第1−B図は従来例のCRV (II)
のタイムチャートを説明する図である。
CRVには2つの方式があり、■つば、NTTで採用さ
れている方式であり、これをCRV (I)と呼び第4
−A図にタイムチャーI・を示し、他の方式をCRV
(II)と呼び、第4−B図にタイムチャートを示す。
れている方式であり、これをCRV (I)と呼び第4
−A図にタイムチャーI・を示し、他の方式をCRV
(II)と呼び、第4−B図にタイムチャートを示す。
第4−A図に示すCRV (1)は、C R. V付加
のとき、主信号が″0′゜のとき、”L,H”を”H,
L”゜に変換し、主信号が゛1”のときは、前4 の”1“と同し″L,L’”または”H、H ”に変換
する。
のとき、主信号が″0′゜のとき、”L,H”を”H,
L”゜に変換し、主信号が゛1”のときは、前4 の”1“と同し″L,L’”または”H、H ”に変換
する。
また、次のCRVを付加しない”1”はCMI符号則に
従って、CRVを付加した”■″゜の交番をとり、前が
”L,L”ならば′”II,H’”に、”H,H”なら
ば″L,L’”に変換する。
従って、CRVを付加した”■″゜の交番をとり、前が
”L,L”ならば′”II,H’”に、”H,H”なら
ば″L,L’”に変換する。
CRV検出ば、CIVII同期確立後、主信号データが
”0”で”■4、I7゛′のときCRV検出、主信号デ
ータが”1 ”で、前の″1゛と交番違反である前が”
■7、I7゛゜で次が′゜1,、■,”、または、前が
″H,H”で次が”H,H’”のときCRVを検出ずる
。
”0”で”■4、I7゛′のときCRV検出、主信号デ
ータが”1 ”で、前の″1゛と交番違反である前が”
■7、I7゛゜で次が′゜1,、■,”、または、前が
″H,H”で次が”H,H’”のときCRVを検出ずる
。
第4−B図に示すCRV (II)は主信号が”l”の
ときのCRVのイ4加が、第1−A図のCRV (I)
とは異なっており、主信号データが”l”゜のときのC
RV付加は、主信号データ”■7、L”または”■]、
H”を”H、H ”または”L、L”に反転させ、CR
Vを付加しない次の”1“はなにも処理しない。
ときのCRVのイ4加が、第1−A図のCRV (I)
とは異なっており、主信号データが”l”゜のときのC
RV付加は、主信号データ”■7、L”または”■]、
H”を”H、H ”または”L、L”に反転させ、CR
Vを付加しない次の”1“はなにも処理しない。
主信号データが”o”のときのCRVの付加、検出、主
信号データが”1′のときのCRVの検出はCRV N
)と同じである。
信号データが”1′のときのCRVの検出はCRV N
)と同じである。
第1−B図に示すCRV (H)で、主信号”1′に連
続してCRVが44加されると(図に示ず2a、以下(
)内は、図の位置を示す)、最初のCRVは正しく検
出されるが、次のCRVは、最初のCRVに対して、交
番パターン(2b)となっているので、CRVが検出さ
れるべきところで、検出されない(2C)。
続してCRVが44加されると(図に示ず2a、以下(
)内は、図の位置を示す)、最初のCRVは正しく検
出されるが、次のCRVは、最初のCRVに対して、交
番パターン(2b)となっているので、CRVが検出さ
れるべきところで、検出されない(2C)。
また、次のCRVが付加されていない”1”゜のところ
で、前のCRVが付加された″1゛に対して、交番パタ
ーンでない(2d)ので、CRVが付加されていないに
もかかわらず、CRVが検出される(2e)という問題
が生じていた。
で、前のCRVが付加された″1゛に対して、交番パタ
ーンでない(2d)ので、CRVが付加されていないに
もかかわらず、CRVが検出される(2e)という問題
が生じていた。
(1a)のCRVの付加、検出は正しく行なわれている
。
。
本発明は、CMI交番パターンの同期手段を持たせるこ
とにより、CRVの誤検出を防止することを目的とする
。
とにより、CRVの誤検出を防止することを目的とする
。
第1図は本発明の原理を説明するブロック図を示す。
第1図に示す本発明の原理ブロック図中の10は、入力
された主信号データと主信号クロックから、主信号デー
タのパターン検出とクロック信号の発生を行うCMI同
期回路であり、 20は、CMI同期回路10で検出したパターンとクロ
ソク信号より、CMI交番パターンを発生させ、同期を
確立するCMI交番パターン同期手段であり、 30は、CMI交番パターン同期手段206ご同期の保
護をかけるCMI交番パターン同期保護手段であり、 40は、CMI交番パターン同期手段20にて同期確立
したCMI交番パターンと、CMI同期回路IOで検出
したパターンを比較し、主信号データが”l”゜のとき
のCRVを検出し、CM■7 同期回路10で検出した主信号データが”o”のときの
CRVと合わせてCRV検出結果を出力するCRV出力
手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
された主信号データと主信号クロックから、主信号デー
タのパターン検出とクロック信号の発生を行うCMI同
期回路であり、 20は、CMI同期回路10で検出したパターンとクロ
ソク信号より、CMI交番パターンを発生させ、同期を
確立するCMI交番パターン同期手段であり、 30は、CMI交番パターン同期手段206ご同期の保
護をかけるCMI交番パターン同期保護手段であり、 40は、CMI交番パターン同期手段20にて同期確立
したCMI交番パターンと、CMI同期回路IOで検出
したパターンを比較し、主信号データが”l”゜のとき
のCRVを検出し、CM■7 同期回路10で検出した主信号データが”o”のときの
CRVと合わせてCRV検出結果を出力するCRV出力
手段であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
CMI同期回路10により、主信号データが”0゛のと
きのCRV検出、主信号データが”1゛のときの″L,
L“、″H..H”の検出と、クロノク信号の発生を行
い、検出した”■7、L′′、”H,H”信号と、クロ
ック信号より、CMI交番パターン同期千段20とCM
I交番パターン同期保護手段30にて、同期確立したC
MI交番パターンを発生させる。
きのCRV検出、主信号データが”1゛のときの″L,
L“、″H..H”の検出と、クロノク信号の発生を行
い、検出した”■7、L′′、”H,H”信号と、クロ
ック信号より、CMI交番パターン同期千段20とCM
I交番パターン同期保護手段30にて、同期確立したC
MI交番パターンを発生させる。
CRV出力手段40により、この同期確立したCMi交
番パターンと、CMI同期回路10より出力された主信
号データが″1゜゜の”r−,r,”、”H,H’”の
パターンとを比較照合することにより、主信号データが
”1゛のときのCRV検出を8 行い、CMI同期回路10で検出した、主信号データが
no”のときのCRV検出結果と合わせて出力すること
により、CRVが連続して付加されたときでも、正し<
CRVを検出ずることがが可能となる。
番パターンと、CMI同期回路10より出力された主信
号データが″1゜゜の”r−,r,”、”H,H’”の
パターンとを比較照合することにより、主信号データが
”1゛のときのCRV検出を8 行い、CMI同期回路10で検出した、主信号データが
no”のときのCRV検出結果と合わせて出力すること
により、CRVが連続して付加されたときでも、正し<
CRVを検出ずることがが可能となる。
〔実施例]
以下本発明の要旨を第2図〜第3図に示す実施例により
具体的に説明する。
具体的に説明する。
第2図は本発明の実施例を説明する図、第3図は本発明
の実施例のタイムチャートを説明する図をそれぞれ示す
。なお、全図を通じて同一符号は同一対象物を示す。
の実施例のタイムチャートを説明する図をそれぞれ示す
。なお、全図を通じて同一符号は同一対象物を示す。
第2図に示す本発明の実施例はCMI同期同路10と、
第l図で説明したCMI交番パターン同期千段20とし
て、主信号データが′”1゛の”■5、L゛を表ず信号
P L L、と主信号データが”1′”の゜′I]、H
’”を表す信号P H Hの論理和をとる論理和回路(
以下OR回路と称する)21と、9 その出力より交番パターンP1を生戒ずる排他的論理和
回路(以下EX−OR回路と称する)22と、フリソブ
フロップ回路(以下FF回路と称する)23、 交番パターンP1より交番パターンの同期検出を行う2
:1のセレクタ24、 その出力をラッチずるFF回路25〜28、交番パター
ンP1と同期状態を示す信号P3との排他的否定論理和
をとり同期確立されたCMI交番パターンを −1’4
を発生する排他的否定論和回路(以下EX−NOR回路
と称する)29、CMI交番パターン同期保護手段30
として、FF回路25〜2日の出力の論理積をとる論理
積回路(以下AND回路と称する)31と、FF回路2
5〜28の出力の否定論理和をとる否定論理和回路(以
下NOR回路と称する)32と、 AND回路31とNOR回路32の出力を入力とし、同
期状態を示す信号P3を出力するJ−KFF回路33、 CRV出力千段40として、同期確立された交10 番パターン 17−4を反jet(ずるインハーク(以
下INVと称する)43ど、 PHH,PLLを1クロソクシフトするl? l? [
I−]路41、42と、 FF回路41の出力と 74の論理積をとるAND回路
44と、 INV43の出力とFF回路42の論理積をとるAND
回路45と、 主信号データが″′0”のときのCRVと、主信号デー
タが”1”゜のときのCRVを示ずAND回路44、4
5の出力の論理和をとるOR回路46から構威した例で
ある。
て、主信号データが′”1゛の”■5、L゛を表ず信号
P L L、と主信号データが”1′”の゜′I]、H
’”を表す信号P H Hの論理和をとる論理和回路(
以下OR回路と称する)21と、9 その出力より交番パターンP1を生戒ずる排他的論理和
回路(以下EX−OR回路と称する)22と、フリソブ
フロップ回路(以下FF回路と称する)23、 交番パターンP1より交番パターンの同期検出を行う2
:1のセレクタ24、 その出力をラッチずるFF回路25〜28、交番パター
ンP1と同期状態を示す信号P3との排他的否定論理和
をとり同期確立されたCMI交番パターンを −1’4
を発生する排他的否定論和回路(以下EX−NOR回路
と称する)29、CMI交番パターン同期保護手段30
として、FF回路25〜2日の出力の論理積をとる論理
積回路(以下AND回路と称する)31と、FF回路2
5〜28の出力の否定論理和をとる否定論理和回路(以
下NOR回路と称する)32と、 AND回路31とNOR回路32の出力を入力とし、同
期状態を示す信号P3を出力するJ−KFF回路33、 CRV出力千段40として、同期確立された交10 番パターン 17−4を反jet(ずるインハーク(以
下INVと称する)43ど、 PHH,PLLを1クロソクシフトするl? l? [
I−]路41、42と、 FF回路41の出力と 74の論理積をとるAND回路
44と、 INV43の出力とFF回路42の論理積をとるAND
回路45と、 主信号データが″′0”のときのCRVと、主信号デー
タが”1”゜のときのCRVを示ずAND回路44、4
5の出力の論理和をとるOR回路46から構威した例で
ある。
CMI同期回路10は公知の回路技術であるので説明は
行わない。
行わない。
3
本実施例の動作を、第4図の動作タイムチャートにより
説明する。
説明する。
(1)は、主信号データを示し、(CRV)はCRVが
付加されたことを示す。
付加されたことを示す。
(2)は、実際のCMI符号であり、”1゛は”L、L
′ ”H..H” ”O”は”L..I1″゜ ″I
11 1 、■、”の2ビットで表わされる。
′ ”H..H” ”O”は”L..I1″゜ ″I
11 1 、■、”の2ビットで表わされる。
(3)は、(2)を波形で表示したものである。
(4)は、主信号クロックより発生させたクロツクC1
、 (5)は、主信号データが″1′で′゛I]、I{゛′
のときハイレヘルで出力ずる信号1) l−I 11、
(6)は、主信号データが11′′で”L,L”のとき
ハイレベルで出力する信号PLLであり、(5)のP
H H, (6)のP L I..は(3)の信号に対
し、1クロツク分遅延している。
、 (5)は、主信号データが″1′で′゛I]、I{゛′
のときハイレヘルで出力ずる信号1) l−I 11、
(6)は、主信号データが11′′で”L,L”のとき
ハイレベルで出力する信号PLLであり、(5)のP
H H, (6)のP L I..は(3)の信号に対
し、1クロツク分遅延している。
(7)は、OR回路21で、P H HとP L I.
.の論理和をとり、主信号データが”1゛のとき、ハイ
レヘルとなる信号を発生させ、この信号からEX○R回
路22とFF回路23により発生させる交番パターンP
1である。
.の論理和をとり、主信号データが”1゛のとき、ハイ
レヘルとなる信号を発生させ、この信号からEX○R回
路22とFF回路23により発生させる交番パターンP
1である。
(8)は、2:1のセレクタ24により、PIIHがハ
イレヘルのときP1を読み込んだ信号P2−1でアリ、
この信号がハイレヘルのときは、主信号データの交番パ
ターンとP1の交番パターンが一致していることを示す
。
イレヘルのときP1を読み込んだ信号P2−1でアリ、
この信号がハイレヘルのときは、主信号データの交番パ
ターンとP1の交番パターンが一致していることを示す
。
■
2
主信号データが″0゛のときは、FF回路25の出力が
セレクタ24の入力端子A2に入力されているので、入
力端子A2を選択して、交番パターンが変化しないよう
にしている。
セレクタ24の入力端子A2に入力されているので、入
力端子A2を選択して、交番パターンが変化しないよう
にしている。
(9)は、P2−1を1段シフトしたもので、P21の
1段前の状態を示す信号P2−2、00)は、P2−2
をl段シフ1・シたもので、P22の1段前の状態を示
す信号P2−3、(II)は、P2−3を1段シフ1〜
したもので、P23の1段前の状態を示す信号P2−4
である。
1段前の状態を示す信号P2−2、00)は、P2−2
をl段シフ1・シたもので、P22の1段前の状態を示
す信号P2−3、(II)は、P2−3を1段シフ1〜
したもので、P23の1段前の状態を示す信号P2−4
である。
62)は、AND回路31でP2−1〜P2−4の論理
積をとり、4段の後方保護を行い、NOR回路32でP
2−1〜P2−4の否定論理和をとり前方保護を行い、
AND回路31の出力、NOR回路32の出力をそれぞ
れJ−KFF回路33に入力し、その出力が信号P3で
ある。
積をとり、4段の後方保護を行い、NOR回路32でP
2−1〜P2−4の否定論理和をとり前方保護を行い、
AND回路31の出力、NOR回路32の出力をそれぞ
れJ−KFF回路33に入力し、その出力が信号P3で
ある。
このP3がハイレベルのときは、同期確立および前方保
護状態を示し、ローレベルのときは同期外れおよび後方
保護状態を示す。
護状態を示し、ローレベルのときは同期外れおよび後方
保護状態を示す。
03)は、P1とP3を入力とするEX−NOR回19
路31の出力であり、P3がハイレベルのときは、主信
号データと交番パターンの同期がとれているので、P1
をそのまま出力し、P3がローレベルのときは、同期が
はずれているので、P1を反転し出力し、同期のとれた
PTを生或ずる。
号データと交番パターンの同期がとれているので、P1
をそのまま出力し、P3がローレベルのときは、同期が
はずれているので、P1を反転し出力し、同期のとれた
PTを生或ずる。
04)は、PHHを 丁4と位相を合わせるためにFF
回路41により、1クロックシフトした信号P H I
{ ”であり、交番パターンの″■゜”の部分を示す信
号である。
回路41により、1クロックシフトした信号P H I
{ ”であり、交番パターンの″■゜”の部分を示す信
号である。
05)は、P H H ”と 74との論理和をAND
回路44でとったCRV”I゛一■1であり、交番パタ
ーン”1′のときの不一致信号である。
回路44でとったCRV”I゛一■1であり、交番パタ
ーン”1′のときの不一致信号である。
0ωは、 v4をTNV43にて、反転した信号P4で
あり、 (17)は、PLLを 丁4と位相を合わせるためにF
F回路42により、1クロックシフトした信号P L
L ”であり、 08)は、PLL’”とP4の論理和をAND回路45
でとったCRV”l”Lであり、交番パターン”0”の
ときの不一致信号である。
あり、 (17)は、PLLを 丁4と位相を合わせるためにF
F回路42により、1クロックシフトした信号P L
L ”であり、 08)は、PLL’”とP4の論理和をAND回路45
でとったCRV”l”Lであり、交番パターン”0”の
ときの不一致信号である。
l4
09)は、CMI同期回路で検出した、主信号デタが′
゜0”のときの、C R. V検出信号、CRV”0”
であり、 Q.Q)は、主信号データが”0゛のときのCRV検出
信号CRV ″0゛と、CRV ”1′’−Hと、CR
V ”1”一Lの論理和をOR回路46によりとった信
号であり、これがCRV出力信号となる。
゜0”のときの、C R. V検出信号、CRV”0”
であり、 Q.Q)は、主信号データが”0゛のときのCRV検出
信号CRV ″0゛と、CRV ”1′’−Hと、CR
V ”1”一Lの論理和をOR回路46によりとった信
号であり、これがCRV出力信号となる。
上述のように構或することにより、主信号データが”1
゛゜で、CRVが連続してイ;1加されたときでも、C
RVの誤検出をなくすることが可能となる。
゛゜で、CRVが連続してイ;1加されたときでも、C
RVの誤検出をなくすることが可能となる。
以上のような本発明によれば、同FJI 61立したC
MI交番パターンと、CMI同刺回路の出力パクンとを
比較することにより、主信号データが゜′1゜゛のとき
に、CRVが連続して付加されてもCRVの誤検出をな
くすることができ、データの送受の誤り率を低減ずるC
RV検出回路を提供することができる。
MI交番パターンと、CMI同刺回路の出力パクンとを
比較することにより、主信号データが゜′1゜゛のとき
に、CRVが連続して付加されてもCRVの誤検出をな
くすることができ、データの送受の誤り率を低減ずるC
RV検出回路を提供することができる。
■
5
第1図は本発明の原理を説明するブロック図、第2図は
本発明の実施例を説明する図、第3図は本発明の実施例
のタイムチャートを説明する図、 第4−A図は従来例のCRV (1)のタイムチャ−
1−を説明する図、 第4−B図は従来例のCRV (rl)のタイムチャー
1〜を説明する図、 をそれぞれ示す。 図において、 1、46はOR回路、 2はEX−OR回路、 3、25〜28、41、42ばFF回路、4はセレクタ
、 9はEX−NOR回路、 0はCMI交番パターン同期保護手段、1、44、45
はAND回路、 2はNOR回路、 ■6 33ぱ.J−K F F回路、 40はCRV出力手段、 43はINV、 をそれぞれ示す。 本発明の原理を説明するブロソク図 第{図
本発明の実施例を説明する図、第3図は本発明の実施例
のタイムチャートを説明する図、 第4−A図は従来例のCRV (1)のタイムチャ−
1−を説明する図、 第4−B図は従来例のCRV (rl)のタイムチャー
1〜を説明する図、 をそれぞれ示す。 図において、 1、46はOR回路、 2はEX−OR回路、 3、25〜28、41、42ばFF回路、4はセレクタ
、 9はEX−NOR回路、 0はCMI交番パターン同期保護手段、1、44、45
はAND回路、 2はNOR回路、 ■6 33ぱ.J−K F F回路、 40はCRV出力手段、 43はINV、 をそれぞれ示す。 本発明の原理を説明するブロソク図 第{図
Claims (1)
- 【特許請求の範囲】 ディジタル通信のCMI符号のCRV検出回路であって
、 入力された主信号データと主信号クロックから、主信号
データのパターン検出と、クロック信号の発生を行うC
MI同期回路(10)と、 前記CMI同期回路(10)で検出した主信号データの
パターンとクロック信号より、CMI交番パターンを発
生させ同期を確立するCMI交番パターン同期手段(2
0)と、 前記CMI交番パターン同期手段(20)に同期の保護
をかけるCMI交番パターン同期保護手段(30)と、 前記CMI交番パターン同期手段(20)にて発生し同
期確立したCMI交番パターンと、前記CMI同期回路
(10)で検出したパターンを比較し、主信号データが
”1”のときのCRVを検出し、前記CMI同期回路(
10)で検出した主信号データが”0”のときのCRV
と合わせてCRV検出結果を出力するCRV出力手段(
40)とを備えたことを特徴とするCRV検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19470989A JP2682155B2 (ja) | 1989-07-27 | 1989-07-27 | Crv検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19470989A JP2682155B2 (ja) | 1989-07-27 | 1989-07-27 | Crv検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0358641A true JPH0358641A (ja) | 1991-03-13 |
JP2682155B2 JP2682155B2 (ja) | 1997-11-26 |
Family
ID=16328949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19470989A Expired - Lifetime JP2682155B2 (ja) | 1989-07-27 | 1989-07-27 | Crv検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2682155B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7548352B2 (en) | 2003-04-11 | 2009-06-16 | Ricoh Company, Limited | Illumination device, document reading device, adjusting device, and image forming apparatus |
-
1989
- 1989-07-27 JP JP19470989A patent/JP2682155B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7548352B2 (en) | 2003-04-11 | 2009-06-16 | Ricoh Company, Limited | Illumination device, document reading device, adjusting device, and image forming apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2682155B2 (ja) | 1997-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5624781B2 (ja) | 通信システム、データ送信装置、およびデータ受信装置 | |
JPS63129750A (ja) | ディジタルデータの伝送方法およびそのための装置 | |
TWI465089B (zh) | 用於傳達資料之通信電路及方法 | |
JP3419520B2 (ja) | データ通信方法および装置 | |
KR20000008406A (ko) | 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치 | |
JPH0558293B2 (ja) | ||
KR19980050169A (ko) | nB2P 부호화 장치 및 nB2P 복호화 장치 | |
JP2001352318A (ja) | 送信回路とその方法、受信回路とその方法およびデータ通信装置 | |
JPH0358641A (ja) | Crv検出回路 | |
KR100574767B1 (ko) | 차분값 데이터 인코딩 기반의 데이터 전송 회로 및 방법 | |
JPH03270526A (ja) | 差動符号化における誤り波及抑圧方式 | |
JP2958976B2 (ja) | データの誤り訂正方式 | |
JPH11145841A (ja) | 変調装置および方法、復調装置および方法、並びに伝送媒体 | |
US7057538B1 (en) | 1/N-rate encoder circuit topology | |
Jyothi et al. | Implementation of low complex and high secured SPI communication system for multipurpose applications | |
JPH0537389A (ja) | デイジタル変調装置 | |
JP3077639B2 (ja) | 誤り訂正バランス符号送受信システム | |
RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
RU2206181C1 (ru) | Устройство для кодирования - декодирования данных | |
RU2214046C1 (ru) | Устройство для кодирования-декодирования данных | |
KR930006751B1 (ko) | T1 스터핑 8b6t 부호변환장치 | |
SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
KR100223019B1 (ko) | 피엔 코드를 이용한 채널의 이중화 방법 | |
JP3398701B2 (ja) | 搬送波再生方式 | |
JPH07245630A (ja) | 高速データ伝送方式 |