JPH0358543B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子技術分野ないし光電子技術分野に
おける三次元集積回路に関し、特に、あらかじめ
互いに独立に製造した各二次元集積回路層を組立
積層するに際し、互いの平面方向位置決めに有効
な手段を提供するための改良に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a three-dimensional integrated circuit in the electronic technology field or optoelectronic technology field, and particularly relates to a method for assembling and stacking two-dimensional integrated circuit layers that have been manufactured independently of each other in advance. , relates to an improvement for providing effective means for mutual planar positioning.

［従来の技術］ 各種の半導体素子やジヨゼフソン素子、さらに
は磁気バブル素子等を用い、信号の伝達媒体とし
て電気信号や光信号、磁気信号等を用いる情報処
理技術では、集積度向上、消費電力の低減化、高
速度化、そしてまた多機能化等々を図つて、昨今
しきりに三次元集積回路構造に関する提案がなさ
れるようになつてきた。[Prior Art] In information processing technology that uses various semiconductor elements, Josefson elements, even magnetic bubble elements, etc., and uses electric signals, optical signals, magnetic signals, etc. as signal transmission media, it is important to improve the degree of integration and reduce power consumption. In recent years, proposals regarding three-dimensional integrated circuit structures have been frequently made with the aim of reducing power consumption, increasing speed, and increasing functionality.

一般論として言えば、そうした三次元集積回路
を具体的な構造部材を用いて実現する際の構築法
には、大別して二つの流れがある。 Generally speaking, there are roughly two types of construction methods for realizing such three-dimensional integrated circuits using specific structural members.

一つは順次積層法と呼べるものである。これは
既存のSOI（シリコン・オン・インジユレータ）
技術の概念を用いる方法であつて、ある二次元集
積回路層を完成したならば、その機能面部分を絶
縁層で被覆し、この絶縁層の上に多結晶シリコン
層を形成した後、当該多結晶シリコン層をレー
ザ・アニールにより単結晶化し、この単結晶化し
たシリコン層に再び所定の回路構造から成る二次
元集積回路層を完成していくという工程を順に繰
返すものである。なお、高さ方向の各二次元集積
回路層は、通常、能動層とか機能レベルとも呼ば
れ、単にチツプと称されるときもある。 One is what can be called a sequential lamination method. This is an existing SOI (Silicon on Injector)
This method uses the concept of technology, and once a certain two-dimensional integrated circuit layer is completed, its functional surface portion is covered with an insulating layer, a polycrystalline silicon layer is formed on this insulating layer, and then the polycrystalline silicon layer is formed. The process of monocrystalizing a crystalline silicon layer by laser annealing and then completing a two-dimensional integrated circuit layer having a predetermined circuit structure on this monocrystalline silicon layer is repeated in sequence. Note that each two-dimensional integrated circuit layer in the height direction is usually called an active layer or a functional level, or sometimes simply called a chip.

これに対し、もう一つの方法は、別途にそれぞ
れ独立に完成させた二次元集積回路層を最後に重
ね合せるように組立ることにより、三次元集積回
路を得ようとするもので、一括積層法ないし組立
法と呼ぶことができ、発表されているものでは代
表的にフリツプ・チツプ法がある。 On the other hand, the other method attempts to obtain a three-dimensional integrated circuit by assembling the two-dimensional integrated circuit layers that have been completed separately and one on top of the other. It can be called an assembly method, and the flip-chip method is a typical method that has been published.

このフリツプ・チツプ法は、それぞれ表面に所
定の回路機能を得るために各種の回路要素を集積
した複数の二次元集積回路層を最後の組立工程に
おいて始めて、ボンデイング・パツドと半田によ
り電気的に接続していくものである。 This flip-chip method begins in the final assembly process by electrically connecting multiple two-dimensional integrated circuit layers, each of which has various circuit elements integrated on its surface to achieve a predetermined circuit function, using bonding pads and solder. We will continue to do so.

したがつてそのためには、隣接する一対の二次
元集積回路層の少なくともいづれか一方には、そ
の物理的な支持部材となつている基板を貫通し、
表面の回路要素形成面から裏面のボンデイング・
パツド部分へ電気的な接続を採るスルー・ホール
を必要とする。 Therefore, in order to do this, at least one of a pair of adjacent two-dimensional integrated circuit layers has to be penetrated through the substrate serving as its physical support member;
Bonding from the circuit element formation surface on the front side to the back side
Requires a through hole for electrical connection to the pad.

［発明が解決しようとする問題点］ 上記した順次積層法は、三次元集積回路全体と
して考えた場合の回路設計自由度は最も高く、ま
た製品として完成された後の信頼性にも高いもの
があるが、“順次”と言う名の通り、各二次元集
積回路層を同時には作れないという本質的な問題
を含んでいる。[Problems to be solved by the invention] The sequential lamination method described above has the highest degree of freedom in circuit design when considering the three-dimensional integrated circuit as a whole, and also has high reliability after it is completed as a product. However, as the name "sequential" suggests, it involves the essential problem that each two-dimensional integrated circuit layer cannot be created at the same time.

すなわち、一つの二次元集積回路層を完成させ
てから始めて、その上に次の二次元集積回路層を
作ることができるのであつて、ために一つの三次
元集積回路として完成するまでには膨大な時間が
掛かる。例えば全ての二次元集積回路層が共に同
じ構成で良いと言う最も簡単なモデルを考えてみ
ても、この順次積層法による限り、一つの二次元
集積回路層を製造するのに要する時間の層数倍は
絶対に必要になり、具体的に例えば十層の三次元
集積回路を得るとしたら、おおげさではなく、そ
の製造には半年以上の製造期間を要するものと思
われる。 In other words, it is possible to create the next two-dimensional integrated circuit layer on top of one two-dimensional integrated circuit layer after it has been completed, and it takes a huge amount of time to complete one three-dimensional integrated circuit. It takes a lot of time. For example, even if we consider the simplest model in which all two-dimensional integrated circuit layers can have the same configuration, as long as this sequential lamination method is used, the number of layers required to manufacture one two-dimensional integrated circuit layer is If we were to obtain a three-dimensional integrated circuit with ten layers, for example, it would take more than half a year to manufacture it, which is not an exaggeration.

このため、設計から結果が出るまでのいわゆる
ターン・アラウンド・タイムが著しく長くなり、
効率を極めて悪化させると共に、長時間の試作を
繰返した素子の収率も相当に悪くなる。 As a result, the so-called turn-around time from design to results becomes significantly longer.
Not only does this extremely degrade efficiency, but the yield of devices that have been repeatedly manufactured over a long period of time also becomes considerably poor.

また、当然のことではあるが、一旦作られたら
どれか一層だけを補修しようとしても、これは不
可能である。同じ理屈で一層ないし数層のみが回
路構造的に異なる三次元集積回路を得ようとして
も、各層の交換ができないために、仕様ごとに全
工程を掛けて作り直す必要があり、これに関する
合理性は到底期待できない。 Also, as a matter of course, it is impossible to repair just one layer once it has been made. Even if we try to obtain a 3D integrated circuit with a different circuit structure in only one or a few layers using the same logic, each layer cannot be replaced, so it is necessary to repeat the entire process and re-create it for each specification. I can't wait at all.

これに対し、上記したフリツプ・チツプ法に代
表される一括積層法ないし組立法は、各二次元集
積回路層を同時並行的に互いに独立に作つて置く
ことができ、したがつて一層のみ仕様が異なるよ
うな三次元集積回路も、最終組立工程での選択に
より比較的簡単に得ることができ、仕様ごとに変
更を要しない層は全て流用できるため、極めて合
理的であるし、製造時間そのものも単一の二次元
集積回路層を形成するに要する時間に最終工程の
組立時間を加えた程度で済むようになる。 On the other hand, in the batch lamination method or assembly method represented by the above-mentioned flip-chip method, each two-dimensional integrated circuit layer can be fabricated simultaneously and independently from each other, and therefore only one layer has the specifications. Different types of 3D integrated circuits can be obtained relatively easily by making selections in the final assembly process, and all layers that do not require changes depending on the specifications can be used, making it extremely rational and reducing the manufacturing time itself. The time required to form a single two-dimensional integrated circuit layer is the same as the final assembly time.

したがつてターン・アラウンド・タイムも当然
短くなるし、収率も悪くはないと思われる。 Therefore, the turn-around time is naturally shortened, and the yield is not considered to be bad.

しかし、こうした一括積層法ないし組立法を採
用するに際しては、さらに別な観点から解決しな
ければならない問題がある。それは組立工程にお
ける各二次元集積回路層間の平面方向位置決めで
ある。 However, when adopting such a batch lamination method or assembly method, there are problems that must be solved from a different perspective. It is the planar positioning between each two-dimensional integrated circuit layer during the assembly process.

にもかかわらず、従来、この平面方向位置決め
について正面から議論されたものはない。上記フ
リツプ・チツプ法等では、対応するボンデイング
面を重ね合せるという程度のことが報告されてい
るだけであつて、どうやつて平面方向に精緻な位
置決めを図りながら重ね合せるのかについては何
等説明されていない。 However, until now, this positioning in the planar direction has not been directly discussed. In the above-mentioned flip-chip method, etc., it is only reported that the corresponding bonding surfaces are overlapped, but there is no explanation as to how to overlap them while precisely positioning them in the plane direction. do not have.

例えば、特開昭58−43554号等にも、基板を貫
通する電導経路を不純物拡散で形成するに際し、
その横方向の拡がりを小さく抑えるために当該電
導経路形成部分の基板の厚味を薄くし、結果とし
て窪みを設けた構造が開示されているが、この従
来例でも、結局は当該電導経路の接触端面となる
半田または金バンプ同志を重ね合せるというだけ
の技術を開示しているに過ぎず、形成されている
窪みは位置決めに何の関係もない。 For example, in Japanese Patent Application Laid-open No. 58-43554, etc., when forming a conductive path penetrating a substrate by impurity diffusion,
In order to suppress the lateral spread, a structure is disclosed in which the thickness of the substrate in the part where the conductive path is formed is made thinner, and a recess is formed as a result, but even in this conventional example, the contact between the conductive path and the The disclosure merely discloses a technique of overlapping solder or gold bumps that will serve as end surfaces, and the recesses that are formed have nothing to do with positioning.

もつとも、こうした位置決めに関し普通に考え
られる所からすれば、各二次元集積回路層を機械
的に保持する適当な治具を微動させることによ
り、それら重合方向に隣接する二次元集積回路層
相互の平面方向位置決めをなすのであろうが、で
きればこうした各二次元集積回路層そのものに互
いの平面方向位置決め要素が形成されていること
が望ましい。 However, from the perspective of ordinary thinking regarding such positioning, by slightly moving a suitable jig that mechanically holds each two-dimensional integrated circuit layer, the planes of two-dimensional integrated circuit layers adjacent to each other in the overlapping direction can be adjusted. Preferably, each two-dimensional integrated circuit layer itself has elements for positioning it in a planar direction.

そうであるならば、最終工程における組立はよ
り一層、簡単化し、特殊な場合には例えば意図的
に、ないし製作公差等により輪郭寸法の異なる二
次元集積回路層間でも所定の位置決めをなした積
層組立が可能となる。 If this is the case, assembly in the final process will be further simplified, and in special cases, for example, layered assembly with predetermined positioning even between two-dimensional integrated circuit layers with different contour dimensions due to intentional or manufacturing tolerances, etc. becomes possible.

本発明はまさしくこうした点に鑑みて成された
もので、それぞれ別個独立に製造できる各二次元
集積回路層を組立工程において積層していく組立
法を採用する三次元集積回路において、重合方向
ないし積層方向に隣接する各二次元集積回路層の
それら自体に当該相互の平面方向位置決め要素を
持たせようとするものである。 The present invention has been made precisely in view of these points, and it is possible to improve the direction of the stacking direction or The idea is to provide each directionally adjacent two-dimensional integrated circuit layer with its own mutual planar positioning element.

ただしもちろん、そうした位置決め要素は、決
して不合理な方法によつては形成されることがな
く、また集積化の妨げともならないようにし、さ
らに必要ならば、各二次元集積回路層内の光電変
換素子等に機能、動作上の好影響を与え得るよう
なものとすることにも鑑みている。 However, it is of course ensured that such positioning elements are in no way formed by unreasonable methods and do not interfere with integration, and, if necessary, do not interfere with photoelectric conversion elements within each two-dimensional integrated circuit layer. We also take into consideration the possibility of having a positive impact on the functionality and operation of the equipment, etc.

［問題点を解決するための手段］ 上記目的を達成するため、本発明においては次
のような構成による三次元組立集積回路を提供す
る。[Means for Solving the Problems] In order to achieve the above object, the present invention provides a three-dimensional assembled integrated circuit having the following configuration.

(1) それぞれ別個独立に、あらかじめ自身の基板
の上に直接に二次元集積回路を形成した各二次
元集積回路層を複数層、重合状に組立積層して
成る三次元組立集積回路であつて； 上記各二次元集積回路層の上記基板の片面ま
たは両面には、局所的に該基板の厚味を薄くす
る一つ以上の盲孔による窪みが形成され； 上記各二次元集積回路層を互いに重ね合せに
組立積層していく際、上記窪みを該積層方向に
おいて隣接する上記二次元集積回路層間での平
面方向の位置決め要素とし、該隣接する各二次
元集積回路層に形成されている窪みを該積層方
向に沿つて整列させることで該隣接する各二次
元集積回路層の該平面方向の位置決めがなされ
ていること； を特徴とする三次元組立集積回路。(1) A three-dimensional assembled integrated circuit consisting of a plurality of two-dimensional integrated circuit layers, each of which has been individually and independently formed directly on its own substrate, assembled and laminated in a superimposed manner; ; One or more blind holes are formed on one or both sides of the substrate of each of the two-dimensional integrated circuit layers to locally reduce the thickness of the substrate; When assembling and stacking layers, the recess is used as a positioning element in the planar direction between the two-dimensional integrated circuit layers adjacent in the stacking direction, and the recess formed in each adjacent two-dimensional integrated circuit layer is A three-dimensional assembled integrated circuit characterized in that the adjacent two-dimensional integrated circuit layers are positioned in the planar direction by aligning them along the stacking direction.

(2) それぞれ別個独立に、あらかじめ自身の基板
の上に直接に二次元集積回路を形成した各二次
元集積回路層を複数層、重合状に組立積層して
成る三次元組立集積回路であつて； 上記各二次元集積回路層の上記基板の両面に
はそれぞれ、局所的に該基板の厚味を薄くする
一つ以上の盲孔による窪みが形成され； 上記各二次元集積回路層を互いに重ね合せに
組立積層していく際、上記窪みを該積層方向に
おいて隣接する上記二次元集積回路層間での平
面方向の位置決め要素とし、該隣接する各二次
元集積回路層に形成されている窪みを該積層方
向に沿つて整列させることで該隣接する各二次
元集積回路層の該平面方向の位置決めがなされ
ていると共に； 上記隣接する二次元集積回路層に各設けら
れ、互いには上向きと下向きとなる一対の窪み
の中には位置決め用補助部材が嵌め入れられて
おり、該補助部材により、隣接する二次元集積
回路層相互の平面方向のずれが機械的に防止さ
れていること； を特徴とする三次元組立集積回路。(2) A three-dimensional assembled integrated circuit consisting of a plurality of two-dimensional integrated circuit layers, each of which has been separately and independently formed directly on its own substrate, assembled and laminated in a superimposed manner; on both sides of the substrate of each of the two-dimensional integrated circuit layers, depressions are formed by one or more blind holes that locally reduce the thickness of the substrate; When assembling and stacking them together, the recess is used as a positioning element in the planar direction between the two-dimensional integrated circuit layers adjacent in the stacking direction, and the recess formed in each adjacent two-dimensional integrated circuit layer is used as a positioning element between the adjacent two-dimensional integrated circuit layers. The adjacent two-dimensional integrated circuit layers are positioned in the planar direction by being aligned along the stacking direction; A positioning auxiliary member is fitted into the pair of depressions, and the auxiliary member mechanically prevents mutual displacement of adjacent two-dimensional integrated circuit layers in the planar direction. Three-dimensional assembly integrated circuit.

さらに本願では、このような基本的な第一、第
二の発明の各構成要件に加え、さらに、上記各二
次元回路層にあつて上記盲孔による窪みの形成に
伴い上記局所的にその厚味が薄くなつた基板部分
には光電変換機能部が形成されている、という構
成要件をそれぞれ加味した発明も提案する。 Furthermore, in the present application, in addition to the basic constituent requirements of the first and second inventions, in addition to the above-mentioned basic constituent requirements of the first and second inventions, the above-mentioned local thickness of each of the above-mentioned two-dimensional circuit layers is further improved as a result of the formation of a depression by the above-mentioned blind hole. We also propose an invention that takes into consideration the structural requirement that a photoelectric conversion function section is formed in a portion of the substrate that has become dull.

［作用および効果］ 本発明によれば、組立てられた三次元組立集積
回路中においての各二次元集積回路層の平面方向
の位置決めは、それぞれの二次元回路層の基板厚
を低減することにより得られた窪み（盲孔）を利
用して行なわれたものとなつている。[Operations and Effects] According to the present invention, the positioning of each two-dimensional integrated circuit layer in the planar direction in the assembled three-dimensional assembled integrated circuit can be achieved by reducing the substrate thickness of each two-dimensional circuit layer. It is said that this was done by making use of the hollow (blind hole) created by the stone.

盲孔として形成される窪みはそれ自体の形成が
容易であるという長所があるが、単にそれのみな
らず、平面方向位置決めのために、物理的、幾何
的に顕かに弁別可能な目印を盲孔による窪みとい
う形で各二次元集積回路層に形成するというの
は、それが各種各様の使い方ができ、にもかかわ
らず二次元的、三次元的な集積密度等に最少限度
の影響しか与えないからである。 The depression formed as a blind hole has the advantage that it is easy to form itself, but it also has the advantage of not only being easy to form, but also blinding physically and geometrically clearly distinguishable landmarks for positioning in the plane direction. The formation of hole-based depressions in each 2D integrated circuit layer allows for a wide variety of uses and yet has minimal impact on 2D and 3D integration density. Because you don't give.

こうしたことは本発明を半導体回路系、ジヨゼ
フソン回路系、磁気バブル回路系、あるいはまた
それらの組合せ回路系より成るいづれの三次元組
立集積回路に適用する場合にも、等しく有利とさ
れる点である。 These points are equally advantageous when the present invention is applied to any three-dimensional assembled integrated circuit consisting of a semiconductor circuit system, Josephson circuit system, magnetic bubble circuit system, or a combination circuit system thereof. .

しかるに、本発明により形成される窪みのもつ
とも簡単な利用の仕方としては、例えば重ね合せ
るべき二次元集積回路層を当該重ね合せ方向から
監視し、それら窪み相互が確かに重なり合つてい
るか否かの判断を光学倍率手段で視認するか、あ
るいは意図的に窪みの径と同じかやや広い径の光
ビームを通してその重なり具合を視認により、あ
るいは電気的手段により判断する方法がある。 However, a very simple way to use the depressions formed according to the present invention is, for example, to monitor two-dimensional integrated circuit layers to be stacked from the stacking direction, and check whether the depressions are certainly overlapping each other. There is a method of visually confirming the judgment using optical magnification means, or intentionally passing a light beam with a diameter the same as or slightly wider than the diameter of the depression, and judging the degree of overlap visually or by electrical means.

特に光ビームを通す手法による場合は、適当な
光強度計を用い、全ての窪みが一列に整合してい
る場合に最大強度の光が得られることを利用し
て、各二次元集積回路層間の平面方向のずれおよ
びずれ量等を知ることが可能となる。この場合、
必要に応じては特定の信号パターンで当該光ビー
ムを変調することもでき、このようにすると光ビ
ーム強度のいかんにかかわらず、入力側の信号と
出力側の信号強度比較により、高精度かつ高増幅
率の比較増幅器やロツク・イン・アンプの援用に
よつて高精度な平面方向位置合せが可能となる。 In particular, when using a method that passes a light beam, a suitable light intensity meter is used to measure the distance between each two-dimensional integrated circuit layer, taking advantage of the fact that the maximum intensity of light is obtained when all the dimples are aligned in a line. It becomes possible to know the deviation in the plane direction, the amount of deviation, etc. in this case,
If necessary, the light beam can be modulated with a specific signal pattern.In this way, regardless of the light beam intensity, the signal strength of the input side and the output side can be compared with high precision and high accuracy. By using an amplification factor comparison amplifier or a lock-in amplifier, highly accurate horizontal positioning is possible.

さらに、本願第二発明や後述する第四発明によ
り、上下（積層方向）に隣接する二次元回路層の
各基板両面に形成されている盲孔としての窪みの
中、互いには上向きと下向きとなる一対の窪みの
中に位置決め用補助部材が嵌め入れられている場
合には、各二次元集積回路層を順に組立積層して
いく際の組立自体が極めて簡単になるのみなら
ず、組立完了後にあつても各二次元集積回路層が
互いに平面方向にずれるのを防止することができ
る。 Furthermore, according to the second invention of the present application and the fourth invention to be described later, in the recesses as blind holes formed on both sides of each substrate of two-dimensional circuit layers that are vertically adjacent (in the stacking direction), the two-dimensional circuit layers face upward and downward with respect to each other. When the auxiliary positioning member is fitted into the pair of recesses, not only is the assembly itself extremely simple when assembling and stacking each two-dimensional integrated circuit layer in sequence, but also the assembly itself is extremely simple. It is possible to prevent the two-dimensional integrated circuit layers from being displaced from each other in the planar direction.

例えば、補助部材としては球状部材とか柱状部
材等を選択することができるが、下層側の二次元
集積回路層に形成されて上向きに開口している窪
みの中に予めこの補助部材を落とし込んでおき、
それからこの補助部材に対し、上から嵌まり付く
ように上層側の二次元集積回路層に形成されて下
向きとなつている窪みを位置付ければ、それで当
該隣接する二次元集積回路層間の位置決めは自動
的になされるし、こうして位置決めされた後の平
面方向のずれも、この補助部材により機械的に防
止することが可能となる。 For example, a spherical member, a columnar member, etc. can be selected as the auxiliary member, but it is necessary to drop this auxiliary member in advance into a recess that is formed in the lower two-dimensional integrated circuit layer and opens upward. ,
Then, by positioning the depression formed in the upper two-dimensional integrated circuit layer and facing downward to this auxiliary member so as to fit from above, the positioning between the adjacent two-dimensional integrated circuit layers is automatically performed. This auxiliary member can mechanically prevent displacement in the plane direction after positioning.

なお、一般にこのような盲孔状の窪みを得るに
は、基板に対して通常のエツチング処理を施すこ
とが最も簡単で精度が高いが、精度の高いマシー
ニングが可能であるならば、機械的な加工により
窪みを作ることもできる。 Generally, in order to obtain such a blind hole-like recess, it is easiest and most accurate to apply ordinary etching treatment to the substrate, but if high-precision machining is possible, mechanical It is also possible to create depressions through processing.

さらに、上記第一発明、第二発明のいづれによ
る場合にも、本発明により規定される窪みは盲孔
であるので、この盲孔のある部分での基板厚は必
ず低減し、したがつてこの盲孔の底部分に基板薄
層部が形成されるから、本願請求範囲第３項及び
第４項による第三、第四発明のそれぞれに認めら
れるように、この薄層部を光電変換機能部の形成
部位として利用すると、この種の三次元集積回路
の層間情報伝送上、極めて有意な効果を得ること
ができる。 Furthermore, in both the first invention and the second invention, since the recess defined by the present invention is a blind hole, the thickness of the substrate at the portion where the blind hole is present is necessarily reduced, and therefore, this Since the substrate thin layer portion is formed at the bottom of the blind hole, this thin layer portion is used as a photoelectric conversion functional portion, as recognized in the third and fourth inventions according to claims 3 and 4 of the present application, respectively. When used as a formation site, extremely significant effects can be obtained in terms of interlayer information transmission in this type of three-dimensional integrated circuit.

本書で言う光電変換機能部とは、半導体レーザ
や発光ダイオードその等の発光素子、またはフオ
トトランジスタやフオトダイオードその他の受光
素子、さらにはこうした発光素子の群や受光素子
の群のそれぞれ、あるいはそれらの組合せから成
る集積回路を含む総称である。 In this book, the photoelectric conversion function section refers to a light emitting element such as a semiconductor laser or a light emitting diode, or a phototransistor or photodiode or other light receiving element, or a group of such light emitting elements or a group of light receiving elements, or each of them. A general term that includes integrated circuits that consist of combinations.

このようにすると、まず有利なことに、層間の
信号授受は光で行なうことができ、スルー・ホー
ルやボンデイング・パツド等、製造の手間を招
き、そもそも二次元集積密度向上の妨げとなり易
い機械的要素の数を大幅に低減することができ
る。 This method has the advantage of being able to transmit and receive signals between layers using light, which eliminates mechanical problems such as through-holes and bonding pads, which can be difficult to manufacture and which tend to impede improvements in two-dimensional integration density. The number of elements can be significantly reduced.

この場合にはもちろん、各二次元集積回路層に
あつて本発明により形成される薄層部には光透過
性の材料を選ぶが、一般にこの種集積回路の形成
基層に選ばれる材質は少なくとも特定の波長に対
しては透明となるので、光透過性云々はそうした
波長を選択する問題に転嫁することもできる。 In this case, of course, a light-transmitting material is selected for the thin layer portion of each two-dimensional integrated circuit layer formed according to the present invention, but generally the material selected for the forming base layer of this type of integrated circuit is at least specified. Since it is transparent to wavelengths of

もちろん、本願第二、第四発明に従う場合にあ
つて上記のように球状部材とか柱状部材等々、窪
みの中に嵌入させる補助部材を用いるときには、
当該補助部材にも少なくとも適用する光の波長に
関しては光透過性の材料を選ぶ必要があるが、逆
にこの補助部材には、機械的なずれ防止要素とし
てのみならず、こうした光による情報の授受を行
なう場合、円柱レンズや球面レンズ等の光学的な
作用を持たせることもできる。 Of course, in accordance with the second and fourth inventions of the present application, when using an auxiliary member such as a spherical member or a columnar member to be fitted into the recess as described above,
It is necessary to select a material that is transparent to at least the wavelength of the light applied to the auxiliary member, but conversely, this auxiliary member is not only used as a mechanical slippage prevention element, but also has the ability to transmit and receive information using such light. When performing this, it is also possible to provide an optical effect such as a cylindrical lens or a spherical lens.

つまり、ある二次元集積回路層の薄層部に形成
された発光素子からの光を収束して次の二次元集
積回路層の薄層部に形成された受光素子に効率良
く送る等の機能を営ませることができる。もちろ
ん逆に、収束作用は抜きにして、ただ単に光フア
イバとか光ロツドに類似の作用を営ませることも
可能であり、そうした場合には何も補助部材は球
状や円柱形状に限られることはない。 In other words, the function is to converge light from a light emitting element formed in a thin layer of one two-dimensional integrated circuit layer and efficiently send it to a light receiving element formed in a thin layer of the next two-dimensional integrated circuit layer. can be operated. Of course, conversely, it is also possible to simply have an optical fiber or optical rod perform a similar action without the convergence action, and in such a case, the auxiliary member is not limited to a spherical or cylindrical shape. .

さらに、こうした光情報伝送を行なう場合に
は、当該薄層部以外の相対的に厚い基板部分の裏
面には光の反射層や吸収層を設けても良い。この
ようにすると主として当該薄層部部分にのみ、光
を入射させることができるので、相対的に厚い基
板部分の表面に例えば当該光電変換機能部の出力
信号を処理する信号処理部とかその他通常の回路
系が設けられていても、これらに光が入射してそ
の動作が妨げられる等の不都合を効果的に防ぐこ
とができる。 Furthermore, when performing such optical information transmission, a light reflecting layer or an absorbing layer may be provided on the back surface of the relatively thick substrate portion other than the thin layer portion. In this way, light can be mainly incident only on the thin layer portion, so for example, a signal processing section that processes the output signal of the photoelectric conversion function section or other ordinary Even if circuit systems are provided, inconveniences such as light entering these circuits and interfering with their operations can be effectively prevented.

同様に薄層部への光入射損失を低減するという
意味からは、窪みの中に屈折率整合媒体を充填す
ると良い。これは補助部材を用いるか否かにかか
わりのない問題である。 Similarly, in order to reduce the loss of light incident on the thin layer portion, it is preferable to fill the recess with a refractive index matching medium. This problem is independent of whether or not an auxiliary member is used.

一方、上記のように、窪みに対応して形成され
る薄層部の上に光電変換機能部を形成するという
ことは、当該形成される光電変換機能部にしてみ
ても有利なことである。 On the other hand, as described above, forming the photoelectric conversion function section on the thin layer section formed corresponding to the depression is advantageous for the formed photoelectric conversion function section.

というのも、従来のように数百μｍに及ぶ基板
の表面領域のたかだか数μｍから数十μｍ程度の
表層領域に形成されるよりは、そもそも本発明に
よつて盲孔が設けられた結果、基板厚が薄くなつ
ている領域に形成される方が、横方向に隣接する
素子との間の絶縁分離が極めて簡単、確実になる
とか、寄生トランジスタや寄生ダイオードの生成
を防いだり、横方向リークの問題を合理的に避け
得る等の望ましい結果が得られるからである。 This is because the blind hole is provided in the first place according to the present invention, rather than being formed in the surface layer region of several tens of micrometers at most, in the surface region of the substrate, which extends several hundred micrometers, as in the conventional method. When formed in a region where the substrate thickness is thinner, insulation separation between horizontally adjacent elements becomes extremely easy and reliable, the formation of parasitic transistors and diodes is prevented, and lateral leakage is prevented. This is because desirable results such as being able to reasonably avoid the problems described above can be obtained.

特に、薄層部に形成する光電変換機能部を、基
板の光学バンド・ギヤツプよりも低いエネルギの
光を吸収する発光素子または（及び）受光素子で
形成し、当該光は基板と同材質の薄層部にても一
部吸収される程度にすれば、相当数、積層した二
次元集積回路層間で光信号の授受が行なえるもの
となる。 In particular, the photoelectric conversion function part formed in the thin layer part is formed with a light emitting element and/or a light receiving element that absorbs light with energy lower than the optical band gap of the substrate, and the light is transmitted through a thin layer made of the same material as the substrate. If a portion of the light is absorbed by the layers, optical signals can be exchanged between a considerable number of stacked two-dimensional integrated circuit layers.

また、薄層部には光電変換機能部を形成すると
いう前提に立たなくても、本発明で言う窪みとし
て盲孔を選ぶことは有利である。 Further, even if it is not necessary to form a photoelectric conversion function part in the thin layer part, it is advantageous to select a blind hole as the recess referred to in the present invention.

第一に基板強度を低下させる率が少ない。 First, the rate of deterioration of substrate strength is low.

第二に、上記のように盲孔であると対応して基
板に薄層部ができるので、この薄層部の上にも薄
層部以外の厚い基板部表面と同様に集積回路用の
各種回路要素を作り込むことができ、したがつて
本発明の趣旨に沿つて位置決め用窪みを形成して
もそのことが平面的な集積密度を低下させること
にならないで済む。換言すれば従来の集積密度を
何等犠牲にすることなく、本発明による位置決め
機能を呈することができる。 Secondly, as mentioned above, since a thin layer is formed on the board corresponding to the blind hole, various types of integrated circuits can be used on this thin layer as well as on the surface of the thick board other than the thin layer. Circuit elements can be built in, and therefore, even if positioning recesses are formed according to the spirit of the present invention, this does not reduce the planar integration density. In other words, the positioning function according to the present invention can be provided without sacrificing the conventional integration density.

このように、本発明によれば三次元組立集積回
路用の位置決め装置として当該組立に関与しての
位置決めの確実さと簡便さを同時に得られること
ができる外、要すれば当該位置決め用窪みを利用
しての層間での光による高速、高信頼性、高スペ
ースフアクタの情報授受が行なえ、しかも薄層部
に形成される光電変換機能部の電気的特性をも向
上させ得る等、極めて多岐に及ぶ有意な効果が得
られる。 As described above, according to the present invention, as a positioning device for a three-dimensional assembled integrated circuit, it is possible to simultaneously obtain reliability and ease of positioning involved in the assembly, and if necessary, the positioning recess can be used. It can be used in a wide range of applications, such as high-speed, high-reliability, and high-space-factor information exchange between layers using light, and it can also improve the electrical characteristics of photoelectric conversion function parts formed in thin layers. A wide range of significant effects can be obtained.

また、本発明の思想は半導体集積回路にのみ適
用されるものではなく、ジヨゼフソン集積回路や
磁気バブル集積回路、およびそれらを混在させた
三次元集積回路にもそのままに適用できるもので
ある。例えばジヨゼフソン素子を薄層部に形成
し、光の入射によりそれをスイツチングさせるこ
とも可能であるし、当該ジヨゼフソン素子を多数
個直列に集積して置けば、一つ一つのスイツチン
グ電圧はギヤツプ電圧としてのたかだか数ｍＶ程
度ではあつても、それら多数個のジヨゼフソン素
子のスイツチングによる電圧和をして半導体トラ
ンジスタをドライブすることも十分に可能である
し、磁気バブル素子に関する入出力信号を光に変
換して信号授受する等も考えられる。 Further, the idea of the present invention is not only applicable to semiconductor integrated circuits, but also to Josephson integrated circuits, magnetic bubble integrated circuits, and three-dimensional integrated circuits in which these are mixed. For example, it is possible to form a Josephson element in a thin layer and switch it by the incidence of light.If a large number of Josephson elements are integrated in series, each switching voltage can be converted into a gap voltage. Even if the voltage is only a few mV at most, it is quite possible to drive a semiconductor transistor by summing the voltage from the switching of a large number of Josephson devices, and it is also possible to convert the input/output signals of a magnetic bubble device into light. It is also possible to send and receive signals using

いづれにしても本発明は、この種三次元組立集
積回路の将来にとつて基本的な一技術を開示する
ものであること、疑いない。 In any case, there is no doubt that the present invention discloses a technology that will be fundamental for the future of this type of three-dimensional assembled integrated circuit.

［実施例］ 第１図には本発明に従つて構成された望ましい
一実施例としての三次元組立集積回路が示されて
いる。[Embodiment] FIG. 1 shows a three-dimensional assembled integrated circuit as a preferred embodiment constructed in accordance with the present invention.

この三次元組立集積回路は、複数層の二次元集
積回路層１０が図中、上下方向に組立積層された
ものであるが、各二次元集積回路層１０は従来か
らのこの種の組立法による場合と同様、それぞれ
別個独立にあらかじめ作つて置くことができる。 In this three-dimensional assembled integrated circuit, a plurality of two-dimensional integrated circuit layers 10 are assembled and stacked in the vertical direction in the figure, and each two-dimensional integrated circuit layer 10 is assembled using a conventional assembly method of this type. As with the case, each can be created separately and independently in advance.

本発明において特徴的なのは、各二次元集積回
路層１０に少なくとも一つの盲孔による窪み１１
（図示の場合は各三つ示されている）を形成する
ことである。この第１図示の実施例では、各二次
元集積回路層１０の基板１２に対しての片面から
のエツチング処理により、こうした盲孔ないし窪
み１１形成した場合を示している。具体的に例え
ば、当該基板１２が最も一般的なシリコンであ
り、その面指数が（100）である場合、耐エツチ
ング性マスクに開けた開口からKOHあるいはヒ
ドラジン等のアルカリ溶液で当該基板１２をエツ
チングすることにより、斜面状の壁面１３と底面
１４が共に一様な窪み１１が得られる。壁面１３
や底面１４が一様であるということは、後述する
理由から望ましいことがある。 A feature of the present invention is that each two-dimensional integrated circuit layer 10 has at least one blind hole depression 11.
(three of each are shown in the illustrated case). In the embodiment shown in the first figure, such a blind hole or recess 11 is formed by etching the substrate 12 of each two-dimensional integrated circuit layer 10 from one side. Specifically, for example, if the substrate 12 is made of the most common silicon and its surface index is (100), the substrate 12 is etched with an alkaline solution such as KOH or hydrazine through an opening in an etching-resistant mask. By doing so, it is possible to obtain a depression 11 in which both the sloped wall surface 13 and the bottom surface 14 are uniform. Wall surface 13
It may be desirable for the bottom surface 14 to be uniform for reasons explained below.

本発明においては、こうした窪み１１の少なく
とも一つを互いに隣接する各二次元集積回路層１
０に関する平面方向位置決め要素として用いる。 In the present invention, at least one of these depressions 11 is formed in each two-dimensional integrated circuit layer 1 adjacent to each other.
Used as a positioning element in the plane direction with respect to 0.

各二次元集積回路層１０を形成し終わつたなら
ば、それらに予め所定の位置として形成されてい
る当該窪み１１が高さ方向に沿つて伸びる仮想直
線上に整列するようにそれらを組立積層する。 After forming each two-dimensional integrated circuit layer 10, they are assembled and stacked so that the depressions 11 formed in advance at predetermined positions are aligned on a virtual straight line extending along the height direction. .

こうした場合、窪み１１が設けられている部分
は基板厚が薄くなつて薄層部１７が形成されてい
るから、適当な光学倍率手段を用いての視認によ
つてもそれら窪み１１が所期の通りに重なり合つ
ているか否かを判断することができる。換言すれ
ばそうした監視により、各二次元集積回路層１０
の間の相対的な平面方向のずれの有無を知ること
ができる。 In such a case, since the substrate thickness is thinner in the areas where the recesses 11 are provided and the thin layer portions 17 are formed, the recesses 11 can be visually confirmed using an appropriate optical magnification means. It can be determined whether or not the streets overlap. In other words, such monitoring ensures that each two-dimensional integrated circuit layer 10
It is possible to know whether there is a relative deviation in the plane direction between the two.

ただし、図中において最も左手の窪み１１に関
し示されているように、望ましくは窪み１１の断
面径と同程度かやや広めの径の適当な波長の光ビ
ームIBを用いると、単にずれているか否かの判
断だけではなく、要すればそのずれ量も知ること
ができ、より精密な位置決めをなすことができ
る。 However, as shown for the recess 11 on the far left in the figure, if a light beam IB of an appropriate wavelength, preferably with a diameter similar to or slightly wider than the cross-sectional diameter of the recess 11, is used, it is possible to detect whether or not there is a simple shift. Not only can this be determined, but the amount of deviation can also be determined if necessary, allowing more precise positioning.

例えば、図示しない適当な発振器または光源か
ら当該光ビームIBを高さ方向に照射し、三次元
集積回路構造を抜けさせた所でレンズ系１５等に
より適当に絞つた後、これも公知既存のもので良
い光検出器１６に入射させるようにすれば、完全
に各二次元集積回路層１０の窪み１１が平面投影
で整合しているときには光検出器１６にて受ける
光強度が最高になることを利用して、各二次元集
積回路層１０が平面方向に完全に位置合せされた
ときを知ることができる。 For example, the light beam IB is irradiated in the height direction from an appropriate oscillator or light source (not shown), and after passing through the three-dimensional integrated circuit structure, it is appropriately focused by a lens system 15, etc. If the light is made incident on the photodetector 16 with a good angle, the light intensity received by the photodetector 16 will be the highest when the recesses 11 of each two-dimensional integrated circuit layer 10 are perfectly aligned in planar projection. This can be used to know when each two-dimensional integrated circuit layer 10 is perfectly aligned in the planar direction.

さらに図示しない適当な測定系により、その強
度変化とずれ量との相関を採ることもできる。特
に当該光ビームIBを特定の信号パターンで変調
し、その変調分についてのみ復調し、ロツク・イ
ン・アンプや高精度比較増幅器を援用して出射側
と受光側とでの差異を取れば、用いる光ビームの
波長や強度の如何にかかわらず、相当程度正確な
位置ずれ量を知ることができる。こうした場合、
横方向ずれ量に関する寸法オーダは、少なくとも
通常用いられるこの種基板の厚味（250μｍ程度）
に比せば遥かに高精度になり、素子集積密度オー
ダであるミクロン・オーダからさらにはサブ・ミ
クロン・オーダの領域にさえ、容易に持つてくる
ことができる。 Further, by using an appropriate measurement system (not shown), it is also possible to measure the correlation between the intensity change and the amount of deviation. In particular, if the optical beam IB is modulated with a specific signal pattern, only that modulated amount is demodulated, and a lock-in amplifier or high-precision comparison amplifier is used to calculate the difference between the output side and the reception side. Regardless of the wavelength or intensity of the light beam, it is possible to know the amount of positional deviation with considerable accuracy. In these cases,
The dimension order regarding the amount of lateral deviation is at least the thickness of this kind of substrate (about 250 μm) that is usually used.
The accuracy is much higher than that of the conventional method, and it can be easily brought to the region of device integration density from micron order to even sub-micron order.

第１図に示されている実施例の場合には、図
中、上から三枚目までの二次元集積回路層１０
は、それぞれの窪み１１が下向きに開口するよう
にされている。 In the case of the embodiment shown in FIG. 1, the three two-dimensional integrated circuit layers 10 from the top in the figure
, each recess 11 is configured to open downward.

しかし、一番下の二次元集積回路層１０とその
上の二次元集積回路層１０との関係に示されるよ
うに、隣接する一対の二次元集積回路層１０，１
０間で互いの窪み１１，１１が向き合うようにし
ても良いし、さらには第２図に示される実施例の
ように、各二次元集積回路層１０には基板１２の
両面からそれぞれ基板内部中央に向かつて深さ方
向に掘られた窪み１１，１１が形成されるように
しても良い。第２図に示される場合にも先の第１
図に即して説明した位置決めに関する判断手法は
そのまま採用することができる。 However, as shown in the relationship between the bottom two-dimensional integrated circuit layer 10 and the two-dimensional integrated circuit layer 10 above it, a pair of adjacent two-dimensional integrated circuit layers 10, 1
Alternatively, as in the embodiment shown in FIG. It is also possible to form depressions 11, 11 dug in the depth direction toward the surface. In the case shown in Figure 2, the first
The determination method regarding positioning described with reference to the figures can be adopted as is.

もちろん、第１図示の窪み構造を持つ二次元集
積回路層１０と第２図示の窪み構造を持つ二次元
集積回路層１０は一つの三次元集積回路の中に混
在させることができる。 Of course, the two-dimensional integrated circuit layer 10 having the recess structure shown in the first figure and the two-dimensional integrated circuit layer 10 having the recess structure shown in the second figure can coexist in one three-dimensional integrated circuit.

こうした第１図や第２図に示される実施例に示
される通り、本発明では窪み１１に盲孔を利用し
ているため、その底面１４のある所で基板１２に
薄層部１７が形成される。 As shown in the embodiments shown in FIGS. 1 and 2, since the present invention uses a blind hole in the recess 11, a thin layer portion 17 is formed on the substrate 12 at the bottom surface 14 of the recess 11. Ru.

そこでまず言えることは、当該薄層部１７の表
面をも素子集積領域としてそのまま利用できると
いうことである。 The first thing that can be said is that the surface of the thin layer portion 17 can also be used as it is as an element integration region.

換言すれば、本発明によつて上記のような位置
決めを図つても、その位置決め要素が盲孔状の窪
みであるがために、従来において位置決め手段が
なく、基板表面の全てを素子集積領域とし得る集
積回路に比しても、何等その集積密度を低下させ
ることがないという利点が出る。 In other words, even if the above-mentioned positioning is achieved by the present invention, since the positioning element is a blind hole-like depression, there is no positioning means in the past, and the entire surface of the substrate cannot be used as an element integration area. Compared to the obtained integrated circuit, there is an advantage that the integration density is not reduced in any way.

しかし、もつと積極的に考えると、この薄層部
１７を特に光電変換機能部の形成領域とすること
により、従来構成では決して得られない効果を得
ることができ、本発明をさらに有効に使うことが
できる。 However, if we think positively about it, by making this thin layer part 17 a formation area for the photoelectric conversion functional part in particular, it is possible to obtain effects that could never be obtained with the conventional structure, and to use the present invention more effectively. be able to.

光電変換機能部とは、先に作用および効果の項
で説明したように、各種の発光素子や受光素子、
それらの集合や組合せから成る構造体の総称であ
るが、図示の場合は簡単のため、模式的に単一の
素子で示したように、それぞれに形成される薄層
部１７に例えば受光素子１８や発光素子１９を形
成することができる。 As explained earlier in the section on functions and effects, the photoelectric conversion function section includes various light emitting elements, light receiving elements,
Although this is a general term for a structure consisting of a set or combination of these elements, for the sake of simplicity, it is schematically shown as a single element. or a light emitting element 19 can be formed.

このようにすると、ある薄層部１７に形成され
た発光素子１９が発した光による情報光信号Is
を、その上下に位置する二次元集積回路層１０の
位置的に対応する薄層部１７に設けた受光素子１
８がこれを受け取り、その二次元集積回路層１０
の中での信号処理に役立てる等の動作が可能とな
り、有線電気信号によらない各二次元集積回路層
間の情報授受が行なえるため、ボンデイング・パ
ツド等、面積を食う機械要素の数をなくすか減ら
すことができる。 In this way, the information optical signal Is generated by the light emitted by the light emitting element 19 formed in a certain thin layer portion 17
and the light receiving element 1 provided in the thin layer portion 17 corresponding to the position of the two-dimensional integrated circuit layer 10 located above and below it.
8 receives this, and the two-dimensional integrated circuit layer 10
This makes it possible to perform operations such as processing signals within the circuit, and to exchange information between each two-dimensional integrated circuit layer without relying on wired electrical signals, thereby eliminating the number of mechanical elements that consume space, such as bonding pads. can be reduced.

特に、図示しないが各二次元集積回路層が太陽
電池等の専用電源を有する場合には、層間電源線
路さえ、不要にできる場合がある。 In particular, if each two-dimensional integrated circuit layer has a dedicated power source such as a solar cell (not shown), even an interlayer power supply line may be unnecessary.

そしてこの場合、さらに、各二次元集積回路層
が、例えばその縁部において直ぐ上に位置する二
次元集積回路層の縁部よりも横方向に突出するよ
うにし、全体として段々畑形状ないし階段形状を
構成するようにしておけば、その階段形状の上向
き面にそれぞれの層用の太陽電池を形成すること
で、それら全ての太陽電池への入射光量を均一化
でき、ある層の太陽電池が他の二次元集積回路層
の太陽電池の出力よりも極端に小さくなつてしま
うというような不都合を避けることができる。 In this case, each two-dimensional integrated circuit layer is further configured such that, for example, its edges protrude laterally beyond the edges of the two-dimensional integrated circuit layer immediately above, so that the overall shape is terraced or stepped. By forming solar cells for each layer on the upward facing surface of the staircase shape, the amount of light incident on all the solar cells can be made uniform, and the solar cells in one layer can be Inconveniences such as the output being extremely smaller than the output of the solar cell of the two-dimensional integrated circuit layer can be avoided.

このようにするときにも、本発明による層間位
置決めは極めて有効に作用する。何とならば、従
来のように適当な治具を用いて、重ね合せるべき
各二次元集積回路層を平面方向で位置決めする手
法では、実質的に各二次元集積回路層の横幅が異
なつてしまうため、上の層を保持する治具が下の
層の表面を傷付ける等のおそれもあり、極めて難
しくなつてしまうが、本発明によればそうした危
険は全くないからである。 Even when doing so, the interlayer positioning according to the present invention works extremely effectively. This is because, with the conventional method of positioning each two-dimensional integrated circuit layer to be stacked in the plane direction using an appropriate jig, the width of each two-dimensional integrated circuit layer will essentially differ. However, according to the present invention, there is no risk of the jig holding the upper layer damaging the surface of the lower layer, which would be extremely difficult.

また仮に、上記の光信号Isの授受に関し、従来
のように厚い基板のまま、これをなそうとする
と、当該厚い基板での光損失が無視し得なくなる
が、本発明のように薄層部１７が形成されている
領域を利用すれば、その損失程度を大きく低減す
ることができる。 Furthermore, if the above-mentioned transmission and reception of the optical signal Is were to be carried out using a thick substrate as in the past, the optical loss in the thick substrate would become unignorable. By utilizing the region where 17 is formed, the degree of loss can be greatly reduced.

ただしもちろん、損失は少なければ少ないだけ
良いので、多くの層に亘つて一つの発光素子１９
の発した情報光信号Isが共に供給されていくよう
にするには、例えば薄層部１７を形成する材料の
光学的なバンド・ギヤツプよりも小さなエネルギ
の長波長光に応答するような材料で各受光素子１
８を作成すれば良い。 However, of course, the lower the loss, the better, so one light emitting element 19 can be
In order to ensure that the information optical signal Is emitted by Each light receiving element 1
8 should be created.

また、窪み１１の存在によつて生ずる空間に
は、例えば屈折率整合媒体２０を充填すると、こ
こでの損失も抑えることができる。これは既述し
た位置決め測定の際の光ビームIBに関しても場
合によつては有効な手段となる。 Moreover, if the space created by the presence of the depression 11 is filled with, for example, a refractive index matching medium 20, loss therein can also be suppressed. This can be an effective means in some cases for the light beam IB used in the positioning measurement described above.

さらに第２図中に示したように、薄層部１７の
両面にそれぞれ光電変換素子１８または１９を形
成することもできる。 Furthermore, as shown in FIG. 2, photoelectric conversion elements 18 or 19 may be formed on both sides of the thin layer portion 17, respectively.

なお、具体例として、望ましい発光素子１９を
得るのには、薄層部１７の材料がシリコンである
場合、それにヘテロ・エピタキシヤル成長によ
り、AlP、GaP、GaAs等の発光性化合物半導体
を成長させることが考えられる。特に例えば、当
該発光素子１９をGaAs系の素子とし、波長925n
ｍの光を発生させるようにした場合、薄層部１７
の厚味を５〜10μｍ程度にすると、五層から十層
程度の間での光信号Isの授受が可能となる。 As a specific example, in order to obtain the desired light emitting device 19, when the material of the thin layer portion 17 is silicon, a light emitting compound semiconductor such as AlP, GaP, GaAs, etc. is grown thereon by heteroepitaxial growth. It is possible that In particular, for example, the light emitting element 19 is a GaAs-based element, and the wavelength is 925n.
When the light of m is generated, the thin layer part 17
When the thickness of the layer is set to about 5 to 10 μm, the optical signal Is can be transmitted and received between about five to ten layers.

また上記のような材質の発光素子を得るには、
高くても900℃から低ければ600℃程度の間での成
長温度しか要さないので、基板１２において厚い
まま残つている部分の表面にあらかじめMOS集
積回路等の通常の集積回路２１が形成されていた
場合にも、それら回路２１の特性を損つたり、物
理的、熱的な損傷を与えたりしないで済む。 In addition, in order to obtain a light emitting element made of the above materials,
Since only a growth temperature between 900°C at the highest and 600°C at the lowest is required, a normal integrated circuit 21 such as a MOS integrated circuit is formed in advance on the surface of the thick portion of the substrate 12. Even in such a case, the characteristics of these circuits 21 will not be impaired, and no physical or thermal damage will be caused.

さらにまた、先のように、厚い基板部分上の集
積回路２１が形成される部分よりも光学バンド・
ギヤツプの狭い材料で薄層部１７の光電変換機能
部を形成し、信号光Isとして長波長光を選べば、
当該信号光Isが仮に集積回路２１の部分に散乱さ
れたとしてもその影響を抑えることができる。具
体的には結晶シリコン系の集積回路２１に対して
InGaAs系材料を光電変換機能部に選ぶ等があ
る。 Furthermore, as mentioned earlier, the optical band
If the photoelectric conversion function part of the thin layer part 17 is formed of a material with a narrow gap and a long wavelength light is selected as the signal light Is,
Even if the signal light Is is scattered by the integrated circuit 21, the influence can be suppressed. Specifically, for the crystalline silicon-based integrated circuit 21
For example, InGaAs-based materials are selected for the photoelectric conversion function section.

これに対し、図示はしていないが、相対的に厚
い基板部１２と薄層部１７とを始めから異なる材
料製とすることもできる。これは既存のSOS（サ
フアイア・オン・シリコン）技術等を適用した場
合に相当する。すなわち基板１２をサフアイアと
し、薄層部をシリコンとして形成するのである。
この他、GaP基板１２の上に、それよりも光学バ
ンド・ギヤツプの狭い材料例としてSi、GaAs等
の半導体薄膜を成長させ、これを薄層部１７とす
ること等もできるし、逆に基板１２にはSi、
GaAs等の光学バンド・ギヤツプの狭い材料を用
い、その上にGaP、GaAlAs等、相対的に光学バ
ンド・ギヤツプの広い材料を成長させて、これを
薄層部１７とすることもできる。 On the other hand, although not shown, the relatively thick substrate portion 12 and the thin layer portion 17 may be made of different materials from the beginning. This corresponds to the case where existing SOS (Sapphire on Silicon) technology is applied. That is, the substrate 12 is made of sapphire and the thin layer portion is made of silicon.
In addition, it is also possible to grow a semiconductor thin film such as Si or GaAs as an example of a material with a narrower optical band gap on the GaP substrate 12 and use it as the thin layer portion 17. 12 has Si,
The thin layer portion 17 can also be formed by using a material with a narrow optical band gap such as GaAs and growing a material with a relatively wide optical band gap such as GaP or GaAlAs thereon.

特に発光素子１９として、例えばAlとGaの組
成比の異なるAlGaAs膜の交互多層構造または
AlGaAs膜とGaAs膜との交互多層構造から成る
垂直発振型レーザ等を選ぶと、幾何的な配置構成
を特別に勘案しなくても各層基板と垂直方向の光
信号Isが簡単に得られるし、上下両方向への光信
号送信も必然的に可能となるので有利である。 In particular, as the light emitting element 19, for example, an alternating multilayer structure of AlGaAs films with different composition ratios of Al and Ga or
If you choose a vertical oscillation laser that has a multilayer structure of alternating AlGaAs films and GaAs films, you can easily obtain an optical signal Is perpendicular to each layer of the substrate without having to take into account the geometric arrangement. This is advantageous because optical signal transmission in both the upward and downward directions is naturally possible.

なお、後述の各実施例においても、このように
薄層部１７に光電変換機能部を形成する場合に
は、光学バンド・ギヤツプについての記載等々、
上記の各種配慮はそのままに適用することができ
るし、既述した通り、各二次元集積回路層１０に
集積される回路系は半導体素子系に限らず、ジヨ
ゼフソン回路系、磁気バブル回路系、さらにはそ
れらの組合せ回路系等であつて良い。 In addition, in each of the embodiments described below, when forming a photoelectric conversion function part in the thin layer part 17 in this way, descriptions regarding the optical band gap, etc.
The various considerations mentioned above can be applied as they are, and as mentioned above, the circuit system integrated in each two-dimensional integrated circuit layer 10 is not limited to the semiconductor element system, but also includes Josephson circuit system, magnetic bubble circuit system, and so on. may be a combination circuit system thereof.

また、位置決めして重ね合せた二次元集積回路
層相互を、如何にして機械的に接着するかは本発
明がこれを直接に規定するものではない。適当な
る接着剤を援用しても良いし、圧着法等を採用し
ても良い。 Further, the present invention does not directly specify how to mechanically bond the two-dimensional integrated circuit layers that have been positioned and stacked one on top of the other. An appropriate adhesive may be used, or a pressure bonding method or the like may be used.

第３図Ａ，Ｂに示される各実施例は、さらに補
助部材を用いて位置決めやズレ防止を計つた実施
例を示している。 Each of the embodiments shown in FIGS. 3A and 3B shows an embodiment in which an auxiliary member is further used for positioning and prevention of displacement.

同図Ａに示される実施例においては、各二次元
集積回路層１０には先に述べられているように基
板１２の両側から盲孔１１，１１が形成されてい
るものが用いられており、隣接する一対のみが図
示されている。 In the embodiment shown in FIG. A, each two-dimensional integrated circuit layer 10 has blind holes 11, 11 formed from both sides of the substrate 12, as described above. Only one adjacent pair is shown.

特徴的なのは、隣接する一対の二次元集積回路
層１０，１０にあつてその隣接面に臨むそれぞれ
上向きと下向きの互いの盲孔１１，１１を向かい
合せに整合させた時、それらによつて生ずる空洞
内に望ましくは丁度嵌まり込む球状部材２３を挿
入していることである。 What is characteristic is that when the upward and downward blind holes 11, 11 facing the adjacent surfaces of a pair of adjacent two-dimensional integrated circuit layers 10, 10 are aligned to face each other, A spherical member 23, which preferably fits snugly, is inserted into the cavity.

盲孔１１，１１は既述のようにエツチングによ
つて一様な斜度の斜面状壁面１３を有するものが
望ましいが、このようになつていると、下側の当
該位置決め用盲孔１１内にあらかじめ球状部材２
３をその径の半分程、落とし込んで置き、その上
から上層の二次元集積回路層１０を被せ、当該上
側二次元集積回路層１０の対応する下向き盲孔１
１の中にこの球状部材２３のほぼ上半分を嵌め入
れるようにすれば、それぞれの盲孔の斜面状壁面
１３，１３によつて自動整合的に位置決めを図る
ことができる。 As described above, it is desirable that the blind holes 11, 11 have a sloped wall surface 13 with a uniform slope by etching. spherical member 2 in advance.
3 into the corresponding downward blind hole 1 of the upper two-dimensional integrated circuit layer 10, and place the upper two-dimensional integrated circuit layer 10 over it.
By fitting approximately the upper half of the spherical member 23 into the spherical member 1, positioning can be achieved in an automatic alignment manner by the sloped wall surfaces 13, 13 of the respective blind holes.

これは第３図Ｂに示されるように、球状部材２
３に代え、円柱状部材２４を横に寝かせて補助部
材として用いた場合にも同様の効果が得られる。 As shown in FIG. 3B, this means that the spherical member 2
Similar effects can be obtained when the cylindrical member 24 is placed on its side and used as an auxiliary member instead of 3.

これら第３図Ａ，Ｂのいづれの実施例の場合に
も、重なり合つた一対の互いに隣接する二次元集
積回路層１０，１０の間で完全にがた付きがない
ようにするには、当然、補助部材２３，２４の周
面ないし端縁の一部に、それぞれの上下両盲孔１
１，１１の斜面状壁面１３，１３の一部が全てぴ
つたりと接触することであるが、実際にはこれは
難しい要請である。これら補助部材２３，２４は
一般に化学的ないし機械的な手段によつて形成さ
れるが、完全に盲孔１１，１１を重ね合せた時に
できる空洞の径と同じ径ないし半径のものは作り
得ないからである。 In both of the embodiments shown in FIGS. 3A and 3B, it is natural that in order to completely prevent rattling between the pair of overlapping two-dimensional integrated circuit layers 10 and 10 that are adjacent to each other, it is necessary to , upper and lower blind holes 1 are formed in the peripheral surfaces or part of the edges of the auxiliary members 23 and 24.
Parts of the sloped wall surfaces 13, 13 of Nos. 1 and 11 are all in tight contact with each other, but in reality this is a difficult request. These auxiliary members 23 and 24 are generally formed by chemical or mechanical means, but they cannot be made to have the same diameter or radius as the cavity created when the blind holes 11 and 11 are completely overlapped. It is from.

しかし、例えば当該空洞内での補助部材２３，
２４の当該がた付き程度をサブ・ミクロン・オー
ダ以下に抑えることなら既存の技術をしても比較
的容易にできるので、その程度のオーダでのずれ
量は許容することができる。 However, for example, the auxiliary member 23 within the cavity,
Since it is relatively easy to suppress the degree of wobbling of 24 to below the sub-micron order using existing technology, a deviation amount of that order can be tolerated.

むしろ、若干のがたが見込まれる程度に各補助
部材の寸法を設計した方が実際にはより望まし
い。何故なら、仮に補助部材の寸法が大き過ぎた
場合には、顕かに隣接する一対の二次元集積回路
層１０，１０の間に“浮き”を招いたり、薄層部
１７，１７を損傷したりするおそれがあるからで
ある。特に薄層部１７，１７に既述のように集積
回路や光電変換機能部を作り込む場合にはこれは
大きな問題となる。 Rather, it is actually more desirable to design the dimensions of each auxiliary member to such an extent that some looseness can be expected. This is because, if the size of the auxiliary member is too large, it may cause "lifting" between the pair of adjacent two-dimensional integrated circuit layers 10, 10, or damage the thin layer parts 17, 17. This is because there is a risk of This becomes a big problem especially when an integrated circuit or a photoelectric conversion function part is built into the thin layer parts 17, 17 as described above.

また、こうした観点からすると、第３図Ａに示
される球状部材２３を用いるよりは、第３図Ｂに
示される円柱状部材２４の方が有利なことがあ
る。球状部材２３はその鉛直方向上下両頂点の部
分でそれぞれ薄層部１７に近接するか接触するた
め、当該薄層部１７を損傷し易いのに対し、円柱
状部材２４の場合には、窪み１１として図示のよ
うに斜面状壁面１３を持つ窪み１１を用いる限
り、必ずその上下周面と薄層部１７との間には空
間余裕が生じ、直接には接触することがないから
である。 From this point of view, the cylindrical member 24 shown in FIG. 3B may be more advantageous than the spherical member 23 shown in FIG. 3A. The spherical member 23 is close to or in contact with the thin layer portion 17 at both the upper and lower apexes in the vertical direction, so the thin layer portion 17 is easily damaged, whereas in the case of the columnar member 24, the hollow 11 This is because, as long as a recess 11 having an inclined wall surface 13 as shown in the figure is used, there will always be a space between the upper and lower circumferential surfaces and the thin layer portion 17, and they will not come into direct contact with each other.

こうした第３図Ａ，Ｂに示される実施例の場
合、先に述べたように薄層部１７に光電変換機能
部を形成し、各二次元集積回路層１０のそれらの
間で光信号Isの授受を行なうときには、位置決め
補助部材２３，２４を光学的な要素として使うこ
ともできる。例えば一種の収束レンズ効果を得る
ことができ、したがつて発光素子１９の発した光
信号Isの散乱を抑えて対応する受光素子１８へ入
力させる手助けとすることができる。 In the case of the embodiment shown in FIGS. 3A and 3B, the photoelectric conversion function section is formed in the thin layer section 17 as described above, and the optical signal Is is transmitted between the thin layer sections 17. When transmitting and receiving, the positioning auxiliary members 23 and 24 can also be used as optical elements. For example, it is possible to obtain a kind of converging lens effect, thereby suppressing the scattering of the optical signal Is emitted by the light emitting element 19 and helping the optical signal Is to be input to the corresponding light receiving element 18.

が、こうした収束作用をまでは必要としない場
合には、もちろん、当該補助部材としては任意の
形状のものを用いることができ、第３図Ｂに示さ
れる実施例のように円柱状部材２４を用いるにし
ても、これを立てに使うこともできる。 However, if such a convergence effect is not required, of course, the auxiliary member can be of any shape, and a cylindrical member 24 as in the embodiment shown in FIG. 3B is used. Even if you use it, you can also use it as a stand.

さらに、薄層部１７に光電変換機能部を形成す
る場合、既述のように補助部材２３，２４を収め
る空洞内には屈折率整合媒体２０を充填して光損
失を有効に低減させて良いし、またこの屈折率整
合媒体２０を各補助部材２３，２４に関する、ひ
いては両二次元集積回路層１０，１０またはそれ
らの薄層部１７，１７に関するクツシヨンとして
使うこともできる。ただし、両二次元集積回路層
１０，１０の間には、さらに別途なクツシヨン材
を挟み込んでも良い。 Furthermore, when forming a photoelectric conversion function part in the thin layer part 17, the cavity in which the auxiliary members 23 and 24 are housed may be filled with the refractive index matching medium 20, as described above, to effectively reduce optical loss. However, the index matching medium 20 can also be used as a cushion for each auxiliary member 23, 24 and thus for both two-dimensional integrated circuit layers 10, 10 or their thin layer parts 17, 17. However, a separate cushion material may be further sandwiched between the two two-dimensional integrated circuit layers 10, 10.

なお、こうした微小な補助部材は、上記した通
り既に既存の技術をして成形可能であり、特に昨
今研究されているように、将来的に宇宙空間での
成形に成功すれば、真球に極めて近い球状部材や
半径精度の極めて高い円柱状部材等も得られるの
で、本発明に適用するのにより好都合なものとな
る。 As mentioned above, these minute auxiliary members can already be molded using existing technology, and if they are successfully molded in space in the future, as has been studied in recent years, they will be extremely spherical. Since it is possible to obtain closely spherical members and cylindrical members with extremely high radius accuracy, they are more convenient to apply to the present invention.

もちろん、補助部材を用いる個所は平面的に複
数個所とするのが普通であるし、薄層部１７に集
積回路を形成する必要のない場合には、これを除
去した透孔としても、この補助部材を援用しての
位置決めは可能である。 Of course, it is normal to use auxiliary members at multiple locations on a plane, and if there is no need to form an integrated circuit in the thin layer portion 17, this auxiliary member may be used as a through hole from which it is removed. Positioning with the aid of members is possible.

第３図Ｃは、特に最下層の基板１２の表面に次
の二次元集積回路層１０を重ねる場合に都合の良
い構成例を示しており、上になる二次元集積回路
層１０に形成されている盲孔状窪み１１中に嵌ま
り込む***部材２５を最下層の基板１２の表面に
形成し、その上端周縁面が当該窪み１１の壁面１
３に接触するか臨向することで位置決めを計るよ
うにしている。 FIG. 3C shows an example of a structure that is particularly convenient when the next two-dimensional integrated circuit layer 10 is superimposed on the surface of the bottom substrate 12. A raised member 25 that fits into the blind hole-like recess 11 is formed on the surface of the lowermost substrate 12, and the upper peripheral edge surface of the raised member 25 fits into the wall surface 1 of the recess 11.
I try to determine the position by touching or approaching 3.

この場合にも、最下層基板１２は単に物理的な
三次元構造の支持基板とする他、積極的にこれに
集積回路を構成しても良いし、薄層部が必要なら
ば図中、仮想線１１″で示すように適当に窪み形
成し、対応する薄層部１７″を形成すれば良い。
したがつてこれはまた、この***部材２５による
構造を中間層にも適用できることを意味してい
る。した場合には当然、先の屈折率整合媒体２０
等は、同様にこれを援用することができる。 In this case as well, the bottom layer substrate 12 may not only be used as a support substrate for a physical three-dimensional structure, but also an integrated circuit may be actively configured thereon, or if a thin layer is required, a virtual An appropriate depression may be formed as shown by line 11'', and a corresponding thin layer portion 17'' may be formed.
This therefore also means that the structure with this raised member 25 can also be applied to the intermediate layer. In this case, of course, the above refractive index matching medium 20
etc. can similarly utilize this.

ところで、既に述べたように、本発明による窪
み１１の形成に伴つて形成される薄層部１７を特
に光電変換機能部の形成領域として利用する場
合、単一の素子を形成するよりは複数の素子をこ
の領域に形成した方が、さらにこの薄層部を有効
利用できる。これを証するため、一例としてフオ
ト・ダイオード・アレイを組んだ場合を第４図に
示しておく。 By the way, as already mentioned, when the thin layer portion 17 formed by forming the recess 11 according to the present invention is used particularly as a formation region of a photoelectric conversion functional portion, it is preferable to form a plurality of elements rather than forming a single element. By forming the element in this region, this thin layer portion can be used more effectively. To prove this, FIG. 4 shows an example in which a photo diode array is assembled.

図示の場合には、薄層部１７の一方向に沿つて
断面あたり三個の接合形成領域４０が集積されて
おり、この接合形成領域４０の一つあたりに構成
される光電変換部分は単位の光電変換素子（実質
的にはダイオード）４２となつていて、それぞれ
適当な位置に形成されたコンタクトを介し、薄層
部表面にて配線層４６で直列にされることによ
り、全体として光電変換機能部４４を構成してい
る。もちろん、この直列回路の両端は基板表面の
絶縁膜４５の上に配された引き出し配線層４７に
接続されている。 In the case shown in the figure, three junction forming regions 40 are integrated per cross section along one direction of the thin layer portion 17, and the photoelectric conversion portion configured per one of these junction forming regions 40 is a unit of photoelectric conversion portion. The photoelectric conversion elements (substantially diodes) 42 are connected in series with a wiring layer 46 on the surface of the thin layer through contacts formed at appropriate positions, so that the photoelectric conversion function as a whole is achieved. 44. Of course, both ends of this series circuit are connected to an extraction wiring layer 47 disposed on the insulating film 45 on the surface of the substrate.

それぞれの単位光電変換素子４２を形成するた
めの接合形成領域４０は、例えば半導体として選
んだ薄層部１７と整流性接合を形成し得る材料製
であれば良いが、この場合、薄層部１７は基板１
２と材質が同じでｐ型、整流性接合形成領域４０
はn⁺型となつている。 The junction forming region 40 for forming each unit photoelectric conversion element 42 may be made of a material that can form a rectifying junction with the thin layer portion 17 selected as a semiconductor, for example. is board 1
Same material as 2, p type, rectifying junction forming region 40
is of type n ⁺ .

しかるに、こうした集積回路において本発明に
よる盲孔状窪み１１に対応して形成された薄層部
１７を用いることが最も有効という理由は、単位
光電変換素子４２の隣接するもの同志の間に設け
られた分離部４１に論拠する。 However, the reason why it is most effective to use the thin layer portion 17 formed corresponding to the blind hole-like recess 11 according to the present invention in such an integrated circuit is that the thin layer portion 17 formed between adjacent unit photoelectric conversion elements 42 is most effective. The argument is based on the separation unit 41.

すなわち、この分離部４１は、この種の分離技
術に見られる通り、平面的には枠型に配置され、
各単位光電変換素子４２を取囲むようになるが、
断面的には通常のように厚い基板の深さ途中で止
まるものではなく、図示のように薄層部１７の上
から下まで完全に抜け切つた形にすることができ
る。 That is, as seen in this type of separation technology, this separation section 41 is arranged in a frame shape in plan view,
It comes to surround each unit photoelectric conversion element 42,
The cross section does not stop midway through the depth of a thick substrate as usual, but can be shaped to completely penetrate the thin layer 17 from top to bottom as shown in the figure.

この分離部ないし貫通部４１は、図示の場合、
半導体基板１２と逆導電型のn⁺型であるが、も
ちろん、半導体基板の導電型が逆になれば、この
分離部の導電型も逆になる。シリコン中に浸透さ
せたアルミニウムは金属シリサイドを構成でき、
ｎ型シリコンに対しては整流性を有するので、半
導体基板１２がｎ型である場合には、分離部４１
をこのシリサイド製としても良く、このことから
逆に、整流性接合形成領域４０としてもこのシリ
サイドは使うことができる。 In the illustrated case, this separating part or penetrating part 41 is
The conductivity type is n ⁺ type, which is opposite to that of the semiconductor substrate 12, but of course, if the conductivity type of the semiconductor substrate is reversed, the conductivity type of this separation part is also reversed. Aluminum infiltrated into silicon can form metal silicide,
Since it has a rectifying property for n-type silicon, if the semiconductor substrate 12 is n-type, the separation part 41
may be made of silicide, and conversely, this silicide can also be used as the rectifying junction forming region 40.

しかし、いずれにしてもこのように分離部４１
を完全に上下に抜けるように形成できるというこ
とは、従来のように分離部の下を回り込んでの寄
生トランジスタや寄生ダイオードの生成を根本か
ら防止できることを意味している。逆に、分離部
４１を完全に貫通させ得る薄層部１７の寸法tf
は、通常の基板厚250μｍに対し、100μｍ以下、
望ましくは40μｍ程度以下とすれば良い。 However, in any case, the separating section 41
The fact that it can be formed so that it passes completely vertically means that it is possible to fundamentally prevent the generation of parasitic transistors and parasitic diodes that go around under the isolation part as in the conventional case. On the contrary, the dimension tf of the thin layer portion 17 that allows the separation portion 41 to be completely penetrated is
is 100μm or less compared to the normal board thickness of 250μm,
Desirably, the thickness may be about 40 μm or less.

ついでながら、表面寄生チヤネルを防止するた
め、および薄層部１７とのコンタクトを良好にす
るためには、薄層部１７の表面にあつて分離部４
１と接合形成領域４０との間に適当な深さのp⁺
型領域４３を形成すると良い。 Incidentally, in order to prevent surface parasitic channels and to improve contact with the thin layer section 17, it is necessary to provide a separation section 4 on the surface of the thin layer section 17.
1 and the junction forming region 40 at an appropriate depth p ⁺
It is preferable to form a mold region 43.

また、基板１２の裏面側で薄層部１７を除いた
部分に例示されているように、光反射膜または光
吸収膜４８を形成すると、既述のように隣接した
二次元集積回路層との間で光信号の授受を行なう
場合、当該光信号を光電変換機能部４４にのみ与
え、引き出し配線層４７に接続される図示されて
いない回路系には入力させないようにするという
要請に容易に応え得る。したがつて光学バンド・
ギヤツプ上の対策を立てない場合には、特にこの
方法は有効であり、既述した他の実施例において
も同様に採用できる手法である。 Furthermore, if a light reflecting film or a light absorbing film 48 is formed on the back surface side of the substrate 12 except for the thin layer portion 17, as described above, it is possible to form a light reflecting film or a light absorbing film 48 on the back side of the substrate 12, excluding the thin layer portion 17. When transmitting and receiving optical signals between the two, it is easy to meet the request to provide the optical signals only to the photoelectric conversion function section 44 and not input them to a circuit system (not shown) connected to the extraction wiring layer 47. obtain. Therefore, the optical band
This method is particularly effective when no countermeasures are taken for the gap, and can be similarly adopted in the other embodiments described above.

なお、薄層部１７に受光素子を形成する場合、
そのスペクトル感度を薄層部１７の厚味によつて
調整することもできる。 Note that when forming a light receiving element in the thin layer portion 17,
The spectral sensitivity can also be adjusted by adjusting the thickness of the thin layer portion 17.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に従つて構成された三次元組立
集積回路の望ましい一実施例の概略構成図、第２
図は本発明により形成される盲孔状窪みを基板の
表裏面で一対用いた実施例の概略構成図、第３図
は位置決め補助部材を使用した本発明実施例とし
ての三次元組立集積回路の概略構成図、第４図は
本発明により附随的に形成される薄層部に光電変
換素子の集積構造を形成する場合の一例の概略構
成図、である。 図中、１０は二次元集積回路層、１１は盲孔で
ある窪み、１２は基板、１３は窪みの壁面、１４
は窪みの底面、１７は薄層部、１８は受光素子、
１９は発光素子、２０は屈折率整合媒体、２１は
適当なる集積回路、２３，２４は位置決め用の補
助部材、４０は接合形成領域、４２は単位の光電
変換素子、４４は全体としての光電変換機能部、
４８は光反射または光吸収膜、である。 FIG. 1 is a schematic diagram of a preferred embodiment of a three-dimensional assembled integrated circuit constructed according to the present invention;
The figure is a schematic configuration diagram of an embodiment in which a pair of blind hole-like recesses formed according to the present invention are used on the front and back surfaces of a substrate, and FIG. FIG. 4 is a schematic diagram of an example of a case where an integrated structure of photoelectric conversion elements is formed in a thin layer portion that is incidentally formed according to the present invention. In the figure, 10 is a two-dimensional integrated circuit layer, 11 is a depression that is a blind hole, 12 is a substrate, 13 is a wall of the depression, and 14
is the bottom of the recess, 17 is the thin layer part, 18 is the light receiving element,
19 is a light emitting element, 20 is a refractive index matching medium, 21 is a suitable integrated circuit, 23 and 24 are auxiliary members for positioning, 40 is a bonding region, 42 is a unit photoelectric conversion element, and 44 is a photoelectric conversion device as a whole. functional department,
48 is a light reflection or light absorption film.

Claims (1)

【特許請求の範囲】 １ それぞれ別個独立に、あらかじめ自身の基板
の上に直接に二次元集積回路を形成した各二次元
集積回路層を複数層、重合状に組立積層して成る
三次元組立集積回路であつて； 上記各二次元集積回路層の上記基板の片面また
は両面には、局所的に該基板の厚味を薄くする一
つ以上の盲孔による窪みが形成され； 上記各二次元集積回路層を互いに重ね合せに組
立積層していく際、上記窪みを該積層方向におい
て隣接する上記二次元集積回路層間での平面方向
の位置決め要素とし、該隣接する各二次元集積回
路層に形成されている窪みを該積層方向に沿つて
整列させることで該隣接する各二次元集積回路層
の該平面方向の位置決めがなされていること； を特徴とする三次元組立集積回路。 ２ それぞれ別個独立に、あらかじめ自身の基板
の上に直接に二次元集積回路を形成した各二次元
集積回路層を複数層、重合状に組立積層して成る
三次元組立集積回路であつて； 上記各二次元集積回路層の上記基板の両面には
それぞれ、局所的に該基板の厚味を薄くする一つ
以上の盲孔による窪みが形成され； 上記各二次元集積回路層を互いに重ね合せに組
立積層していく際、上記窪みを該積層方向におい
て隣接する上記二次元集積回路層間での平面方向
の位置決め要素とし、該隣接する各二次元集積回
路層に形成されている窪みを該積層方向に沿つて
整列させることで該隣接する各二次元集積回路層
の該平面方向の位置決めがなされていると共に； 上記隣接する二次元集積回路層に各設けられ、
互いには上向きと下向きとなる一対の窪みの中に
は位置決め用補助部材が嵌め入れられており、該
補助部材により、隣接する二次元集積回路層相互
の平面方向のずれが機械的に防止されているこ
と； を特徴とする三次元組立集積回路。 ３ それぞれ別個独立に、あらかじめ自身の基板
の上に直接に二次元集積回路を形成した各二次元
集積回路層を複数層、重合状に組立積層して成る
三次元組立集積回路であつて； 上記各二次元集積回路層の上記基板の片面また
は両面には、局所的に該基板の厚味を薄くする一
つ以上の盲孔による窪みが形成され； 上記各二次元集積回路層を互いに重ね合せに組
立積層していく際、上記窪みを該積層方向におい
て隣接する上記二次元集積回路層間での平面方向
の位置決め要素とし、該隣接する各二次元集積回
路層に形成されている窪みを該積層方向に沿つて
整列させることで該隣接する各二次元集積回路層
の該平面方向の位置決めがなされていると共に； 上記各二次元回路層にあつて上記盲孔による窪
みの形成に伴い上記局所的にその厚味が薄くなつ
た基板部分には光電変換機能部が形成されている
こと； を特徴とする三次元組立集積回路。 ４ それぞれ別個独立に、あらかじめ自身の基板
の上に直接に二次元集積回路を形成した各二次元
集積回路層を複数層、重合状に組立積層して成る
三次元組立集積回路であつて； 上記各二次元集積回路層の上記基板の両面には
それぞれ、局所的に該基板の厚味を薄くする一つ
以上の盲孔による窪みが形成され； 上記各二次元集積回路層を互いに重ね合せに組
立積層していく際、上記窪みを該積層方向におい
て隣接する上記二次元集積回路層間での平面方向
の位置決め要素とし、該隣接する各二次元集積回
路層に形成されている窪みを該積層方向に沿つて
整列させることで該隣接する各二次元集積回路層
の該平面方向の位置決めがなされていると共に； 上記隣接する二次元集積回路層に各設けられ、
互いには上向きと下向きとなる一対の窪みの中に
は位置決め用補助部材が嵌め入れられており、該
補助部材により、隣接する二次元集積回路層相互
の平面方向のずれが機械的に防止されている一
方； 上記各二次元回路層にあつて上記盲孔による窪
みの形成に伴い上記局所的にその厚味が薄くなつ
た基板部分には光電変換機能部が形成されている
こと； を特徴とする三次元組立集積回路。[Scope of Claims] 1. A three-dimensional assembled integrated circuit formed by assembling and laminating a plurality of two-dimensional integrated circuit layers, each of which has separately and independently formed a two-dimensional integrated circuit directly on its own substrate, in a superposed manner. a circuit; wherein one or both sides of the substrate of each of the two-dimensional integrated circuit layers is formed with one or more blind holes that locally reduce the thickness of the substrate; each of the two-dimensional integrated circuit layers; When assembling and laminating the circuit layers one on top of the other, the recess is used as a positioning element in the planar direction between the two-dimensional integrated circuit layers adjacent in the stacking direction, and the recess is formed in each adjacent two-dimensional integrated circuit layer. A three-dimensional assembled integrated circuit characterized in that the adjacent two-dimensional integrated circuit layers are positioned in the planar direction by aligning the recesses along the stacking direction. 2. A three-dimensional assembled integrated circuit formed by assembling and laminating a plurality of two-dimensional integrated circuit layers, each of which has been separately and independently formed into a two-dimensional integrated circuit directly on its own substrate, in a superimposed manner; Each of the two-dimensional integrated circuit layers is formed on both sides of the substrate with one or more blind hole depressions that locally reduce the thickness of the substrate; During assembly and stacking, the depressions are used as positioning elements in the planar direction between the two-dimensional integrated circuit layers adjacent in the stacking direction, and the depressions formed in each of the adjacent two-dimensional integrated circuit layers are used as positioning elements in the stacking direction. The adjacent two-dimensional integrated circuit layers are positioned in the plane direction by arranging them along; and each of the adjacent two-dimensional integrated circuit layers is provided with:
A positioning auxiliary member is fitted into a pair of recesses facing upward and downward, and the auxiliary member mechanically prevents mutual displacement of adjacent two-dimensional integrated circuit layers in the planar direction. A three-dimensional assembled integrated circuit characterized by: 3 A three-dimensional assembled integrated circuit consisting of a plurality of two-dimensional integrated circuit layers, each of which has been separately and independently formed directly on its own substrate, assembled and laminated in a superimposed manner; One or more blind holes are formed on one or both sides of the substrate of each two-dimensional integrated circuit layer to locally reduce the thickness of the substrate; the two-dimensional integrated circuit layers are stacked on top of each other; When assembling and stacking the layers, the depressions are used as positioning elements in the planar direction between the two-dimensional integrated circuit layers adjacent in the stacking direction, and the depressions formed in each of the adjacent two-dimensional integrated circuit layers are used as a positioning element in the stacking direction. By aligning the adjacent two-dimensional integrated circuit layers along the direction, the two-dimensional integrated circuit layers are positioned in the planar direction; A three-dimensional assembled integrated circuit characterized in that: a photoelectric conversion function section is formed in the thinned part of the substrate; 4 A three-dimensional assembled integrated circuit consisting of a plurality of two-dimensional integrated circuit layers, each of which has been separately and independently formed directly on its own substrate, assembled and laminated in a superimposed manner; Each of the two-dimensional integrated circuit layers is formed on both sides of the substrate with one or more blind hole depressions that locally reduce the thickness of the substrate; During assembly and stacking, the depressions are used as positioning elements in the planar direction between the two-dimensional integrated circuit layers adjacent in the stacking direction, and the depressions formed in each of the adjacent two-dimensional integrated circuit layers are used as positioning elements in the stacking direction. The adjacent two-dimensional integrated circuit layers are positioned in the plane direction by arranging them along; and each of the adjacent two-dimensional integrated circuit layers is provided with:
A positioning auxiliary member is fitted into a pair of recesses facing upward and downward, and the auxiliary member mechanically prevents mutual displacement of adjacent two-dimensional integrated circuit layers in the planar direction. On the other hand, in each of the two-dimensional circuit layers, a photoelectric conversion functional part is formed in the part of the substrate where the thickness locally becomes thinner due to the formation of a depression due to the blind hole; 3D assembly integrated circuit.