JPH0355936A - Atmセル処理方式 - Google Patents
Atmセル処理方式Info
- Publication number
- JPH0355936A JPH0355936A JP1191712A JP19171289A JPH0355936A JP H0355936 A JPH0355936 A JP H0355936A JP 1191712 A JP1191712 A JP 1191712A JP 19171289 A JP19171289 A JP 19171289A JP H0355936 A JPH0355936 A JP H0355936A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- valid
- atm
- buffer memory
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003693 cell processing method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は非同期転送モード(Asyncronous
Transfer Mode:ATM)交換におけるA
TMセル処理方式に関する。
Transfer Mode:ATM)交換におけるA
TMセル処理方式に関する。
従来のATVセル処理方式においては、入力ポートから
のATMセルが有効セルか無効セルがに拘わらずバッフ
ァメモリに蓄積して出力している. 〔発明が解決しようとする課題〕 上述したATMセル処理方式においては、入力ポートか
らのATMセルの有効無効な拘わりなくバッファメモリ
に蓄積して出力するため、大容量のバッファメモリが必
要である。
のATMセルが有効セルか無効セルがに拘わらずバッフ
ァメモリに蓄積して出力している. 〔発明が解決しようとする課題〕 上述したATMセル処理方式においては、入力ポートか
らのATMセルの有効無効な拘わりなくバッファメモリ
に蓄積して出力するため、大容量のバッファメモリが必
要である。
また、上述したATMセルの処理をCMOS論理回路で
実現した場合、CMOS論理回路は動作周波数に比例し
て消費電力が増加するという性質をもち、特に高い動作
周波数の領域では、周波数に比例してほぼ一定となる消
費電力を有するバイボーラ高速論理回路と比較して同程
度あるいはそれ以上の電力を消費してしまう。つまり、
高い動作周波数の領域では、CMOSの低消費電カの性
質は失なわれてしまう。このため、入カATMセルが無
効セルの場合でもバッファメモリにデータを書き込むと
前述の様に消費電カが減らない問題を生じる. 〔課題を解決するための手段〕 本発明は非同期転送モード(ATM)交換におけるAT
Mセル処理方式において、入力ポートから入力されたA
TMセルが有効セルか無効セルかを判定する判定手段を
設け、この判定手段によって有効セルと判定されたAT
Mセルだけを蓄積して出力ポートに出力する手段を有す
る.〔実施例〕 次に、本発明について図面を参照して説明する。
実現した場合、CMOS論理回路は動作周波数に比例し
て消費電力が増加するという性質をもち、特に高い動作
周波数の領域では、周波数に比例してほぼ一定となる消
費電力を有するバイボーラ高速論理回路と比較して同程
度あるいはそれ以上の電力を消費してしまう。つまり、
高い動作周波数の領域では、CMOSの低消費電カの性
質は失なわれてしまう。このため、入カATMセルが無
効セルの場合でもバッファメモリにデータを書き込むと
前述の様に消費電カが減らない問題を生じる. 〔課題を解決するための手段〕 本発明は非同期転送モード(ATM)交換におけるAT
Mセル処理方式において、入力ポートから入力されたA
TMセルが有効セルか無効セルかを判定する判定手段を
設け、この判定手段によって有効セルと判定されたAT
Mセルだけを蓄積して出力ポートに出力する手段を有す
る.〔実施例〕 次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第1図を参照すると、入力ポー
ト1から入力されたATMセルは有効/無効データ判定
回路2に入り、有効セルであれば、バッファメモリ3に
蓄積されたのち出力ポート5に出力される。また、無効
セルであれば、有効/無効データ判定回#r2が制御回
路4にこの旨を通知してバッファメモリ3にデータを書
き込まない。制御回路4は判定回路2の判定結果に基づ
いてバッファメモリ3へのデータ入力を制御する.入力
ポート1から入力されるATMセルにはそのヘッダ一部
に有効/無効(I/O)を示す情報が送信元(加入者端
末)において付加されている。
ト1から入力されたATMセルは有効/無効データ判定
回路2に入り、有効セルであれば、バッファメモリ3に
蓄積されたのち出力ポート5に出力される。また、無効
セルであれば、有効/無効データ判定回#r2が制御回
路4にこの旨を通知してバッファメモリ3にデータを書
き込まない。制御回路4は判定回路2の判定結果に基づ
いてバッファメモリ3へのデータ入力を制御する.入力
ポート1から入力されるATMセルにはそのヘッダ一部
に有効/無効(I/O)を示す情報が送信元(加入者端
末)において付加されている。
以上説明したように本発明によれば、入力されたATM
セルが有効であると判定された場合に限ってバッファメ
モリに蓄積し出力することにより、バッファメモリの容
量を低下でき、かつCMOS集積回路で実現した場合に
は消費電力も低下させることができる。
セルが有効であると判定された場合に限ってバッファメ
モリに蓄積し出力することにより、バッファメモリの容
量を低下でき、かつCMOS集積回路で実現した場合に
は消費電力も低下させることができる。
第1図は本発明の一実施例を示す構成図である。
1・・・入力ポート、2・・・有効/無効データ判定回
路、3・・・バッファメモリ、4・・・制御回路、5・
・・出力ポート.
路、3・・・バッファメモリ、4・・・制御回路、5・
・・出力ポート.
Claims (1)
- 非同期転送モード(ATM)交換におけるATMセル
処理方式において、入力ポートから入力されたATMセ
ルが有効セルか無効セルかを判定する判定手段を設け、
この判定手段によって有効セルと判定されたATMセル
だけを蓄積して出力ポートに出力する手段を有すること
を特徴とするATMセル処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191712A JPH0355936A (ja) | 1989-07-24 | 1989-07-24 | Atmセル処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191712A JPH0355936A (ja) | 1989-07-24 | 1989-07-24 | Atmセル処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0355936A true JPH0355936A (ja) | 1991-03-11 |
Family
ID=16279225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1191712A Pending JPH0355936A (ja) | 1989-07-24 | 1989-07-24 | Atmセル処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0355936A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2320846A (en) * | 1996-10-25 | 1998-07-01 | Nec Corp | A method for controlling the transfer of cells into an ATM buffer |
US6577813B1 (en) | 1998-01-23 | 2003-06-10 | Matsushita Electric Industrial Co., Ltd. | Transmitting system and transmitting apparatus |
-
1989
- 1989-07-24 JP JP1191712A patent/JPH0355936A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2320846A (en) * | 1996-10-25 | 1998-07-01 | Nec Corp | A method for controlling the transfer of cells into an ATM buffer |
US5946312A (en) * | 1996-10-25 | 1999-08-31 | Nec Corporation | ATM cell transfer system in which use efficiency of transmission line is improved |
GB2320846B (en) * | 1996-10-25 | 2001-01-17 | Nec Corp | ATM cell transfer system in which eficiency of transmission is improved |
US6577813B1 (en) | 1998-01-23 | 2003-06-10 | Matsushita Electric Industrial Co., Ltd. | Transmitting system and transmitting apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315550B2 (en) | Method and apparatus for shared buffer packet switching | |
US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
US5936959A (en) | Cell routing in ATM networks | |
JPH07327038A (ja) | データ受信装置およびバッファ管理方法 | |
KR100387048B1 (ko) | 중저속 가입자 멀티 캐스팅 구현 방법 및 장치 | |
JP2818505B2 (ja) | ポリシング装置 | |
US5537402A (en) | ATM switch | |
JPH0355936A (ja) | Atmセル処理方式 | |
KR20000042903A (ko) | 셀 재배열 버퍼 | |
JP2725475B2 (ja) | セル交換装置のバッファ回路 | |
US6741596B1 (en) | Pipeline type processor for asynchronous transfer mode (ATM) cells | |
US6301259B1 (en) | Switch and switching method | |
JPH0426250A (ja) | Atmセル処理論理回路 | |
KR0137408B1 (ko) | Fifo의 데이타 입출력 방법 | |
JPH06284453A (ja) | Atmセルスイッチ | |
JPH1173299A (ja) | バッファメモリ制御装置 | |
KR100301168B1 (ko) | 공유 버퍼형 비동기 전송 모드 교환기 | |
JP3459518B2 (ja) | トラヒックシェーピング装置 | |
KR100254588B1 (ko) | 메모리를 이용한 셀 버퍼 장치 | |
JP2919155B2 (ja) | ポリシング回路 | |
JPS6175649A (ja) | 通信制御装置のバツフア管理方式 | |
JP2002057675A (ja) | Atmセルバッファおよびその出力方法 | |
JP3221429B2 (ja) | Atmセルのoam処理装置 | |
JP2638289B2 (ja) | 高速フロントエンドプロセッサ | |
JPH07111505A (ja) | 非同期転送モード交換機 |